CN109698137A - 芯片封装方法及芯片封装结构 - Google Patents

芯片封装方法及芯片封装结构 Download PDF

Info

Publication number
CN109698137A
CN109698137A CN201710986872.3A CN201710986872A CN109698137A CN 109698137 A CN109698137 A CN 109698137A CN 201710986872 A CN201710986872 A CN 201710986872A CN 109698137 A CN109698137 A CN 109698137A
Authority
CN
China
Prior art keywords
wafer
thermal expansion
expansion coefficient
chip
transition zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710986872.3A
Other languages
English (en)
Other versions
CN109698137B (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710986872.3A priority Critical patent/CN109698137B/zh
Publication of CN109698137A publication Critical patent/CN109698137A/zh
Application granted granted Critical
Publication of CN109698137B publication Critical patent/CN109698137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种芯片封装方法及芯片封装结构，在元件晶圆上形成有暴露用于晶片堆叠的预留位置表面的具有较低热膨胀系数的热膨胀系数过渡层，可以避免包封层对元件晶圆上的晶片和热膨胀系数过渡层包封后引起较大的热膨胀系数不匹配的问题，由此能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片和包封层从元件晶圆上剥离，提高封装结构的性能；进一步的，所述热膨胀系数过渡层采用印刷电路板用阻焊剂材料形成，易于实现，不会产生副作用，并可以增强与后续包封层之间的粘附性，避免包封层从元件晶圆表面剥离。

Description

芯片封装方法及芯片封装结构
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种芯片封装方法及芯片封装结构。
背景技术
芯片对晶圆(Chip on wafer，CoW)的封装技术作为先进的封装(Package)技术之一，能够在一元件晶圆(Device Wafer)上预先识别出的良好芯片的位置上分别堆叠多个不同尺寸的晶片(Die，即从晶圆上切割出来的一块具有完整功能的块)以满足不同的功能，进而实现三维半导体集成电路(IC)产品的制造。CoW封装技术具有很多优点，例如能够实现半导体器件装置的高度集成化、缩小半导体封装的尺寸、减少了最终产品成本、简化组装工艺及提高良率等，但是该封装技术在晶片堆叠之后的晶圆级注塑步骤完成后，常常会遇到晶圆翘曲(wafer warpage)和应力引起的分层的问题，容易导致堆叠的晶片从元件晶圆上剥离，严重影响了封装结构的性能。
发明内容
本发明的目的在于一种芯片封装方法及芯片封装结构，能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片从元件晶圆上剥离，提高封装结构的性能。
为了实现上述目的，本发明提供一种芯片封装方法，包括以下步骤：
提供一元件晶圆，在所述元件晶圆的表面上形成热膨胀系数过渡层；
图案化所述热膨胀系数过渡层，以暴露出所述元件晶圆的用于堆叠晶片的预留位置表面；
在所述预留位置表面上堆叠晶片；
在所述热膨胀系数过渡层以及晶片的表面上形成包封层，所述热膨胀系数过渡层的热膨胀系数低于所述包封层。
可选的，至少有一个所述预留位置的表面上以多层层叠的形式堆叠有多个所述晶片。
可选的，所述多个晶片的尺寸不完全相同。
可选的，所述热膨胀系数过渡层的上表面与所述元件晶圆表面上堆叠的最高的晶片的上表面齐平。
可选的，所述热膨胀系数过渡层的热膨胀系数小于45ppm/K，所述包封层的热膨胀系数为45ppm/K～70ppm/K。
可选的，所述热膨胀系数过渡层包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种。
可选的，通过光刻工艺或者刻蚀工艺以去除所述预留位置表面上的热膨胀系数过渡层。
可选的，所述元件晶圆包括多条从横交错的切割线以及所述切割线划分出来的晶片区，所有晶片区分为坏晶片区以及用于堆叠晶片的好晶片区，每个好晶片区由至少一个用于堆叠晶片的预留位置以及不用于堆叠晶片的空白区域组成，去除所述预留位置表面上的热膨胀系数过渡层的同时还去除所有切割线上的热膨胀系数过渡层后，剩余的热膨胀系数过渡层覆盖所有坏晶片区以及所有好晶片区中空白区域。
可选的，所述包封层通过用热塑性塑料进行挤压形成，或者通过用注塑封料进行涂覆或浇铸后进一步固化形成。
本发明还提供一种芯片封装结构，包括元件晶圆、热膨胀系数过渡层、至少一个晶片以及包封层；其中，所述热膨胀系数过渡层位于所述元件晶圆上且暴露出所述元件晶圆的用于堆叠晶片的预留位置表面，所述晶片堆叠在所述元件晶圆用于堆叠晶片的预留位置的表面上，所述包封层覆盖在所述热膨胀系数过渡层和所有晶片的表面上，且所述热膨胀系数过渡层的热膨胀系数低于所述包封层。
可选的，至少有一个所述预留位置的表面上以多层层叠的形式堆叠有多个所述晶片。
可选的，所述多个晶片的尺寸不完全相同。
可选的，所述热膨胀系数过渡层的上表面与所述元件晶圆表面上堆叠的最高的晶片的上表面齐平。
可选的，所述热膨胀系数过渡层的热膨胀系数小于45ppm/K，所述包封层的热膨胀系数为45ppm/K～70ppm/K。
可选的，所述热膨胀系数过渡层包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种。
可选的，通过光刻工艺或者刻蚀工艺以去除所述预留位置表面上的热膨胀系数过渡层。
可选的，所述元件晶圆包括多条从横交错的切割线以及所述切割线划分出来的晶片区，所有晶片区分为坏晶片区以及用于堆叠晶片的好晶片区，每个好晶片区由至少一个用于堆叠晶片的预留位置以及不用于堆叠晶片的空白区域组成，所述热膨胀系数过渡层覆盖所有坏晶片区以及所有好晶片区中空白区域。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的芯片封装方法，在晶片堆叠之前，先在元件晶圆的整个表面上覆盖一层具有较低热膨胀系数的热膨胀系数过渡层，并图案化所述热膨胀系数过渡层以暴露出所述元件晶圆的用于堆叠晶片的预留位置表面，其余地方保留下来的热膨胀系数过渡层可以阻挡后续具有较高热膨胀系数的包封层在这些地方的元件晶圆表面上的填充，从而避免包封层形成时引起较大的热膨胀系数不匹配的问题，由此能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片和包封层从元件晶圆上剥离，提高封装结构的性能；进一步的，所述热膨胀系数过渡层采用印刷电路板用阻焊剂材料形成，易于实现，不会产生副作用，并可以增强与后续包封层之间的粘附性，避免包封层从元件晶圆表面剥离。
2、本发明的芯片封装结构，在元件晶圆上形成有暴露用于晶片堆叠的预留位置表面的具有较低热膨胀系数的热膨胀系数过渡层，可以避免包封层对元件晶圆上的晶片和热膨胀系数过渡层包封后引起较大的热膨胀系数不匹配的问题，由此能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片和包封层从元件晶圆上剥离，提高封装结构的性能；进一步的，所述热膨胀系数过渡层采用印刷电路板用阻焊剂材料形成，易于实现，不会产生副作用，并可以增强与后续包封层之间的粘附性，避免包封层从元件晶圆表面剥离
附图说明
图1A是一种CoW封装结构的俯视结构示意图；
图1B是图1A所示的CoW封装结构的剖面结构示意图；
图2是本发明具体实施例的芯片封装方法流程图；
图3A至图3E是本发明具体实施例的芯片封装方法中的器件俯视结构示意图；
图4A至图4E是本发明具体实施例的芯片封装方法中的好晶片区的器件剖面结构示意图。
具体实施方式
请参考图1A和图1B，一种CoW封装技术中，元件晶圆10被切割线(scribe line)定义出多个晶片区，这些晶片区包括坏晶片区(ugly die)以及能够用于堆叠晶片的好晶片区12，每个好晶片区12中通常设有多个用于堆叠晶片13的预留位置，在各个好晶片区12的预留位置上堆叠好晶片13后，会采用晶圆级注塑成型(wafer level molding)工艺在整个元件晶圆10和所有晶片13的表面上形成塑料包封层14，以将晶片13密封在内。目前，塑料包封层14的材质主要是70ppm/K的环氧树脂，其热膨胀系数(CTE)较高，与元件晶圆10之间存在较大的CTE不匹配问题，由此造成了元件晶圆10的翘曲、应力引起的分层的不良封装现象，还极有可能导致堆叠的晶片13从元件晶圆10上剥离，而造成失效，严重影响了封装结构的性能。
为了降低塑料包封层14的CTE，通常的做法是在环氧树脂中添加一定含量的填料，然而，随着填料含量的增加，塑料包封层14的材料特性也发生了变化，可能会产生涂覆效果不佳以及涂层延展性(elongation)降低的问题，从而导致固化加工效果的劣化。
特别是对于一些CoW结构，由于要实现不同的功能，每个预留位置上通常会多层层叠的形式垂直堆叠多个晶片13，且这些多层层叠的晶片13的尺寸往往不同，位于最顶部的晶片13的尺寸会比位于最底部的晶片13的尺寸小得多，这种结构导致更多冗余的塑料包封层14，即覆盖多层层叠相邻层晶片尺寸相差的部分，引起更大的CTE不匹配。
为此，本发明的技术方案的主旨在于采用印刷电路板用的阻焊剂等具有低于环氧树脂CTE的材料来替代元件晶圆表面上多余的塑料包封层，以减少塑料包封层的使用量，并使得元件晶圆和塑料包封层之间能够实现CTE过渡匹配，由此改善由具有较高CTE的塑料包封层引起的晶圆翘曲、应力引起的分层的不良封装现象，避免堆叠的晶片从元件晶圆上剥离，提高封装结构的性能。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种芯片封装方法，包括以下步骤：
S1，提供一元件晶圆，在所述元件晶圆的表面上形成热膨胀系数过渡层；
S2，图案化所述热膨胀系数过渡层，以暴露出所述元件晶圆的用于堆叠晶片的预留位置表面；
S3，在所述预留位置表面上堆叠晶片；
S4，在所述热膨胀系数过渡层以及晶片的表面上形成包封层，所述热膨胀系数过渡层的热膨胀系数低于所述包封层。
请参考图3A和4A，图3A为元件晶圆表面的俯视结构示意图；图4A为图3A中虚线框的好晶片区处的剖面结构示意图，在步骤S1中，首先，提供一具有晶片堆叠面的元件晶圆30包括多条从横交错的切割线300以及被这些切割线300划分出来的多个晶片区，这些晶片区分为坏晶片区31以及用于堆叠晶片的好晶片区32，每个好晶片区32由至少一个用于堆叠晶片的预留位置321以及不用于堆叠晶片的空白区域322组成。本实施例中，所述元件晶圆30已经经过背面减薄工艺处理，且其晶片堆叠面为背面，所述背面还暴露出所述元件晶圆30中的硅穿孔等接触结构320。
请参考图3B和4B，图3B为元件晶圆表面上的俯视结构示意图；图4B为图3A中虚线框的好晶片区处的剖面结构示意图，在步骤S1中，可以通过旋涂、贴膜或者沉积等工艺在元件晶圆30的整个表面上覆盖一层热膨胀系数过渡层33，所述热膨胀系数过渡层33优选为印刷电路板(PCB)用阻焊剂，包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种，其CTE通常小于45ppm/K，特别是含有羧基(-COOH)的阻焊剂其CTE只有10ppm/K，低于后续使用的包封层材料(通常为树脂材料)，由此可以避免引起副作用而影响整个芯片封装的性能，易于实现，且只有施加一定的温度即可实现固化。最优选的，所述热膨胀系数过渡层33为阻焊干膜，可以避免热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂等可能引起的涂覆不良问题。所述热膨胀系数过渡层33的厚度将取决于后续在元件晶圆30表面上堆叠的最高的顶部晶片的高度，通常在40μm以内。
请参考图3C和4C，图3C为元件晶圆表面上的俯视结构示意图；图4C为图3C中虚线框的好晶片区处的剖面结构示意图，在步骤S2中，可以根据热膨胀系数过渡层33的材质选择刻蚀工艺或者光刻工艺来图案化所述热膨胀系数过渡层33，以暴露出各个好晶片区32的预留位置321(即晶片堆叠的区域)和切割线300，剩余的热膨胀系数过渡层33覆盖所有坏晶片区31以及所有好晶片区32的空白区域322。当所述热膨胀系数过渡层33为感光型阻焊干膜、液态感光阻焊油墨和光固化阻焊剂时，所述光刻工艺包括曝光、显影。
请参考图3D和4D，图3D为元件晶圆表面的俯视结构示意图；图4D为图3D中虚线框的好晶片区处的剖面结构示意图，在步骤S3中，采用精密拾放设备拾取预先准备好的晶片(Die)34，将其与好晶片区32中为其预留的预留位置321精密对准并贴装在一起，以使其堆叠在元件晶圆30的表面上。各个好晶片区32的各个预留位置321可以贴一个晶片32，也可以堆叠多个晶片32，所述多个晶片32的尺寸可以不完全相同，且以多层层叠的形式依次堆叠，实现三维垂直封装方式，相邻两层晶片32之间以及最底部的晶片32与元件晶圆30之间通过粘结剂层35粘接在一起，从而实现高度集成化并缩小半导体封装的尺寸。本实施例中，晶片32与好晶片区32中的接触结构320对准并粘贴在一起，多层层叠晶片中的最顶部的晶片的尺寸可以比最底部的晶片的尺寸小，所述热膨胀系数过渡层33的上表面与所述元件晶圆30表面上堆叠的最高的晶片32的上表面齐平。
请参考图3E和图4E，图3E为元件晶圆表面的俯视结构示意图；图4E为图3E中虚线框的好晶片区处的剖面结构示意图，在步骤S4中，可以采用晶圆级注塑(wafer levelmolding)工艺在元件晶圆30、晶片34以及热膨胀系数过渡层33的表面上覆盖包封层36，以将晶片34以及元件晶圆30的各个晶区包裹封闭起来，所述晶圆级注塑工艺具体为：将堆叠好晶片的元件晶圆防盗注塑机里以及用热固性注塑封料进行涂覆或浇铸，并进一步固化形成包封层36。所述包封层36的材质可以包括环氧树脂等树脂材料，其CTE可以为45ppm/K～70ppm/K。在本发明的其他实施例中，还可以采用热塑性塑料进行挤压形成所述包封层36。热膨胀系数过渡层33可以对元件晶圆30和包封层36之间的较大CTE不匹配进行缓和，避免元件晶圆30发生翘曲以及因翘曲应力而导致的分层问题，利于后续切割，同时可以增强元件晶圆30和包封层36之间的粘附性，避免包封层36和堆叠的晶片从元件晶圆表面剥离，增强密封性能。
在形成所述包封层36之后，可以沿所述元件晶圆30上的切割线300进行切割(DieSaw)，从而实现每个芯片的分离。
由上所述，本发明的芯片封装方法，在晶片堆叠之前，先在元件晶圆的整个表面上覆盖一层具有较低热膨胀系数的热膨胀系数过渡层，并图案化所述热膨胀系数过渡层以暴露出所述元件晶圆的用于堆叠晶片的预留位置表面，其余地方保留下来的热膨胀系数过渡层可以阻挡后续具有较高热膨胀系数的包封层在这些地方的元件晶圆表面上的填充，从而避免包封层形成时引起较大的热膨胀系数不匹配的问题，由此能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片和包封层从元件晶圆上剥离，提高封装结构的性能；进一步的，所述热膨胀系数过渡层采用印刷电路板用阻焊剂材料形成，易于实现，不会产生副作用，并可以增强与后续包封层之间的粘附性，避免包封层从元件晶圆表面剥离。
请参考图3E和图4E，本发明还提供一种芯片封装结构，包括：元件晶圆30、热膨胀系数过渡层33、至少一个晶片34以及包封层36；其中，所述元件晶圆30包括多条从横交错的切割线300以及这些切割线300划分出来的晶片区，所有晶片区分为坏晶片区31以及用于堆叠晶片的好晶片区32，每个好晶片区32由至少一个用于堆叠晶片的预留位置321以及不用于堆叠晶片的空白区域组成，所述热膨胀系数过渡层33位于所述元件晶圆30上，覆盖所有坏晶片区31以及所有好晶片区32中空白区域并暴露出所有好晶片区32的用于堆叠晶片的预留位置321表面。相应的晶片34通过粘结剂层35堆叠在相应的预留位置321上，所述包封层36覆盖在所述热膨胀系数过渡层33和所有晶片34以及元件晶圆30未被热膨胀系数过渡层33和所有晶片34覆盖的表面上，且所述热膨胀系数过渡层33的热膨胀系数CTE低于所述包封层36。
可选的，至少有一个所述预留位置321的表面上以多层层叠的形式堆叠有多个所述晶片34，所述多个晶片的尺寸可以完全相同，也可以不完全相同，所述热膨胀系数过渡层33的上表面与所述元件晶圆30表面上堆叠的最高的晶片34的上表面齐平。可选的，所述热膨胀系数过渡层33的热膨胀系数CTE小于45ppm/K，所述热膨胀系数过渡层33的材质可以是印刷电路板用阻焊剂，所述印刷电路板用阻焊剂包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种。所述包封层36的热膨胀系数CTE为45ppm/K～70ppm/K。
由上所述，本发明的芯片封装结构，在元件晶圆上形成有暴露用于晶片堆叠的预留位置表面的具有较低热膨胀系数的热膨胀系数过渡层，可以避免包封层对元件晶圆上的晶片和热膨胀系数过渡层包封后引起较大的热膨胀系数不匹配的问题，由此能够改善晶圆翘曲和应力引起的分层的问题，避免堆叠的晶片和包封层从元件晶圆上剥离，提高封装结构的性能；进一步的，所述热膨胀系数过渡层采用印刷电路板用阻焊剂材料形成，易于实现，不会产生副作用，并可以增强与后续包封层之间的粘附性，避免包封层从元件晶圆表面剥离。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种芯片封装方法，其特征在于，包括以下步骤：
提供一元件晶圆，在所述元件晶圆的表面上形成热膨胀系数过渡层；
图案化所述热膨胀系数过渡层，以暴露出所述元件晶圆的用于堆叠晶片的预留位置表面；
在所述预留位置表面上堆叠晶片；
在所述热膨胀系数过渡层以及晶片的表面上形成包封层，所述热膨胀系数过渡层的热膨胀系数低于所述包封层。
2.如权利要求1所述的芯片封装方法，其特征在于，至少有一个所述预留位置的表面上以多层层叠的形式堆叠有多个所述晶片。
3.如权利要求2所述的芯片封装方法，其特征在于，所述多个晶片的尺寸不完全相同。
4.如权利要求2所述的芯片封装方法，其特征在于，所述热膨胀系数过渡层的上表面与所述元件晶圆表面上堆叠的最高的晶片的上表面齐平。
5.如权利要求1所述的芯片封装方法，其特征在于，所述热膨胀系数过渡层的热膨胀系数小于45ppm/K，所述包封层的热膨胀系数为45ppm/K～70ppm/K。
6.如权利要求1所述芯片封装方法，其特征在于，所述热膨胀系数过渡层包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种。
7.如权利要求6所述的芯片封装方法，其特征在于，通过光刻工艺或者刻蚀工艺图案化所述热膨胀系数过渡层，以暴露出所述预留位置表面。
8.如权利要求1至7中任一项所述的芯片封装方法，其特征在于，所述元件晶圆包括多条从横交错的切割线以及所述切割线划分出来的晶片区，所有晶片区分为坏晶片区以及用于堆叠晶片的好晶片区，每个好晶片区由至少一个用于堆叠晶片的预留位置以及不用于堆叠晶片的空白区域组成，去除所述预留位置表面上的热膨胀系数过渡层的同时还去除所有切割线上的热膨胀系数过渡层后，剩余的热膨胀系数过渡层覆盖所有坏晶片区以及所有好晶片区中空白区域。
9.如权利要求1所述芯片封装方法，其特征在于，所述包封层通过用热塑性塑料进行挤压形成，或者通过用注塑封料进行涂覆或浇铸后进一步固化形成。
10.一种芯片封装结构，其特征在于，包括：元件晶圆、热膨胀系数过渡层、至少一个晶片以及包封层；其中，所述热膨胀系数过渡层位于所述元件晶圆上且暴露出所述元件晶圆的用于堆叠晶片的预留位置表面，所述晶片堆叠在所述元件晶圆用于堆叠晶片的预留位置的表面上，所述包封层覆盖在所述热膨胀系数过渡层和所有晶片的表面上，且所述热膨胀系数过渡层的热膨胀系数低于所述包封层。
11.如权利要求10所述的芯片封装结构，其特征在于，至少有一个所述预留位置的表面上以多层层叠的形式堆叠有多个所述晶片。
12.如权利要求11所述的芯片封装结构，其特征在于，所述多个晶片的尺寸不完全相同。
13.如权利要求11所述的芯片封装结构，其特征在于，所述热膨胀系数过渡层的上表面与所述元件晶圆表面上堆叠的最高的晶片的上表面齐平。
14.如权利要求11所述的芯片封装结构，其特征在于，所述热膨胀系数过渡层的热膨胀系数小于45ppm/K，所述包封层的热膨胀系数为45ppm/K～70ppm/K。
15.如权利要求11所述的芯片封装结构，其特征在于，所述热膨胀系数过渡层包括阻焊干膜、热固化阻焊剂、液态感光阻焊油墨和光固化阻焊剂中的至少一种。
16.如权利要求15所述的芯片封装结构，其特征在于，通过光刻工艺或者刻蚀工艺以去除所述预留位置表面上的热膨胀系数过渡层。
17.如权利要求10至16中任一项所述的芯片封装结构，其特征在于，所述元件晶圆包括多条从横交错的切割线以及所述切割线划分出来的晶片区，所有晶片区分为坏晶片区以及用于堆叠晶片的好晶片区，每个好晶片区由至少一个用于堆叠晶片的预留位置以及不用于堆叠晶片的空白区域组成，所述热膨胀系数过渡层覆盖所有坏晶片区以及所有好晶片区中空白区域。
CN201710986872.3A 2017-10-20 2017-10-20 芯片封装方法及芯片封装结构 Active CN109698137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710986872.3A CN109698137B (zh) 2017-10-20 2017-10-20 芯片封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710986872.3A CN109698137B (zh) 2017-10-20 2017-10-20 芯片封装方法及芯片封装结构

Publications (2)

Publication Number Publication Date
CN109698137A true CN109698137A (zh) 2019-04-30
CN109698137B CN109698137B (zh) 2020-09-29

Family

ID=66225459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710986872.3A Active CN109698137B (zh) 2017-10-20 2017-10-20 芯片封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN109698137B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113714649A (zh) * 2021-08-25 2021-11-30 大族激光科技产业集团股份有限公司 晶片的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037155A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dam Material Around Periphery of Die to Reduce Warpage
CN102177580A (zh) * 2006-08-31 2011-09-07 Ati科技无限责任公司 具有封装剂保持结构的反转芯片半导体封装及条带
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same
US20130200527A1 (en) * 2010-09-03 2013-08-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Pre-Molded Substrate to Reduce Warpage During Die Molding
CN105593296A (zh) * 2013-09-30 2016-05-18 长濑化成株式会社 半导体密封用环氧树脂组合物、半导体安装结构体及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177580A (zh) * 2006-08-31 2011-09-07 Ati科技无限责任公司 具有封装剂保持结构的反转芯片半导体封装及条带
US20110037155A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dam Material Around Periphery of Die to Reduce Warpage
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same
US20130200527A1 (en) * 2010-09-03 2013-08-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Pre-Molded Substrate to Reduce Warpage During Die Molding
CN105593296A (zh) * 2013-09-30 2016-05-18 长濑化成株式会社 半导体密封用环氧树脂组合物、半导体安装结构体及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113714649A (zh) * 2021-08-25 2021-11-30 大族激光科技产业集团股份有限公司 晶片的制造方法

Also Published As

Publication number Publication date
CN109698137B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN105304509B (zh) 半导体封装和封装半导体装置的方法
JP5598787B2 (ja) 積層型半導体装置の製造方法
TWI394238B (zh) 小型模塑記憶卡及其製造方法
US11222792B2 (en) Semiconductor package device and method of manufacturing the same
CN104584209B (zh) 薄型衬底PoP结构
KR101132918B1 (ko) 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조
US7521290B2 (en) Method of manufacturing circuit device
US20150069596A1 (en) Semiconductor device and method of manufacturing the same
TWI628761B (zh) 一種封裝結構及其製造方法
US8455989B2 (en) Package substrate having die pad with outer raised portion and interior recessed portion
CN205609512U (zh) 半导体封装体
CN108028233A (zh) 用于实现多芯片倒装芯片封装的衬底、组件和技术
CN107689351A (zh) 封装结构
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
KR20140060390A (ko) 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
CN109698137A (zh) 芯片封装方法及芯片封装结构
TWI283056B (en) Circuit board and package structure thereof
CN107301954A (zh) 封装基板的制作方法
JP2004031916A (ja) 両面半導体チップのための半導体パッケージ及びその製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
TW201232849A (en) Methodology of forming optical lens for semiconductor light emitting device
US9041229B1 (en) Merged fiducial for semiconductor chip packages
KR100537835B1 (ko) 반도체 패키지 제조방법
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
TWI796089B (zh) 封裝結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant