CN109686825B - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN109686825B
CN109686825B CN201811221447.6A CN201811221447A CN109686825B CN 109686825 B CN109686825 B CN 109686825B CN 201811221447 A CN201811221447 A CN 201811221447A CN 109686825 B CN109686825 B CN 109686825B
Authority
CN
China
Prior art keywords
layer
light emitting
emitting device
exemplary embodiments
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811221447.6A
Other languages
English (en)
Other versions
CN109686825A (zh
Inventor
司空坦
金柄均
林珍永
玄在星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109686825A publication Critical patent/CN109686825A/zh
Application granted granted Critical
Publication of CN109686825B publication Critical patent/CN109686825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

一种发光装置，包括：发光结构，所述发光结构包括在基板上的第一导电类型氮化物半导体层、在第一导电类型氮化物半导体层上的有源层以及在有源层上的第二导电类型氮化物半导体层；以及在基板与发光结构之间的缓冲层。缓冲层包括多个孔隙。多个孔隙从缓冲层的表面竖直延伸到缓冲层中。缓冲层的表面靠近发光结构。所述多个孔隙具有不同的水平截面积。

Description

发光装置及其制造方法
相关申请的交叉引用
本申请要求于2017年10月19日向韩国知识产权局提交的申请号为10-2017-0135872的韩国专利申请的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及发光装置及其制造方法，并且更具体地，涉及具有孔隙的发光装置及其制造方法。
背景技术
相关技术领域的发光装置的问题在于，发光装置的光提取效率由于发光装置的氮化物半导体的高折射率而降低，并且发光装置的发光效率由于发光装置的氮化铟镓(InGaN)有源层和发光装置的氮化镓(GaN)基电流注入层之间的晶格常数差异所引起的残余应力而降低。
发明内容
在一些示例性实施例中，已经研究了通过在基板的表面上形成凹凸结构来提高光提取效率的技术和通过在有源层下方提供包括低InGaN含量的应力降低层来减少残余应力的技术。
在一些示例性实施例中，形成具有包括形成在缓冲层中的孔隙的多孔结构的发光装置的一种或多种技术可以通过使用单个结构来同时解决光提取效率的降低和出现残余应力的问题。
本发明构思的一些示例性实施例提供一种具有增强的可靠性的发光装置。
本发明构思的一些示例性实施例还提供一种具有提高的光提取效率的发光装置。
本发明构思的一些示例性实施例不应受到以上描述的限制，并且本领域普通技术人员将从本文描述的实施例中清楚地理解其他未提及的方面。
根据一些示例性实施例，提供了一种发光装置。该发光装置可以包括在基板上的发光结构和在基板与发光结构之间的缓冲层。发光结构可以包括在基板上的第一导电类型氮化物半导体层、在第一导电类型氮化物半导体层上的有源层以及在有源层上的第二导电类型氮化物半导体层。缓冲层可以包括多个孔隙，所述多个孔隙从缓冲层的表面竖直延伸到缓冲层中，所述表面靠近发光结构，所述多个孔隙具有不同的水平截面积。
根据一些示例性实施例，提供了一种发光装置。该发光装置可以包括在基板上的发光结构、在基板和发光结构之间的缓冲层以及在缓冲层和发光结构之间的掩膜层。发光结构可以包括在基板上的第一导电类型氮化物半导体层、在第一导电类型氮化物半导体层上的有源层以及在有源层上的第二导电类型氮化物半导体层。缓冲层可以包括多个孔隙，所述多个孔隙从缓冲层的表面竖直延伸到缓冲层中，所述表面靠近发光结构。掩膜层可以包括多个开口，所述多个开口中的每个开口具有基本上圆形的水平截面形状。
根据一些示例性实施例，提供了一种发光装置。该发光装置可包括在透光基板上的发光结构和在透光基板和发光结构之间的缓冲层。发光结构可以包括第一导电类型氮化物半导体层、有源层和第二导电类型氮化物半导体层。缓冲层可以包括多个孔隙，所述多个孔隙从缓冲层的表面竖直延伸到缓冲层中，所述表面靠近发光结构，所述多个孔隙具有不同的水平截面积。发光装置可以包括在第一导电类型氮化物半导体层上的第一电极，第一电极耦接到第一导电类型氮化物半导体层。发光装置可以包括在第二导电类型氮化物半导体层上的第二电极，第二电极耦接到第二导电类型氮化物半导体层。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，其中：
图1A和图1B是根据一些示例性实施例的发光装置的截面图；
图2A、图2B和图2C是示出根据一些示例性实施例的发光装置的效果的图表；
图3A、图3B和图3C是根据一些示例性实施例的制造发光装置的方法的流程图；
图4A、图4B、图4C、图4D、图4E、图4F、图4G和图4H是根据一些示例性实施例的制造发光装置的方法的截面图；
图5A和图5B是示出根据一些示例性实施例的制造发光装置的方法的效果的图表；
图6A、图6B和图6C是根据一些示例性实施例的制造发光装置的方法的截面图；
图7和图8是根据一些示例性实施例的包括发光装置的发光装置封装件的截面图；
图9是根据一些示例性实施例的包括发光装置的背光单元(BLU)的透视图；以及
图10是根据一些示例性实施例的包括发光装置的显示装置的分解透视图。
具体实施方式
图1A是根据一些示例性实施例的发光装置100的截面图。
参照图1A，发光装置100可包括基板110、缓冲层120、掩膜层130、发光结构140、欧姆接触层150、在第一导电类型半导体层141上并被耦接(“连接”)到第一导电类型半导体层141的第一电极160A以及在第二导电类型半导体层145上并被耦接(“连接”)到第二导电类型半导体层145的第二电极160B。发光结构140可以包括第一导电类型半导体层141、有源层143和第二导电类型半导体层145。如图所示，第一导电类型半导体层141可以位于基板110上，有源层143可以位于第一导电类型半导体层141上并且相对于第一导电类型半导体层141远离基板110，并且第二导电类型半导体层145可以位于有源层143上并且相对于有源层143和第一导电类型半导体层141远离基板110。第一导电类型半导体层141可以是第一导电类型氮化物半导体层，并且第二导电类型半导体层145可以是第二导电类型氮化物半导体层。
根据一些示例性实施例，基板110可以包括绝缘材料、导电材料或半导体材料。根据一些示例性实施例，基板110可以包括以下材料中的至少一种：蓝宝石、碳化硅(SiC)、硅(Si)、偏铝酸镁(MgAl2O4)、氧化镁(MgO)、铝酸锂(LiAlO2)、镓酸锂(LiGaO2)和氮化镓(GaN)。根据一些示例性实施例，基板110可以是半导体生长基板。基板110可以是透光基板。
当基板110包括硅(Si)时，基板110可适合于大规模且相对低价以提高大批量生产率。当在包括硅的基板110上形成发光结构140时，由于晶格常数的差异引起的拉伸应力，在有源层143中可形成强电场。
当基板110包括蓝宝石时，基板110可以是包括具有六方-菱方(R3c)对称性的晶体的电绝缘基板。基板110可以具有分别为约和/>的c轴晶格常数和a轴晶格常数，并且具有诸如C面(0001)、A面(1120)和R面(1102)的晶面。在这种情况下，C面可以相对有助于氮化物薄膜的生长并且在高温下是稳定的。当沿c轴生长发光结构140时，由于晶格常数的差异引起的拉伸应力，在有源层143中可形成电场。
根据一些示例性实施例，在生长发光结构140之前或在生长发光结构140之后可以部分地或完全地去除基板110以改善光输出和/或电特性。在基板110包括蓝宝石的情况下，可以通过使激光束透射穿过基板110并照射到发光结构140和基板110之间的界面来去除基板110。在基板110包括硅或碳化硅的情况下，可以通过使用抛光和蚀刻工艺去除基板110。
根据一些示例性实施例，可以通过在基板110的一个表面或侧表面上形成凹凸图案来改善发光结构140的光提取效率。凹凸图案的尺寸可以在约5nm至约500μm的范围内选择。凹凸图案可以是规则或不规则图案，并且包括诸如以下的各种形状中的一种：柱形、圆顶形或半球形。然而，本发明构思不限于此。根据一些示例性实施例，基板110可以不包括凹凸图案。
缓冲层120可以位于基板110上。如图所示，缓冲层120可以位于基板110和发光结构140之间。缓冲层120可以减小基板110与堆叠在基板110上并且包括氮化镓(GaN)的第一导电类型半导体层141之间的晶格常数差异，从而减轻发光结构140的晶格缺陷并增加结晶度。根据一些示例性实施例，缓冲层120的下部的缺陷密度可以高于其上部的缺陷密度。根据一些示例性实施例，缓冲层120可以包括未掺杂的、包括氮化物的半导体材料。
根据一些示例性实施例，缓冲层120可以包括AlxInyGa1-x-yN(其中，0≤x≤1且0≤y≤1)。根据一些示例性实施例，缓冲层120可以包括未掺杂的GaN、未掺杂的AlN或未掺杂的InGaN。根据一些示例性实施例，缓冲层120可以在大约400℃至大约800℃的温度或大约500℃至大约600℃的温度下生长至几十埃至几百埃的厚度。
根据一些示例性实施例，当基板110包括蓝宝石时，缓冲层120可以包括AlN、AlGaN或InGaN。根据一些示例性实施例，缓冲层120可以包括诸如ZrB2、HfB2、ZrN、HfN或TiN的材料。根据一些示例性实施例，缓冲层120可以包括多个层或具有渐变组分的层。
这里，未掺杂的半导体层可以指没有在其上执行杂质掺杂工艺的半导体层。在这种情况下，半导体层可以包括原始浓度的杂质。例如，当通过使用金属有机化学气相沉积(MOCVD)工艺生长氮化镓半导体时，即使不期望，用作掺杂剂的硅也会以约1014/cm2至约1018/cm2的浓度包含在氮化镓半导体层中。
根据一些示例性实施例，在基板110包括蓝宝石的情况下，由于硅和GaN之间的热膨胀系数(CTE)的差异大于蓝宝石和GaN之间的CTE的差异，并且硅具有比GaN低的CTE，因此缓冲层120可以提供压缩应力以补偿硅的CTE特性。
根据一些示例性实施例，缓冲层120可以具有包括多个层的复合结构。因此，缓冲层120可以抑制基板110的翘曲。根据一些示例性实施例，缓冲层120的至少一部分可以包括低密度的Ga。根据一些示例性实施例，缓冲层的至少一部分可以不包括Ga。根据一些示例性实施例，缓冲层120的下部可以包括低密度的Ga。根据一些示例性实施例，缓冲层120的下部可以不包括Ga。根据一些示例性实施例，缓冲层120可以包括诸如SiC、SiGe或AlN的材料。
根据一些示例性实施例，缓冲层120可以包括多个穿透位错，例如，第一穿透位错至第三穿透位错TD1、TD2和TD3。第一穿透位错TD1可以是螺型位错。第二穿透位错TD2可以是混合位错，即螺型位错和刃型位错的混合。第三穿透位错TD3可以是刃型位错。
通常，可以通过位错线和伯格斯矢量来解释位错。位错线可以指示位错进行的方向。刃型位错线可以是沿着额外的半原子面的端部延伸的线，而螺型位错线可以是沿着螺旋形状的中心延伸的线。伯格斯矢量可以指示晶格畸变的大小和方向。
这里，刃型位错可以是通过在晶格结构的中间引入额外的半原子面并扭曲晶格结构中的原子面而获得的缺陷。在刃型位错中，伯格斯矢量可以垂直于位错线方向，并且晶格的平面滑移的方向可以垂直于位错线。在刃型位错中，原子间键可以仅在位错附近具有大的畸变。
螺型位错可以是变形的原子面(即由位错线附近存在的原子的相对位置形成的平面)具有围绕位错线的螺旋形状的位错。在这种情况下，晶格的变形可以在平行于位错线的方向上发生，并且伯格斯矢量可以与位错线平行。相比于刃型位错，在螺型位错中，原子间键会在更宽的范围内具有变形。
如上所述，混合位错可以是刃型位错和螺型位错的混合，并且具有螺型位错特性和刃型位错特性两者。混合位错的伯格斯矢量可既不垂直于位错线也不平行于位错线。
至少如图1A所示，缓冲层120可以包括多个孔隙v1、v2和v3，在本文中也被称为第一孔隙至第三孔隙v1、v2和v3。如图1A所示，第一孔隙至第三孔隙v1、v2和v3可以从缓冲层120的表面120u竖直地(例如，与缓冲层120的表面120u正交地)延伸到缓冲层120中(例如，进入缓冲层120的内部)。如图1A所示，缓冲层120的表面120u可以靠近发光结构140，并且多个孔隙(第一孔隙至第三孔隙v1、v2和v3)可以具有不同的水平截面积(其中，水平被理解为指示至少与缓冲层120的表面120u平行的方向)。
例如，第一孔隙v1可以具有第一水平截面积，第二孔隙v2可以具有第二水平截面积，第二水平截面积小于第一水平截面积，并且第三孔隙v3可以具有第三水平截面积，第三水平截面积小于第二水平截面积。
根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以位于第一穿透位错至第三穿透位错TD1、TD2和TD3上。重申，多个穿透位错TD1、TD2和TD3可以包括对应于第一孔隙v1的第一穿透位错TD1、对应于第二孔隙v2的第二穿透位错TD2以及对应于第三孔隙v3的第三穿透位错TD3。
根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以具有从缓冲层120的与基板110间隔开(“不与基板110直接接触”)的顶表面(例如，表面120u)凹陷到缓冲层120中的结构。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以具有六角柱形。
根据一些示例性实施例，第一孔隙v1中的至少一些可以与第一穿透位错TD1对准。根据一些示例性实施例，第二孔隙v2中的至少一些可以与第二穿透位错TD2对准。根据一些示例性实施例，第三孔隙v3中的至少一些可以与第三穿透位错TD3对准。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3中的一些可以不与第一穿透位错至第三穿透位错TD1、TD2和TD3对准。根据一些示例性实施例，第一穿透位错至第三穿透位错TD1、TD2和TD3中的一些可以不与第一孔隙至第三孔隙v1、v2和v3对准。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以以约5×107/cm2至约1×108/cm2的密度形成，但是本发明构思不限于此。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以形成为各种尺寸，使得第一孔隙至第三孔隙v1、v2和v3中的每一个的六角柱的相对面(除了其底面和顶表面)之间的距离的范围为约500nm至约1.5μm。然而，本发明构思不限于此。
第一孔隙至第三孔隙v1、v2和v3的六角柱的相对面(除了其底面和顶表面)之间的距离可以分别称为第一长度至第三长度d1、d2和d3。而且，第一孔隙至第三孔隙v1、v2和v3的高度可以分别被称为第一高度至第三高度h1、h2和h3。第一孔隙v1可具有第一高度h1，第二孔隙v2可具有第二高度h2，第二高度h2小于第一高度h1,并且第三孔隙v3可具有第三高度h3，第三高度h3小于第二高度h2。
在一些示例实施例中，第一长度至第三长度(在本文中也称为“水平长度”、“宽度”等)d1、d2和d3可以彼此不同。在一些示例实施例中，第一长度d1可以大于第二长度d2。在一些示例实施例中，第二长度d2可以大于第三长度d3。在一些示例实施例中，第一长度d1可以大于第三长度d3。
在一些示例性实施例中，第一高度至第三高度(在本文中也称为“竖直高度”、“竖直长度”等)h1、h2和h3可以彼此不同。在一些示例性实施例中，第一高度h1可以大于第二高度h2。在一些示例性实施例中，第二高度h2可以大于第三高度h3。在一些示例性实施例中，第一高度h1可以大于第三高度h3。在一些示例性实施例中，第一高度至第三高度h1、h2和h3可以是基本上共同的(例如，在制造公差和/或材料公差内是共同的)。重申，多个孔隙可具有基本上共同的高度。如图1A所示，多个孔隙v1、v2和v3可以具有小于缓冲层120的竖直长度L的高度h1、h2和h3。
根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3的水平截面积可以彼此不同。根据一些示例性实施例，第一孔隙v1的水平截面积可以大于第二孔隙v2的水平截面积。根据一些示例性实施例，第二孔隙v2的水平截面积可以大于第三孔隙v3的水平截面积。
根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3的体积可以彼此不同。根据一些示例性实施例，第一孔隙v1的体积可以大于第二孔隙v2的体积。根据一些示例性实施例，第二孔隙v2的体积可以大于第三孔隙v3的体积。根据一些示例性实施例，第一孔隙v1的体积可以大于第三孔隙v3的体积。
根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以不位于第一穿透位错至第三穿透位错TD1、TD2和TD3中的一些上。根据一些示例性实施例，第一穿透位错至第三穿透位错TD1、TD2和TD3可以不位于第一孔隙至第三孔隙v1、v2和v3中的一些上。根据一些示例性实施例，第一穿透位错至第三穿透位错TD1、TD2和TD3的数量可以大于第一孔隙至第三孔隙v1、v2和v3的数量。根据一些示例性实施例，第一穿透位错至第三穿透位错TD1、TD2和TD3的数量可以等于或小于第一孔隙至第三孔隙v1、v2和v3的数量。
在根据一些示例性实施例的发光装置100中，发光结构140和基板110之间的缓冲层120可以包括具有第一孔隙至第三孔隙v1、v2和v3的多孔结构。如下所述，多孔结构可以引起发光装置100中的光散射，并且增加对有源层143产生的光的提取效率。而且，多孔结构可以减轻氮化镓中存在的应力，从而减少传递到有源层143的残余应力。此外，由于第一穿透位错至第三穿透位错TD1、TD2和TD3被第一孔隙至第三孔隙v1、v2和v3阻挡，因此可以减小穿透位错的密度。
掩膜层130可以位于缓冲层120上，使得掩膜层130处于缓冲层120和发光结构140之间。根据一些示例性实施例，掩膜层130相对于缓冲层120可以具有高蚀刻选择性。根据一些示例性实施例，掩膜层130可以具有纤锌矿晶体结构。根据一些示例性实施例，掩膜层130可以包括金属。根据一些示例性实施例，掩膜层130可以包括铝(Al)。根据一些示例性实施例，掩膜层130可以包括金属氮化物。根据一些示例性实施例，掩膜层130可以包括氮化铝。根据一些示例性实施例，掩膜层130可以具有几十纳米或更小的厚度。根据一些示例性实施例，掩膜层130可以具有几纳米的厚度。
掩膜层130可以包括暴露缓冲层120的至少部分的多个开口“op”。根据一些示例性实施例，多个开口“op”的高度可以等于掩膜层130的厚度。根据一些示例性实施例，多个开口“op”可以穿透掩膜层130。根据一些示例性实施例，多个开口“op”中的每个开口的水平截面积可以小于第一孔隙至第三孔隙v1、v2和v3的水平截面积。根据一些示例性实施例，多个开口“op”的最大水平截面积可以小于第一孔隙至第三孔隙v1、v2和v3的水平截面积。根据一些示例性实施例，多个开口“op”中的每个开口可以具有上部被切割的半球形圆顶形状。根据一些示例性实施例，多个开口“op”中的每个开口的水平截面形状可以具有基本上圆形的形状(例如，在制造公差和/或材料公差内的圆形形状)。根据一些示例性实施例，多个开口“op”的水平截面积可以朝向缓冲层120变大。根据一些示例性实施例，多个开口“op”可以与第一孔隙至第三孔隙v1、v2和v3竖直地重叠。根据一些示例性实施例，多个开口“op”可以与第一孔隙至第三孔隙v1、v2和v3对准。
发光结构140可以位于掩膜层130上。发光结构140可以包括顺序堆叠的第一导电类型半导体层141、有源层143和第二导电类型半导体层145。根据一些示例性实施例，可以对发光结构140进行台面蚀刻以暴露第一导电类型半导体层141的顶表面的部分。
根据一些示例性实施例，第一导电类型半导体层141可以包括具有AlxInyGa1-x-yN(0≤x≤1,0≤y≤1并且0≤x+y≤1)组分的单晶氮化物。第一导电类型半导体层141可以包括n型掺杂半导体。根据一些示例性实施例，第一导电类型半导体层141可以包括硅(Si)掺杂的GaN。
第一导电类型半导体层141可以用作接触层并且包括相对高浓度的杂质以降低接触电阻。根据一些示例性实施例，第一导电类型半导体层141可以具有约2×1018/cm2的n型掺杂剂浓度，但不限于此。
第一导电类型半导体层141可以具有组分相同的单层结构，或者根据需要，具有不同组分或厚度的多层结构。根据一些示例性实施例，第一导电类型半导体层141还可以包括能够提高电子注入效率的电子注入层。
有源层143可以位于第一导电类型半导体层141上。有源层143可以具有比第一导电类型半导体层141和第二导电类型半导体层145更低的能带隙。由于电子和空穴间的复合，有源层143可以发射具有特定(或可替换地，预定)能量的光。根据一些示例性实施例，有源层143可以发射例如红外光、可见光或紫外光。有源层143可以包括AlxInyGa1-x-yN(0≤x≤1,0≤y≤1，并且0≤x+y≤1)，例如，InGaN或AlGaN。
根据一些示例性实施例，有源层143可以具有单阱结构、多阱结构、单量子阱(SQW)结构、多量子阱(MQW)结构、量子点结构，或量子线结构中的任何一种。
根据一些示例性实施例，有源层143可以包括通过交替堆叠量子阱层(未示出)和量子势垒层(未示出)而获得的MQW结构。在这种情况下，量子阱层和量子势垒层中的每一个的厚度可以在约3nm至约10nm的范围内。量子阱层的数量和量子势垒层的数量可以根据设计条件进行各种改变。根据一些示例性实施例，MQW结构可以包括InGaN/GaN MQW结构和GaN/AlGaN/GaN MQW结构中的任何一种。当有源层143具有例如约22％的铟(In)含量时，有源层143可以发射蓝光，并且当有源层143具有例如约40％的In含量时，有源层143发射绿光，但本发明构思不限于此。
根据一些示例性实施例，超晶格层可以位于第一导电类型半导体层141和有源层143之间。根据一些示例性实施例，超晶格层可以包括交替并重复堆叠的多个量子阱层和多个量子势垒层。根据一些示例性实施例，包括在超晶格层中的量子阱层的厚度可以小于包括在超晶格层中的量子势垒层的厚度。根据一些示例性实施例，包括在超晶格层中的量子阱层的厚度范围可以为从约0.5nm至约2nm，并且包括在超晶格层中的量子势垒层的厚度范围可以为从约0.5nm至约10nm。根据一些示例性实施例，量子阱层可以包括InGaN，而量子势垒层可以包括GaN。根据一些示例性实施例，硅(Si)可以进一步掺杂到量子阱层中。
根据一些示例性实施例，如下所述，超晶格层可以在横向方向上扩散从第一电极160A注入的电子，并改善电流的均匀性。此外，超晶格层可以减轻由于施加到包括在有源层143中的量子阱层的压缩应力引起的内部电场。可以通过增加超晶格层的量子阱层的In含量来增强电子扩散效应。然而，当量子阱层的In含量超过特定(或可替换地，预定)值时，由于量子阱层和量子势垒层之间的晶格常数的差异，在超晶格层中可能出现缺陷。
第二导电类型半导体层145可以包括具有p型掺杂AlxInyGa1-x-yN(0≤x≤1,0≤y≤1且0≤x+y≤1)的组分的单晶氮化物。根据一些示例性实施例，可以将锌(Zn)、镉(Cd)、铍(Be)、镁(Mg)、钙(Ca)和/或钡(Ba)掺杂到第二导电类型半导体层145中。
第二导电类型半导体层145与有源层143相邻的一部分还可包括电流截止层(未示出)。根据一些示例性实施例，电流截止层(未示出)可以具有包括不同组分的AlxInyGa1-x-yN(0≤x<1,0≤y<1且0≤x+y<1)的多个层的堆叠结构，或包括AlzGa1-zN(0≤z<1)的单层结构或双层结构。根据一些示例性实施例，电流截止层的带隙可以高于有源层143中包括的量子阱结构的带隙。根据一些示例性实施例，电流截止层可以防止电子从有源层143迁移到第二导电类型半导体层145。因此，可以增加有源层143中电子和空穴复合的可能性。
欧姆接触层150可以位于第二导电类型半导体层145上。根据一些示例性实施例，欧姆接触层150可以是具有p型掺杂AlxInyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组分的单晶氮化物半导体层。根据一些示例性实施例，欧姆接触层150可以具有比第二导电类型半导体层145更高的掺杂剂浓度。可以通过相对地增加欧姆接触层150的掺杂剂浓度来减小欧姆接触层150的欧姆接触电阻，从而可以减小发光装置100的工作电压并且可以改善装置特性。
根据一些示例性实施例，图1A中示出的发光装置100可具有倒装芯片结构，在该结构中，第一电极160A和第二电极160B位于与发光装置100的光提取表面相反的方向上。在这种情况下，欧姆接触层150可具有高反射性材料。根据一些示例性实施例，欧姆接触层150可以具有选自包括银(Ag)、镍(Ni)、铝(Al)、铑(Rh)、钯(Pd)、铱(Ir)、钌(Ru)、镁(Mg)、锌(Zn)、铂(Pt)和金(Au)的组中的至少一种的单层结构或多层结构。此外，欧姆接触层150还可以包括GaN、InGaN、ZnO或石墨烯。
发光装置100可以包括分别形成在第一导电类型半导体层141的暴露区域和欧姆接触层150的区域上的第一电极160A和第二电极160B。根据一些示例性实施例，第一电极160A和第二电极160B可以包括导电材料。根据一些示例性实施例，第一电极160A和第二电极160B可以包括诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au的材料。根据一些示例性实施例，第一电极160A和第二电极160B中的每一个可以具有至少双重结构，包括Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al或Ni/Ag/Pt。
图1B是根据一些示例性实施例的发光装置100'的截面图。
为简洁起见，将省略图1B中与参照图1A相同的描述，并将主要描述它们之间的差异。
如图1B所示，缓冲层120'可以设置在基板110上。根据一些示例性实施例，缓冲层120'可以包括多个层。根据一些示例性实施例，缓冲层120'可以包括顺序堆叠的下缓冲层121、蚀刻停止层123和上缓冲层125。下缓冲层121在本文中可称为第一氮化物半导体层。上缓冲层125在本文中可称为第二氮化物半导体层。下缓冲层121和上缓冲层125可以包括与参照图1A描述的缓冲层120基本相同的材料。根据一些示例性实施例，蚀刻停止层123可以包括金属。根据一些示例性实施例，蚀刻停止层123可以包括铝(Al)。根据一些示例性实施例，蚀刻停止层123可以包括氮化铝镓(AlGaN)。
根据一些示例性实施例，可以在缓冲层120上形成多个穿透位错，例如，第一穿透位错至第三穿透位错TD1、TD2和TD3。第一穿透位错TD1可以是螺型位错。第三穿透位错TD3可以是刃型位错。第二穿透位错TD2可以是混合位错，即，第一穿透位错TD1和第三穿透位错TD3的混合。
第一穿透位错至第三穿透位错TD1、TD2和TD3可以从下缓冲层121和蚀刻停止层123延伸。重申，第一穿透位错至第三穿透位错TD1、TD2和TD3(例如，多个穿透位错)可以在“竖直方向”上延伸。第一穿透位错至第三穿透位错可以与多个开口'op'的至少部分重叠。
根据一些示例性实施例，第一孔隙至第三孔隙v1'、v2'和v3'可以位于第一穿透位错至第三穿透位错TD1、TD2和TD3上。根据一些示例性实施例，第一孔隙至第三孔隙v1'、v2'和v3'可以穿透上缓冲层125并且暴露蚀刻停止层123的顶表面的部分，但是本发明构思不限于此。根据一些示例性实施例，第一孔隙至第三孔隙v1'、v2'和v3'可以具有六角柱形状。
这里，第一长度至第三长度d1、d2和d3的限定可以与图1A中基本相同。在一些示例性实施例中，第一长度至第三长度d1、d2和d3可以彼此不同。在一些示例性实施例中，第一长度d1可以大于第二长度d2。在一些示例性实施例中，第二长度d2可以大于第三长度d3。在一些示例性实施例中，第一长度d1可以大于第三长度d3。
在一些示例性实施例中，第一孔隙至第三孔隙v1'、v2'和v3'可以具有基本相同的高度，即，公共高度“hc”。在一些示例性实施例中，公共高度“hc”可以基本上等于上缓冲层125的高度。
图2A、图2B和图2C是示出根据一些示例性实施例的发光装置的效果的图表。
图2A是示出包括以不同密度形成孔隙的缓冲层的第一实验性示例至第三实验性示例“样品1”、“样品2”和“样品3”的光学特性的分析结果的图表。在第一实验性示例至第三实验性示例“样品1”、“样品2”和“样品3”中，用作测量对象的工件可以是在其上提供欧姆材料层150p但是不执行如下图4H中所示的切割工艺的晶圆级工件。关于第一实验性示例至第三实验性示例“样品1”、“样品2”和“样品3”，从发光结构向基板行进的光照射到发光结构，并测量所述光的反射率和透射率。
第一实验性示例“样品1”的孔隙密度低于第二实验性示例“样品2”的孔隙密度。第二实验性示例“样品2”的孔隙密度低于第三实验性示例“样品3”的孔隙密度。这里，孔隙可以是参照图1A描述的第一孔隙至第三孔隙v1、v2和v3，或者是参照图1B描述第一孔隙至第三孔隙v1'、v2'和v3'。
参照图2A，可以看出，随着多孔结构的密度增加，总透射/反射光中的反射光的比率可以减小，而透射光的比率可以增加。由于由多孔结构引起的米氏散射可以获得图2A的结果，入射光在与入射光最初前进的方向相同的方向上散射，从而可以增加朝向基板行进的光的提取效率。这里，米氏散射可以指由于其直径类似于或大于入射光的波长的球形颗粒引起的电磁波的散射。根据本实验性示例，可以看出，因为发光装置包括具有多个孔隙的缓冲层，所以在发光装置中发生光的散射，并且随着孔隙的密度增加，光提取效率进一步提高。
图2B和图2C示出了高分辨率X射线衍射图谱的ω摇摆曲线的半高宽度(FWHM)值相对于掩膜层(参照图1A中的130)的厚度。图2B示出晶面(002)的高分辨率X射线衍射图谱的ω摇摆曲线，并且图2C示出晶面(102)的高分辨率X射线衍射图谱的ω摇摆曲线。
根据实验性示例，固定光源与测量对象之间的角度并改变检测器的位置，同时测量高分辨率X射线衍射图谱的FWHM值。在图2B和图2C中，用作测量对象的工件可以类似于参照图2A描述的工件。通常，高分辨率X射线衍射图谱的ω摇摆曲线可以遵循洛伦兹分布。在这种情况下，随着穿透位错的密度增加，晶体结构的完整性可能降低并且晶格结构可能变得不规则，从而FWHM值可能增加。因此，X射线衍射图谱的FWHM值可能与晶格结构的结晶度高度相关，并且可以从X射线衍射图谱的FWHM值与晶格结构的结晶度之间的关系间接推出穿透位错的密度。
根据实验性示例，在没有多孔结构的发光结构中，当穿透位错缺陷的密度小于约2×108/cm2或更小时，晶面(002)和晶面(102)的FWHM值可以分别为220角秒和210角秒。
参照图2B和图2C，当提供具有约8nm或更小厚度的掩膜层(参照图1A中的130)时，可以看出晶面(002)和晶面(102)的FWHM分别为约220角秒或更小和约210角秒或更小。由于孔隙的形成导致穿透位错的密度降低，因此可以获得图2B和图2C所示的结果。
相反，当提供具有约8nm或更大厚度的掩膜层(参照图1A中的130)时，晶面(002)和晶面(102)的FWHM分别为约220角秒或者更大和约210角秒或更大。如下所述，根据一些示例性实施例，由于掩膜层130在相对低温下生长，因此掩膜层130可能具有差的薄膜质量。当掩膜层130的厚度为特定(或者可替换地，预定)值或更大时，晶体晶格应力可施加到位于掩膜层130上的第一导电类型半导体层(参照图1A中的141)，并且因此可以预测第一导电类型半导体层(参照图1A中的141)的穿透位错的密度将增加。
此外，在相关技术文献(例如，《Optic Express》，19卷，S4期，起止页码：A943-A948(2011))中，描述了降低由于氮化物半导体发光结构中的多孔结构引起的残余应力的效果。
图3A、图3B和图3C是根据一些示例性实施例的制造发光装置的方法的流程图。
图4A、图4B、图4C、图4D、图4E、图4F、图4G和图4H是根据一些示例性实施例的制造发光装置的方法的截面图。
参照图3A和图4A，在过程P10中，可在基板110上提供第一缓冲材料层120p1。
基板110可以是生长基板，并且基板110的组分、配置和形状可以与参照图1A描述的基本相同。
第一缓冲材料层120p1可以包括与参照图1A描述的缓冲层120基本相同的组分。根据一些示例性实施例，可以通过使用金属有机化学气相沉积(MOCVD)方法、氢化物气相外延(HVPE)方法和分子束外延(MBE)方法的至少一种方法来提供第一缓冲材料层120p1。
根据一些示例性实施例，为了提供第一缓冲材料层120p1，可以将少量材料(例如，GaN)提供给位于保持在低温下的反应器(例如，MOCVD反应器、HVPE反应器和MBE反应器)中的基板110。所提供的材料可以用高温氢气处理并重结晶，并且可以进一步生长含GaN材料膜。
根据一些其他实施例，可以通过溅射氮化铝(例如，AlN)来提供种子层，并且可以执行生长包括GaN的薄膜的过程。当溅射氮化铝时，可以省略高温氢化过程。
根据一些示例性实施例，可以通过堆叠多个层来提供第一缓冲材料层120p1。根据一些示例性实施例，可以通过使用铝(Al)源和氮(N)源在约400℃至约1300℃的温度下生长氮化铝(例如，AlN)来形成第一缓冲材料层120p1。根据一些示例性实施例，为了形成第一缓冲材料层120p1，可以在氮化铝层上生长未掺杂的GaN层，例如，AlN层。根据一些示例性实施例，可以进一步提供包括材料(例如，AlGaN)的中间层以控制AlN层和GaN层之间的应力。根据一些示例性实施例，第一缓冲材料层120p1的厚度可以为约2μm至约5μm，但不限于此。
根据一些示例性实施例，缓冲层120可以包括多个穿透位错，例如，第一穿透位错至第三穿透位错TD1、TD2和TD3。第一穿透位错TD1可以是螺型位错。第三穿透位错TD3可以是刃型位错。第二穿透位错TD2可以是混合位错，即，第一穿透位错TD1和第三穿透位错TD3的混合。
其后，参照图3A，在过程P20中，可在第一缓冲材料层120p1上提供掩膜层130。
在下文中，将参照图3B以及图4A至图4F更详细地描述过程P20。
参照图3B，过程P20可以包括在第一缓冲材料层120p1上提供第一对准图案131的过程P21、形成第二对准图案的过程P22、提供掩膜层的过程P23以及去除第二对准图案的过程P24。
参照图3B和图4A，在过程P21中，第一对准图案131可以设置在第一缓冲材料层120p1上。根据一些示例性实施例，可以在温度范围为约400℃至约800℃的诸如MOCVD反应器、HVPE反应器或MBE反应器的反应器中提供第一对准图案131。根据一些示例性实施例，可以在维持在约640℃的温度下的诸如MOCVD反应器、HVPE反应器或MBE反应器的反应器中提供第一对准图案131。然而，温度值仅是根据反应器的状态而变化的示例，而本发明构思不限于此。根据一些示例性实施例，可以在氮(N)气氛中提供第一对准图案131。根据一些示例性实施例，第一对准图案131可包括金属。根据一些示例性实施例，第一对准图案131可以包括铟。根据一些示例性实施例，第一对准图案131可以包括氮化铟(例如，InN)。
根据一些示例性实施例，第一对准图案131可以具有岛状。根据一些示例性实施例，第一对准图案131中的每一个可以具有六边形对称性和具有被切割的上部的六边形喇叭形状。根据一些示例性实施例，第一对准图案131可以以与第一穿透位错至第三穿透位错TD1、TD2和TD3相似的密度形成。根据一些示例性实施例，第一对准图案131可以与第一穿透位错至第三穿透位错TD1、TD2和TD3竖直地重叠。根据一些示例性实施例，第一对准图案131可以与第一穿透位错至第三穿透位错TD1、TD2和TD3对准。根据一些示例性实施例，由于第一对准图案131的尺寸关于生长时间在特定(或可替换地，预定)尺寸范围内线性增加，因此可通过调节生长时间来控制第一对准图案131的尺寸。
参照图3B、图4A和图4B，在过程P22中，可以处理第一对准图案131以形成第二对准图案132。根据一些示例性实施例，可以对第一对准图案131进行氢化以形成第二对准图案132。根据一些示例性实施例，第一对准图案131可以被金属化以形成第二对准图案132。根据一些示例性实施例，形成第二对准图案132可以包括将其中放置所得工件的反应器(例如，MOCVD反应器、HVPE反应器或MBE反应器)中的气氛气体从氮气转换为氢气。根据一些示例性实施例，由于气氛气体的转换，可以通过破坏金属(例如，铟(In))和氮之间的键合而形成其中至少部分处于液态金属状态的第二对准图案132。
根据一些示例性实施例，与第二对准图案132的表面相邻的第二对准图案132的至少一部分可以处于液态金属状态。根据一些示例性实施例，第二对准图案132的至少一部分可以不是液态。当第二对准图案132完全转变为液态时，第二对准图案132可以流动，可以使得上述阻挡穿透位错的效果减小。另外，第二对准图案132可以熔合在一起成为块状，使得第二对准图案132的密度可以减小，并且随后形成的第一孔隙至第三孔隙(参照图1A)的密度可以减小。
根据一些示例性实施例，第二对准图案132可以从其表面液化到特定(或者可替换地，预定)深度。根据一些示例性实施例，第二对准图案132的至少一部分可以被液化，使得第二对准图案132可以具有半球形圆顶形状。第二对准图案132的水平截面形状可以基本上是圆形形状，但不限于此。
参照图3B和图4C，在过程P23中，可以在第一缓冲材料层120p1上提供掩膜层130。根据一些示例性实施例，掩膜层130可以包括金属氮化物。根据一些示例性实施例，掩膜层130可以包括氮化铝(例如，AlN)。根据一些示例性实施例，掩膜层130可以相对于第二对准图案132和第一缓冲材料层120p1具有高蚀刻选择性。
根据一些示例性实施例，掩膜层130的厚度可以在几nm的范围内提供，例如，在约3nm至约5nm的范围内。然而，掩膜层130的厚度值仅是示例，并且本发明构思在任何意义上都不限于此。如上文参照图2B和图2C所述，如果掩膜层130变得过厚，则在掩膜层130上形成的发光结构上可能形成新的穿透位错。如果掩膜层130变得过薄，则掩膜层130可能不能用作在形成第一孔隙至第三孔隙(参照图1A中的v1、v2和v3)期间保护下层的至少一部分的掩膜。
根据一些示例实施例，掩膜层130的厚度可以低于第二对准图案132的高度。根据一些示例实施例，在第二对准图案132的至少部分上可以不形成掩膜层130。根据一些示例实施例，掩膜层130可以围绕第二对准图案132的侧表面的部分。根据一些示例实施例，掩膜层130可以仅覆盖第二对准图案132的表面的部分。根据一些示例实施例，因为与第二对准图案132的表面相邻的第二对准图案132的至少部分被液化并且不具有纤锌矿晶体，所以掩膜层130可以不完全覆盖第二对准图案132。因此，掩膜层130可以不从第二对准图案132的表面生长。
参照图3A、图3B和图4D所示，在过程P24中，可以去除第二对准图案132。
根据一些示例性实施例，可以在诸如MOCVD反应器、HVPE反应器和MBE反应器的反应器中原位移除第二对准图案132。根据一些示例性实施例，可以通过使用反应器(例如MOCVD反应器、HVPE反应器和MBE反应器)外部的化学蚀刻装置或化学蚀刻站来移除第二对准图案132。
可以通过使用湿法蚀刻工艺去除第二对准图案132。根据一些示例性实施例，可以通过使用利用酸作蚀刻剂的湿法蚀刻工艺来去除第二对准图案132。根据一些示例性实施例，可以通过使用利用硝酸作蚀刻剂的湿法蚀刻工艺来去除第二对准图案132。根据一些示例性实施例，可以通过使用液晶显示蚀刻剂(LCE)、王水或基于硝酸的混合酸来去除第二对准图案132。
根据一些示例性实施例，可以通过使用干法蚀刻工艺去除第二对准图案132。根据一些示例性实施例，在使反应器(例如，MOCVD反应器、HVPE反应器或MBE反应器)保持恒定温度、低压状态时，可升华并移除第二对齐图案132。根据一些示例性实施例，在将所得工件转移到能够提供高温低压环境的特定(或者可替换地，预定)腔室之后，可以升华并去除第二对准图案132。
因此，可以在掩膜层130中形成多个开口“op”，以暴露第一缓冲材料层120p1的顶表面的部分。
参照图3A、图4D和图4E，在过程P30中，可以蚀刻第一缓冲材料层120p1以形成第二缓冲材料层120p2。
根据一些示例性实施例，可以通过使用干法蚀刻工艺来蚀刻第一缓冲材料层120p1。根据一些示例性实施例，可以通过使用这样的蚀刻方法来蚀刻第一缓冲材料层120p1，该蚀刻方法利用了包括在第一缓冲材料层120p1中的半导体材料(例如，Ga)与氮之间的键强度和包括在掩膜层130中的金属材料(例如，Al)与氮之间的键强度之间的差异。根据一些示例性实施例，可以在被保持在约1000℃或更高的温度、约200托或更低的低压下的MOCVD反应器、HVPE反应器和MBE反应器中的任何一个中原位蚀刻第一缓冲材料层120p1。根据一些示例性实施例，在将所得工件转移到安装在反应器外部的电炉之后，可以在电炉中去除第一缓冲材料层120p1的部分。
根据一些示例性实施例，蚀刻第一缓冲材料层120p1的过程可以包括将所得工件所在的反应器(例如，MOCVD反应器、HVPE反应器或MBE反应器)的气氛改变为包括氢气和氨气。根据一些示例性实施例，当蚀刻第一缓冲材料层120p1时，氢气和氨气可具有特定(或者可替换地，预定)分压。根据一些示例性实施例，当蚀刻第一缓冲材料层120p1时，氢气的分压可以高于氨气的分压。
在这种情况下，第二缓冲材料层120p2的蚀刻表面可以是R面或R面和M面两者。根据一些示例性实施例，由于第一穿透位错TD1的蚀刻速率比第三穿透位错TD3的蚀刻速率更高，因此与第一缓冲材料层120p1的对应于第三穿透位错TD3的部分相比，第一缓冲材料层120p1的对应于第一穿透位错TD1的部分可以更高的速率被蚀刻。
根据一些示例性实施例，第二缓冲材料层120p2的对应于第一穿透位错TD1的部分的蚀刻表面可以暴露R面和M面。根据一些示例性实施例，第二缓冲材料层120p2的对应于第二穿透位错TD2的部分的蚀刻表面可以暴露R面和M面。根据一些示例性实施例，第二缓冲材料层120p2的对应于第三穿透位错TD3的部分的蚀刻表面可以暴露R面。
根据一些示例性实施例，第二缓冲材料层120p2的对应于第一穿透位错TD1的部分的蚀刻深度和蚀刻宽度可以大于第二缓冲材料层120p2的对应于第二穿透位错TD2的部分的蚀刻深度和蚀刻宽度。根据一些示例性实施例，第二缓冲材料层120p2的对应于第二穿透位错TD2的部分的蚀刻深度和蚀刻宽度可以大于第二缓冲材料层120p2的对应于第三次穿透位错TD3的部分的蚀刻深度和蚀刻宽度。根据一些示例性实施例，第二缓冲材料层120p2的蚀刻部分可以具有六边形对称性。
参照图3A、图4E和图4F，在过程P30中，可以蚀刻第二缓冲材料层120p2以形成缓冲层120。根据一些示例性实施例，可以通过降低用于蚀刻第一缓冲材料层(参照图4D中的120p1)的反应器的气氛中的氨气的分压比来蚀刻第二缓冲材料层120p2。因此，可以形成包括多个孔隙(例如，第一孔隙至第三孔隙v1、v2和v3)的缓冲层120。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以暴露M面。根据一些示例性实施例，第一孔隙至第三孔隙v1、v2和v3可以不暴露R面。根据一些示例性实施例，第二缓冲材料层120p2被蚀刻的时间量可以等于或短于蚀刻第一缓冲材料层(参照图4D中的120p1)所花费的时间量。根据一些示例性实施例，在蚀刻第二缓冲材料层120p2之后，可以进一步执行湿法蚀刻工艺以去除再次沉积的残余物，但是本发明构思不限于此。
随后，参照图3A和图4G，在过程P40中，可以提供第一导电类型半导体材料层141p。
根据一些示例性实施例，可以通过使用诸如MOCVD方法、HVPE方法和MBE方法的方法来提供第一导电类型半导体材料层141p。第一导电类型半导体材料层141p可以具有与参照图1A描述的第一导电类型半导体层141基本相同的组分。
根据一些示例性实施例，反应器(例如，MOCVD反应器、HVPE反应器或MBE反应器)中的气氛气体可以转换为N2气体，并且可以在抑制III族源气体被供应到第一孔隙至第三孔隙v1、v2和v3中的同时，提供第一导电类型半导体材料层141p。
根据一些示例性实施例，可以通过将反应器(例如，MOCVD反应器、HVPE反应器或MBE反应器)中的气氛气体转换成H2气体来高速生长第一导电类型半导体材料层141p。在这种情况下，导电半导体材料可以沉积在第一孔隙至第三孔隙v1、v2和v3的底部的部分上。然而，随着第一导电类型半导体材料层141p的生长继续，第一导电类型半导体材料层141p的生长表面可以快速向上移动，使得供应到第一孔隙至第三孔隙v1、v2和v3的III族源气体可逐渐减少。因此，可以形成包括第一孔隙至第三孔隙v1、v2和v3的缓冲层120。
在一些示例性实施例中，当反应器中的III族原子的迁移长度是特定(或者可替换地，预定)值或更大时，在第一导电类型半导体材料层141p的初始生长期间可以升高压力，使得可以有效抑制第一导电类型半导体材料层141p在第一孔隙至第三孔隙v1、v2和v3中的沉积。
在根据一些示例性实施例的制造发光装置的方法中，如参照图4E和图4F所述，第一孔隙至第三孔隙v1、v2和v3可形成为不暴露缓冲层120的R面。由于第一孔隙至第三孔隙v1、v2和v3不暴露具有高生长速率的R面，可以在第一导电类型半导体材料层141p的形成期间防止第一导电类型半导体材料层141p填充第一孔隙至第三孔隙v1、v2和v3。
根据一些示例性实施例，当形成第一导电类型半导体材料层141p时，可以将硅掺杂到第一导电类型半导体材料层141p中，直到第一导电类型半导体材料层141p达到特定(或者可替换地，预定)厚度。随后，可以不将硅掺杂到第一导电类型半导体材料层141p中。根据一些示例性实施例，在形成第一导电类型半导体材料层141p时，可以保持第一压力直到第一导电类型半导体材料层141p达到特定(或者可替换地，预定)厚度。随后，可以保持高于第一压力的第二压力。
此后，参照图3A和图4H，在过程P40中，可以提供活性材料层143p、第二导电类型半导体材料层145p和欧姆材料层150p。
根据一些示例性实施例，可以通过使用诸如MOCVD方法、HVPE方法和MBE方法的方法来提供活性材料层143p、第二导电类型半导体材料层145p和欧姆材料层150p。活性材料层143p、第二导电类型半导体材料层145p和欧姆材料层150p可以分别具有与参照图1A描述的有源层143、第二导电类型半导体层145和欧姆接触层150基本相同的组分。
根据一些示例性实施例，可以在提供活性材料层143p之前提供超晶格层。根据一些示例性实施例，可以通过使用诸如MOCVD方法或原子层沉积(ALD)方法的方法来提供超晶格层。根据一些示例性实施例，可以交替地提供量子势垒层和量子阱层来提供超晶格层。当通过使用MOCVD方法提供超晶格层时，可以将有机金属化合物气体(例如，三甲基镓和三甲基铝)和含氮气体(例如，氨(NH3))作为反应气体供应到其中安装有基板110的反应器中。
图5A和图5B是示出根据一些示例性实施例的制造发光装置的方法的效果的图表。
图5A示出了关于参照示例“REF”、第一实验性示例“样品A”和第二实验性示例“样品B”中的波长的吸收率。这里，吸收率可以由通过从1减去反射率与透射率之和所获得的值来定义，即，吸收率＝1-(反射率+透射率)。
参照示例“REF”可以示出以下情况：因为不通过使用根据一些示例性实施例的制造发光装置的方法来制造发光装置而省略了形成孔隙的过程。参照示例“REF”可以是在其上提供与欧姆材料层对应的层而不经历形成第二对准图案(参照图4C中的132)和掩膜层(参照图4C中的130)的过程的工件。第一实验性示例“样品A”和第二实验性示例“样品B”中的每一个可以是对应于图4H的根据一些示例性实施例制造的工件。参照图5A，可以确认实验性示例“样品A”和“样品B”的每一个的吸收率与参照示例“REF”的吸收率相似，并且第二对准图案132基本上被完全去除。
返回参照图4A，在第一对准图案131的形成期间，即使包括在第一对准图案131中的材料无意地在第一缓冲材料层120p1上的非预期位置中形成为细小颗粒，这些细小颗粒也不会被掩膜层130完全覆盖。因此，可以防止细小颗粒残留在最终结构中。当包括在第一对准图案131中的细小尺寸的材料在后续过程期间被部分地保留在工件上时，掩膜层130的掩蔽效应可能降低，并且在随后的高温过程期间，包括在第一对准图案131中的细小尺寸的材料可以与氮化物半导体层(例如，图1A的缓冲层120)结合，从而增加发光装置(参照图1A中的100)的吸收率。
参照关于实验性示例“样品A”和“样品B”的数据，可以确认通过使用根据一些示例性实施例的制造发光装置的方法获得的工件具有与相关技术领域的工件的吸收率相同的吸收率。因此，在根据一些示例性实施例的制造发光装置的方法中，由于包括在第一对准图案131中的金属材料不留在工件的最终结构中，所以可以提供具有增强的可靠性和光提取效率的发光装置(参照图1A中的100)。
此后，参照图1A，为了形成台面结构，发光堆叠结构可被干法蚀刻或湿法蚀刻，并且可以提供第一电极160A和第二电极160B以形成发光结构140。根据一些示例性实施例，由于过度的蚀刻过程，第一导电类型半导体材料层141p可以被蚀刻到特定(或者可替换地，预定)深度。然而，本发明构思不限于此。可以不蚀刻第一导电类型半导体材料层141p，而是仅第一导电类型半导体材料层141p的顶表面可以被部分地暴露。因此，可以形成第一导电类型半导体层141、有源层143、第二导电类型半导体层145和超晶格层。
如上所述，已知由在发光结构中形成的孔隙引起的多孔结构可以减少薄膜中的残余应力并增加光的散射以提高光提取效率。然而，由于制造多孔结构的方法的困难导致的额外问题，多孔结构尚未应用于发光装置的大规模生产。
具体地，在相关技术领域中，为了在缓冲层上形成多孔结构，可以通过在低温氮气氛中将三甲基铟(TMIn)和NH3供应到包括缓冲层的所得基板的整个表面来生长氮化铟(InN)岛。在这种情况下，可以在基板的整个顶表面上的缓冲层的穿透位错上以与穿透位错的密度相似的密度形成各自具有上部被切割的六边形喇叭形状的InN岛。
随后，可以在低温氮气氛中将三甲基铝(TMAl)和NH3源气体供应到所得工件来生长氮化铝(AlN)。由于InN保持纤维素晶体结构，因此可以在基板的整个表面上的InN上共形地生长AlN。此后，InN可以在高温低压下在氢气氛中被分解。相关技术已经尝试通过在低温下生长分解的In原子以便通过具有多孔结构的AlN薄层排出分解的In原子来在InN占据的空间中形成孔隙。
然而，根据相关技术，分解的In原子可能不会部分地穿透AlN薄层，而是再次熔合到铟金属层中或者被捕获在AlN薄层中。捕获的In原子可以具有高吸收率并且充当光吸收元件。而且，In可以在AlN薄层下保持液态并与InGaN形成相分离层。由于相分离层具有非常低的能带隙，因此相分离层可以用作光吸收元件。
捕获的In原子可以充当光吸收元件并使发光装置的光提取效率劣化。此外，当AlN层具有过大的多孔尺寸或不具有足够大的厚度时，AlN层可能无法维持多孔结构而坍塌，从而不能保持所需的多孔密度。相反，当AlN层具有过大的厚度时，可能在AlN层上产生新的穿透位错，从而使后续发光结构的质量劣化。
在根据实施例的发光装置及其制造方法中，可以将孔隙压入缓冲层中，以抑制由于残留的铟金属引起的光提取效率的劣化和在掩膜层(参照图1A中的130)上产生穿透位错。
图5B示出了关于参照示例“REF”、第一比较示例CE1、第二比较示例CE2和根据一些示例性实施例的实验性示例“样品”中波长的吸收率。并且，吸收率的定义可以与图5A中的相同。
参照示例“REF”的测量对象可以与参照图5A描述的参照示例“REF”的测量对象基本相同。实验性示例“样品”的测量对象可以与参照图5A描述的第一实验性示例“样品A”和第二实验性示例“样品B”的测量对象基本相同。第一比较示例CE1可以示出以下情况：在过程中间，通过使用蚀刻工艺来不完全去除与第一对准图案(参照图4A中的131)对应的部件。第二比较示例CE2可以示出以下情况：在过程中间，通过蚀刻与第一对准图案(参照图4A中的131)对应的部件而获得的副产物被再次沉积，或者腔室中包含的异物被再次沉积。
参照图5B，可以看出，尽管在具有大光子能量的紫外波段中各个实例之间的吸收率不存在大的差异，但是第一比较示例CE1和第二比较示例CE2在可见光波段和红外波段具有高吸收率。
相反，可以确认，根据一些示例性实施例的实验性示例“样品”具有与未形成孔隙时基本相同的吸收率。因此，可以推断，根据一些示例性实施例的制造发光装置的方法可以通过基本上完全去除包括在第一对准图案(参照图4A中的131)中的金属材料来提高光提取效率。
图6A、图6B和6C是根据一些示例性实施例的制造发光装置的方法的截面图。
参照图3C和图6A，在过程P10'中，可以在基板110上提供缓冲材料层120p'。
根据一些示例性实施例，在基板110上形成缓冲材料层120p'的过程可以包括提供下缓冲层121、蚀刻停止层123和上缓冲材料层125p。根据一些示例性实施例，提供缓冲层120'的过程可以类似于参照图3A和图4A描述的过程并且包括在形成缓冲材料层120p'期间进一步提供铝(Al)以形成蚀刻停止层123。
另外，可以使用与参照图3A和图4A所述的方法基本类似的方法来提供第一对准图案131。
此后，参照图3C和图6B，在过程P20中，可以在缓冲材料层120p'上提供掩膜层130。由于在缓冲材料层120p'上提供掩膜层130的过程与参照图4A至图4D描述的过程基本相同，因此将省略对该过程的详细描述。
随后，参照图3C、图6B和图6C，在过程P30中，可以蚀刻缓冲材料层120p'以形成缓冲层120'。通过蚀刻缓冲材料层120p'来形成缓冲层120'可以包括通过蚀刻上缓冲材料层125p来形成上缓冲层125。蚀刻上缓冲材料层125p的过程可以与参照图4E和图4F描述的过程基本相同。
根据一些示例性实施例，由于包括在蚀刻停止层123中的材料与氮化物之间的键合强度比包括在上部缓冲材料层125p中的材料与氮化物之间的键合强度更强，因此蚀刻停止层123可以用作蚀刻过程的停止点。根据一些示例性实施例，分别具有水平长度d1'、d2'和d3'的第一孔隙至第三孔隙v1'、v2'和v3'可以形成为基本相同的高度，即，共同高度“hc”。
此后，参照图3C，在过程P40中，可以提供发光结构。由于提供发光结构的过程与参照图4G、图4H和图1A描述的过程基本相同，将省略对该过程的详细描述。
图7是根据一些示例性实施例的包括发光装置的发光装置封装件700的截面图。
参照图7，根据一些示例性实施例的发光装置封装件700可以包括位于封装基板701上的发光装置100。发光装置100可以与参照图1A描述的发光装置100基本相同。根据一些示例性实施例，可以使用图1B的发光装置100'代替图1A的发光装置100。
第一螺柱电极(stud electrode)760a和第二螺柱电极760b可以位于第一电极和第二电极(参照图1A中的160A和160B)与封装基板701之间。根据一些示例性实施例，发光装置100可以具有倒装芯片结构，其中第一电极和第二电极(参照图1A中的160A和160B)与封装基板701相对安装。
根据一些示例性实施例，由于减少了发光装置100的穿透缺陷并且提高了朝向基板的光提取效率，因此可以提供具有增强的可靠性和光提取效率的发光装置封装件700。
图8是根据一些示例性实施例的包括发光装置的发光装置封装件800的截面图。
参照图8，发光装置封装件800可以包括发光装置100、安装基板810和密封剂803。此外，可以在发光装置100的顶表面和侧表面上形成波长转换器802。发光装置100可被安装在安装基板810上并通过导线W或基板(参照图1A中的110)电连接到安装基板810。
安装基板810可以包括基板主体811、顶部电极813和底部电极814。此外，安装基板810可以包括被配置为电连接顶部电极813和底部电极814的贯通电极812。安装基板810可以是印刷电路板(PCB)、金属芯PCB、金属PCB或柔性PCB。安装基板810的结构不限于图8所示的形状并且可以实施为各种形状。
波长转换器802可以包括磷光体或量子点。根据一些示例性实施例，密封剂803可以具有圆顶形透镜结构，该圆顶形透镜结构具有凸起的顶表面。在一些示例性实施例中，密封剂803的顶表面可以形成为具有凸透镜或凹透镜结构，从而可以调节通过密封剂803的顶表面发射的光的取向角。
根据一些示例性实施例，可以减小在发光装置100中包括的有源层(参照图1A中的143)中形成的穿透位错的密度，从而可以提供具有增强的可靠性的发光装置封装件800。
图9是根据一些示例性实施例的包括发光装置的背光单元(BLU)900的透视图。
具体地，BLU 900可以包括导光板(LGP)940和设置在LGP 940的两个侧表面上的光源模块910。此外，BLU 900还可以包括位于LGP940下方的反射板920。根据一些示例性实施例的BLU 900可以是边缘型BLU。根据一些示例性实施例，光源模块910可以仅设置在LGP940的一个侧表面上，或者进一步设置在另一个侧表面上。光源模块910可以包括PCB 901和安装在PCB 901的顶表面上的多个光源905。光源905可以是根据一些示例性实施例的上述发光装置(参照图1A中的100)。
图10是根据一些示例性实施例的包括发光装置的显示装置1000的分解透视图。
具体地，显示装置1000可以包括BLU 1100、光学片1200和图像显示面板(例如，液晶(LC)面板)1300。BLU 1100可以包括底壳1110、反射板1120、LGP 1140和设置在LGP 1140的至少一个侧表面上的光源模块1130。光源模块1130可以包括PCB 1131和光源1132。
光源1132可以是侧视型发光装置，其安装在与光源1132的发射表面相邻的LGP1140的侧表面上。光源1132可以是根据一些示例性实施例的上述发光装置(参照图1A中的100)。光学片1200可包括几种类型的片，例如棱镜片或保护片。
图像显示面板1300可以使用由光学片1200发射的光来显示图像。图像显示面板1300可以包括阵列基板1320、LC层1330和滤色器基板1340。阵列基板1320可以包括以矩阵形状定位的像素电极、配置为向像素电极施加驱动电压的薄膜晶体管(TFT)以及配置为操作TFT的信号线。
滤色器基板1340可以包括透明基板、滤色器和公共电极。滤色器可以包括滤光器，该滤光器被配置为从BLU 1100发射的白光中选择性地透射具有特定波长的光。LC层1330可以由于像素电极和公共电极形成的电场而重新排列以调节调节光的透光率。调节了透光率的光可以通过滤色器基板1340的滤色器以显示图像。图像显示面板1300还可以包括被配置为处理图像信号的驱动电路单元。
虽然已经参照本发明构思的实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (19)

1.一种发光装置，包括：
发光结构，所述发光结构包括：
在基板上的第一导电类型氮化物半导体层，
在所述第一导电类型氮化物半导体层上的有源层，和
在所述有源层上的第二导电类型氮化物半导体层；
缓冲层，其位于所述基板和所述发光结构之间，所述缓冲层包括：
多个孔隙，所述多个孔隙从所述缓冲层的表面竖直延伸到所述缓冲层中，所述表面靠近所述发光结构，所述多个孔隙具有不同的水平截面积；以及
掩膜层，其位于所述缓冲层和所述发光结构之间，所述掩膜层包括多个开口，
其中，所述多个开口与所述多个孔隙竖直地重叠。
2.根据权利要求1所述的发光装置，其中，所述多个孔隙具有不同的高度。
3.根据权利要求1所述的发光装置，其中，所述多个孔隙具有实质上共同的高度。
4.根据权利要求3所述的发光装置，其中，所述缓冲层包括：
第一氮化物半导体层，
第二氮化物半导体层，和
蚀刻停止层，其位于所述第一氮化物半导体层和所述第二氮化物半导体层之间。
5.根据权利要求4所述的发光装置，其中，所述蚀刻停止层包括铝。
6.根据权利要求1所述的发光装置，其中，所述多个孔隙的高度小于所述缓冲层的竖直长度。
7.根据权利要求1所述的发光装置，其中，所述多个开口中的每个开口的水平截面形状实质上是圆形形状。
8.根据权利要求7所述的发光装置，其中，所述缓冲层包括在垂直方向上延伸的多个穿透位错，所述多个穿透位错与所述多个开口的至少一部分重叠。
9.根据权利要求8所述的发光装置，其中，所述多个孔隙包括
具有第一水平截面积的第一孔隙；
具有第二水平截面积的第二孔隙，所述第二水平截面积小于所述第一水平截面积；和
具有第三水平截面积的第三孔隙，所述第三水平截面积小于所述第二水平截面积，
其中，所述多个穿透位错包括：
对应于所述第一孔隙的第一穿透位错，
对应于所述第二孔隙的第二穿透位错，和
对应于所述第三孔隙的第三穿透位错。
10.根据权利要求9所述的发光装置，其中，
所述第一孔隙具有第一高度，
所述第二孔隙具有第二高度，所述第二高度小于所述第一高度，并且
所述第三孔隙具有第三高度，所述第三高度小于所述第二高度。
11.根据权利要求9所述的发光装置，其中，
所述第一穿透位错是螺型位错，
所述第三穿透位错是刃型位错，并且
所述第二穿透位错是刃型位错和螺型位错的混合位错。
12.根据权利要求9所述的发光装置，其中，
所述第一孔隙与所述第一穿透位错对准，
所述第二孔隙与所述第二穿透位错对准，并且
所述第三孔隙与所述第三穿透位错对准。
13.一种发光装置，包括：
发光结构，所述发光结构包括：
在基板上的第一导电类型氮化物半导体层，
在所述第一导电类型氮化物半导体层上的有源层，和
在所述有源层上的第二导电类型氮化物半导体层；
缓冲层，其位于所述基板和所述发光结构之间，所述缓冲层包括：
多个孔隙，所述多个孔隙从所述缓冲层的表面竖直延伸到所述缓冲层中，所述表面靠近所述发光结构；以及
掩膜层，其位于所述缓冲层和所述发光结构之间，所述掩膜层包括多个开口，所述多个开口中的每个开口具有实质上圆形的水平截面形状，
其中，所述多个开口与所述多个孔隙竖直地重叠。
14.根据权利要求13所述的发光装置，其中，所述多个开口中的每个开口的最大水平截面积小于所述多个孔隙的水平截面积。
15.根据权利要求13所述的发光装置，其中所述掩膜层包括氮化铝。
16.一种发光装置，包括：
发光结构，其位于透光基板上，所述发光结构包括第一导电类型氮化物半导体层、有源层和第二导电类型氮化物半导体层；
缓冲层，其位于所述透光基板和所述发光结构之间，所述缓冲层包括多个孔隙，所述多个孔隙从所述缓冲层的表面竖直延伸到所述缓冲层中，所述表面靠近所述发光结构，所述多个孔隙具有不同的水平截面积；
第一电极，其位于所述第一导电类型氮化物半导体层上，所述第一电极耦接到所述第一导电类型氮化物半导体层；
第二电极，其位于所述第二导电类型氮化物半导体层上，所述第二电极耦接到所述第二导电类型氮化物半导体层；以及
掩膜层，其位于所述缓冲层和所述发光结构之间，所述掩膜层包括多个开口，
其中，所述多个开口与所述多个孔隙竖直地重叠。
17.根据权利要求16所述的发光装置，其中，所述多个孔隙具有不同的高度。
18.根据权利要求16所述的发光装置，其中，所述多个开口中的每个开口的水平截面形状实质上是圆形形状。
19.根据权利要求18所述的发光装置，其中，所述掩膜层包括氮化铝。
CN201811221447.6A 2017-10-19 2018-10-19 发光装置及其制造方法 Active CN109686825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170135872A KR102611981B1 (ko) 2017-10-19 2017-10-19 발광 장치 및 그 제조 방법
KR10-2017-0135872 2017-10-19

Publications (2)

Publication Number Publication Date
CN109686825A CN109686825A (zh) 2019-04-26
CN109686825B true CN109686825B (zh) 2023-11-24

Family

ID=66171204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811221447.6A Active CN109686825B (zh) 2017-10-19 2018-10-19 发光装置及其制造方法

Country Status (3)

Country Link
US (1) US10497828B2 (zh)
KR (1) KR102611981B1 (zh)
CN (1) CN109686825B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN114203535B (zh) * 2021-12-09 2023-01-31 北京镓纳光电科技有限公司 高质量氮化铝模板及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037290A (zh) * 2014-05-23 2014-09-10 南昌大学 一种AlyInxGa1-x-yN薄膜的外延结构及生长方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
EP1814166A1 (en) * 2002-05-15 2007-08-01 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100943092B1 (ko) 2009-05-18 2010-02-18 주식회사 시스넥스 질화물 반도체 발광다이오드 및 이의 제조방법
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
KR101038923B1 (ko) 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
KR101125449B1 (ko) 2010-04-06 2012-03-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20120049151A1 (en) 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
US20120119184A1 (en) * 2010-11-12 2012-05-17 Kung-Hsieh Hsu Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR20130021931A (ko) 2011-08-24 2013-03-06 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101391960B1 (ko) 2012-05-07 2014-05-12 한국산업기술대학교산학협력단 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
US9000415B2 (en) * 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
KR101355086B1 (ko) 2012-12-18 2014-01-27 한국광기술원 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR102016515B1 (ko) 2012-12-27 2019-08-30 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US20150325741A1 (en) 2013-08-21 2015-11-12 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device
KR20150086689A (ko) 2014-01-20 2015-07-29 삼성전자주식회사 반도체 발광소자
EP3364465B1 (en) * 2015-10-15 2019-12-18 LG Innotek Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037290A (zh) * 2014-05-23 2014-09-10 南昌大学 一种AlyInxGa1-x-yN薄膜的外延结构及生长方法

Also Published As

Publication number Publication date
CN109686825A (zh) 2019-04-26
US20190123237A1 (en) 2019-04-25
KR20190043851A (ko) 2019-04-29
US10497828B2 (en) 2019-12-03
KR102611981B1 (ko) 2023-12-11

Similar Documents

Publication Publication Date Title
US7786493B2 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
EP3240050A1 (en) Light emitting diode and light emitting diode array comprising same
EP3451392B1 (en) Group-iii nitride stacked body and group-iii nitride light-emitting element
US10510927B2 (en) Method for producing nitride semiconductor device
KR20220100554A (ko) 자외선 발광 소자
CN107180895B (zh) 发光器件及其制造方法
CN109686825B (zh) 发光装置及其制造方法
JP5366518B2 (ja) 半導体発光素子およびその製造方法
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
CN109728144B (zh) 模板衬底及其制造方法以及发光器件
EP2945187A1 (en) Crystal layered structure and light emitting element
US10374123B2 (en) UV light emitting device
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
JP2015082641A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法
US10153397B2 (en) Semiconductor light-emitting device
US20230144914A1 (en) Method of manufacturing vertical cavity surface emitting laser element and vertical cavity surface emitting laser element
US11264532B2 (en) Manufacturing method of semiconductor light emitting device
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
JP2023519468A (ja) 歪みが低減された窒化インジウムガリウム発光ダイオード
KR20110115322A (ko) 발광소자, 그 제조방법 및 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant