CN109671463A - 存储器控制器和存储器系统 - Google Patents

存储器控制器和存储器系统 Download PDF

Info

Publication number
CN109671463A
CN109671463A CN201810578458.3A CN201810578458A CN109671463A CN 109671463 A CN109671463 A CN 109671463A CN 201810578458 A CN201810578458 A CN 201810578458A CN 109671463 A CN109671463 A CN 109671463A
Authority
CN
China
Prior art keywords
data
fuse
memory
rom
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810578458.3A
Other languages
English (en)
Other versions
CN109671463B (zh
Inventor
金正爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109671463A publication Critical patent/CN109671463A/zh
Application granted granted Critical
Publication of CN109671463B publication Critical patent/CN109671463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种存储器控制器，其包括：适于响应于熔丝数据而输出用以执行固件的ROM代码的只读存储器(ROM)以及适于响应于ROM代码而执行固件的控制处理器。存储器系统包括存储器控制器和存储数据的存储装置。

Description

存储器控制器和存储器系统
相关申请的交叉引用
本申请要求于2017年10月13日提交的申请号为10-2017-0133234的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开总体涉及一种用于存储器系统的存储器控制器。更特别地，本公开涉及一种用于能够控制ROM代码的存储器系统的存储器控制器，以及涉及一种应用该存储器控制器的存储器系统。
背景技术
存储器系统通常包括存储装置(通常也称为存储器装置)和可操作地联接到存储器装置以用于控制存储装置的存储器控制器。
存储装置可包括多个存储器装置。存储器装置可在存储器控制器的控制下存储数据或输出存储的数据。例如，存储器装置可包括在没有供电的情况下丢失存储的数据的易失性存储器装置或即使在没有供电的情况下也保留存储的数据的非易失性存储器装置。
存储器控制器可控制主机和存储装置之间的数据通信。
主机可通过存储器控制器，通过使用诸如以下的各种接口协议与存储器装置通信：外围组件互连-高速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)。
发明内容
本发明的各个实施例总体涉及一种用于存储器系统的存储器控制器以及一种应用该存储器控制器的存储器系统。
根据本发明的实施例，提供了一种用于存储器系统的存储器控制器和一种具有该存储器控制器的存储器系统，其中该存储器控制器能够通过控制熔丝数据(fuse data)来操作各种存储装置。
根据实施例，存储器控制器可包括适于响应于熔丝数据而输出用以执行固件的ROM代码的只读存储器(ROM)以及适于响应于ROM代码而执行固件的控制处理器。
根据实施例，适于存储数据的存储装置；以及存储器控制器，适于根据熔丝设置生成ROM代码以执行各种类型的固件，并且适于根据ROM代码执行固件。
根据实施例，存储器装置；适于存储ROM代码的只读存储器(ROM)；以及适于根据ROM代码执行固件,从而控制存储器装置的控制处理器，其中ROM通过熔丝数据向控制处理器提供ROM代码，其中熔丝数据取决于存储器装置并且通过e-Fuse设置熔丝数据。
从下面结合附图的描述中，本发明的这些和其它特征与优点对于本发明所属领域普通技术人员将变得显而易见。
附图说明
图1是示出根据本发明的实施例的存储器系统的示图。
图2是示出图1所示的存储器装置的示例性配置的详细示图；
图3是示出图2所示的存储器单元阵列的示例性配置的示图；
图4是示出图3所示的存储块的示例性配置的电路图；
图5是示出图3的具有三维结构的存储块的实施例的示图；
图6是示出图3的具有三维结构的存储块的另一实施例的示图；
图7是示出图1所示的ROM的示例性配置的详细示图；
图8是示出图7所示的熔丝存储器的示例性配置的详细示图；
图9是示出图1所示的控制处理器的示例性配置的详细示图；
图10是示出包括图1所示的存储器控制器的存储器系统的另一实施例的示图；
图11是示出包括图1所示的存储器控制器的存储器系统的另一实施例的示图；
图12是示出包括图1所示的存储器控制器的存储器系统的另一实施例的示图；并且
图13是示出包括图1所示的存储器控制器的存储器系统的另一实施例的示图。
具体实施方式
在下文中，将参照附图详细描述各个示例性实施例。然而，本公开可以各种不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反地，提供这些实施例作为示例以便使本公开彻底且完整，并且将本发明的各个方面和特征全面地传达给本领域的技术人员。
还应注意的是，在本说明书中，“连接/联接”指一个部件不仅“直接地联接”另一部件，而且还通过中间部件“间接地联接”另一部件。此外，贯穿整个说明书，除非另有特别说明，否则当指出某个部分“包括”某个元件时，这并不排除包括其它元件，而是该某个部分可进一步包括另一元件。
在描述本发明时，为了避免模糊本发明的公开内容，有意省略了对已知方法和特征的详细描述。
需进一步注意到的是，术语第一和第二可在本文中用于描述各个部件，然而，需强调的是，部件不受这些术语的限制，并且这些术语仅用于将一个部件与另一部件区分开。
而且，应当注意的是，本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明的范围。此外，根据标准专利撰写实践，除非上下文另有明确表示，否则元件的单数表述也旨在包括多个这样的元件。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。此外，如本文所使用的，术语“和/或”和“项目列表中的至少一个”可互换使用以包括相关所列项目的一个或多个的任何和所有组合。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。然而，本领域普通技术人员应当理解，本发明可在没有这些具体细节中的一些或全部的情况下实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还应注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是示出根据本发明的实施例的存储器系统1000的示图。
参照图1，存储器系统1000可包括用于存储数据的存储装置1100、主机2000以及可操作地联接到主机2000和存储装置1100的、用于控制存储装置1100与主机2000之间的通信的存储器控制器1200。
存储装置1100可包括多个存储器装置100。例如，存储器装置100可以是在没有供电的情况下丢失存储的数据的易失性存储器装置或即使在没有供电的情况下也保留存储的数据的非易失性存储器装置。在图1中，根据示例性实施例，将存储器装置100示出为非易失性存储器装置。例如，非易失性存储器装置100可以是闪速存储器装置。
存储器装置100可经由多个信道CH1至CHk联接到控制器1200。如图1所示，一个或多个存储器装置100可经由各个信道CH1至CHk联接到控制器。
存储器控制器1200可包括控制处理器200、只读存储器(ROM)210、内部存储器220、存储器接口230、缓冲存储器240以及主机接口250。
控制处理器200可执行用于控制存储装置1100的各种操作和/或生成命令和地址。例如，控制处理器200可通过生成用于状态检查操作的状态检查命令来检查存储装置1100的状态。根据对存储装置1100的状态检查操作的结果，控制处理器200可生成命令来控制存储装置1100。控制处理器200可根据从ROM 210输出的ROM代码来执行固件。
ROM 210可以是非易失性只读存储器，其即使在对ROM的供电被中断或关闭时，即，即使在没有供电的情况下，也保留存储的数据。多个熔丝数据和多个ROM代码可被存储在ROM 210中。根据实施例，当向ROM 210提供使能信号或电力时，可在熔丝数据之中选择熔丝数据并且可从ROM输出熔丝数据。然后，可通过所选择的熔丝数据，在ROM代码之中选择ROM代码并且输出ROM代码。ROM代码可包括用以执行固件的多个代码，并且在封装之后可能很难修改ROM代码。熔丝数据可包括关于存储器控制器1200可支持的存储装置的各种信息。例如，熔丝数据可包括晶圆编号、批号、封装日期和固件信息。进一步地，可通过熔丝控制方法来存储熔丝数据，其中熔丝控制方法取决于存储器控制器1200所支持的存储装置1100。因此，当响应于设置的熔丝(set fuse)而输出所选择的熔丝数据时，可响应于包括在输出的熔丝数据中的固件信息而输出用以执行固件的ROM代码。
内部存储器220可存储存储器控制器1200的操作所必需的各种信息。例如，内部存储器220可包括逻辑和/或物理地址映射表。根据地址映射表，当逻辑地址被输入到内部存储器220时，可输出与输入的逻辑地址相对应的物理地址。进一步地，当物理地址被输入到内部存储器220时，可输出与输入的物理地址相对应的逻辑地址。例如，逻辑地址可从主机2000输出并且可被输入到内部存储器220，以及物理地址可从存储装置1100输出并且可被输入到内部存储器220。内部存储器220可包括随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)、高速缓冲器和紧密联接存储器(TCM)中的至少一个。
存储器接口230可在存储器控制器1200和存储装置1100之间交换命令、地址和数据。例如，存储器接口230可通过第一信道CH1至第k信道CHk中的一个或多个，将命令、地址和数据传输到存储器装置100中的一个或多个，并且可从存储器装置100中的一个或多个接收数据。而且，命令可以是内部命令，地址可以是逻辑地址。
当存储器系统1000执行操作时，缓冲存储器240可临时存储在存储装置1100和主机2000之间交换的数据。例如，在编程操作期间，在被选择的存储器装置100的编程操作通过之前，缓冲存储器240可临时存储原始编程数据。或者，在读取操作期间，缓冲存储器240可临时存储从存储器装置100读取的数据并且将数据顺序地传输到主机接口250。例如，缓冲存储器240可以是SRAM或DRAM。
主机接口250可在存储器控制器1200和主机2000之间交换命令、地址和数据。例如，主机接口250可从主机2000接收命令、地址和数据，并且可将数据传输到主机2000。命令可以是外部命令。地址可以是物理地址。
控制处理器200、ROM 210、内部存储器220、存储器接口230、缓冲存储器240和主机接口250可通过总线260彼此通信。可采用任何合适的总线。
主机2000可包括主机处理器2100和存储接口2200。主机处理器2100和存储接口2200可通过总线2300彼此通信。可采用任何合适的总线。
主机处理器2100可生成用以控制存储器系统1000的编程操作的编程请求或生成用以控制存储器系统1000的读取操作的读取请求。例如，编程请求可包括外部编程命令，待传输到存储器系统1000的物理地址以及待存储到存储装置1100中的相应数据。例如，读取请求可包括外部读取命令和待传输到存储器系统1000的物理地址。另外，主机处理器2100可控制诸如擦除请求的各种操作请求。
存储接口2200可通过使用诸如以下的任何合适的接口协议来与存储器系统1000通信：高速外围组件互连(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)和高速非易失性存储器(NVMe)。存储接口2200可包括诸如以下的各种接口：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)，并且可不限于以上示例。
图2是示出图1所示的存储器装置100的示例性配置的详细示图。
参照图2，存储器装置100可包括用于存储数据的存储器单元阵列10。存储器装置100可包括被配置成执行诸如以下操作的外围电路20：将数据存储在存储器单元阵列10中的编程操作、输出所存储的数据的读取操作、以及擦除所存储的数据的擦除操作。存储器装置100可包括控制逻辑30，其用于响应于图1的存储器控制器1200的监督控制来控制外围电路20。
存储器单元阵列10可包括多个存储块。操作存储器装置100所必需的用户数据和各种信息，诸如元数据，可被存储在存储块中。存储块可具有二维或三维结构。
外围电路20可响应于控制逻辑30的控制来执行编程操作、读取操作和擦除操作。例如，外围电路20可包括电压生成电路21、行解码器22、页面缓冲器组23、列解码器24、输入/输出电路25和电流感测电路26。
电压生成电路21可响应于操作状态读取命令OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成电路21可根据控制逻辑30的控制而生成编程电压、验证电压、通过电压、补偿编程电压、读取电压、擦除电压和导通电压。
行解码器22可响应于行地址RADD，将操作电压Vop传输到与存储器单元阵列10的存储块之中的被选择存储块联接的局部线LL。局部线LL可包括局部字线、局部漏极选择线和局部源极选择线。另外，局部线LL可包括联接到存储块的各种线，例如源极线。
页面缓冲器组23可联接到位线BL1至BLI，位线BL1至BLI联接到存储器单元阵列10的存储块。页面缓冲器组23可包括联接到位线BL1至BLI的多个页面缓冲器PB1至PBI。页面缓冲器PB1至PBI可响应于页面缓冲器控制信号PBSIGNALS进行操作。例如，在读取操作或验证操作期间，页面缓冲器PB1至PBI可临时存储通过位线BL1至BLI接收的数据，或者可执行感测位线BL1至BLI的电压或电流。
列解码器24可响应于列地址CADD而在输入/输出电路25和页面缓冲器组23之间传输数据。例如，列解码器24可通过数据线DL与页面缓冲器PB交换数据，或者可通过列线CL与输入/输出电路25交换数据。
输入/输出电路25可将从图1的存储器控制器1200接收的命令CMD和地址ADD传输到控制逻辑30，或者可与列解码器24交换数据DATA。
在读取或验证操作期间，电流感测电路26可响应于允许位VRY_BIT<#>生成参考电流，并且可通过将从页面缓冲器组23接收的感测电压VPB与通过参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
控制逻辑30可通过响应于命令CMD和地址ADD而输出操作状态读取命令OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路20。另外，控制逻辑30可响应于通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。
图3是示出图2所示的存储器单元阵列10的示例性配置的示图。
参照图3，存储器单元阵列10可包括平面P0和P1。应当理解的是，虽然在图3中仅示出了两个平面P0和P1，但根据存储器装置100，存储器单元阵列10中可仅包括单个平面或包括三个或更多个平面。
平面P0和P1中的每一个可包括多个存储块MB1至MBk。存储块MB1至MBk可包括用于存储数据的多个存储器单元并且存储块MB1至MBk可具有二维或三维结构。
图4是示出图3所示的存储块MBk的示例性配置的电路图。
参照图4，图3所示的多个存储块MB1至MBk可具有彼此相同的配置，因此，作为示例，在本文中仅详细描述多个存储块MBk中的一个存储块。
存储块MBk可包括联接在位线BL1至BLI与源极线SL之间的多个单元串ST。例如，单元串ST可分别联接到位线BL1至BLI，并且可共同联接到源极线SL。因为单元串ST可具有彼此相似的配置，所以作为实例，对联接到第一位线BL1的单元串ST进行详细描述。
单元串ST可包括串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、第一至第n存储器单元F1至Fn(n为正整数)以及漏极选择晶体管DST。源极选择晶体管SST的数量和漏极选择晶体管DST的数量可不限于图4所示的数量。源极选择晶体管SST可联接在源极线SL与第一存储器单元F1之间。第一至第n存储器单元F1至Fn可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。漏极选择晶体管DST可联接在第n存储器单元Fn和第一位线BL1之间。虽然图4中未示出，但虚拟单元可被进一步联接在存储器单元F1至Fn之间或联接在源极选择晶体管SST和漏极选择晶体管DST之间。
包括在不同单元串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，第一至第n存储器单元F1至Fn的栅极可联接到第一至第n字线WL1至WLn，并且漏极选择晶体管DST的栅极可联接到漏极选择线DSL。联接到字线WL1至WLn中的每一个字线的存储器单元组可被称为页面PPG。例如，在不同单元串ST中包括的存储器单元F1至Fn之中，联接到第一字线WL1的第一存储器单元F1的组可以是一个页面PPG。可以页面PPG为单位执行编程操作和读取操作。
图5是示出图3的具有三维结构的存储块MBk的实施例的立体图的示图。
参照图5，具有三维结构的存储块MBk可在相对于衬底的垂直方向(Z方向)上形成为I形，并且可包括布置在位线BL与源极线SL之间的多个单元串ST。可选地，可包括阱而非源极线SL。这种结构可被称为位成本可缩放(BiCS)结构。例如，当在衬底上部的上方，在水平方向上形成源极线SL时，可在相对于源极线SL的上部的垂直方向(Z方向)上形成具有BiCS结构的单元串ST。
更具体地，可在第一方向(X方向)和第二方向(Y方向)上布置单元串ST。单元串ST可包括彼此分开堆叠的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL的数量、字线WL的数量以及漏极选择线DSL的数量可不限于图5所示的数量并且可根据存储器装置100而改变。单元串ST可包括垂直穿过源极选择线SSL、字线WL和漏极选择线DSL的垂直通道层CH。单元串ST还可包括位线BL，其中位线BL在第二方向(Y方向)上延伸并与从漏极选择线DSL的上部突出的垂直通道层CH的上部接触。存储器单元可形成在字线WL和垂直通道层CH之间。接触插塞CT可进一步形成在位线BL和垂直通道层CH之间。
图6是示出图3的具有三维结构的存储块MBk的另一实施例的示图。
参照图6，具有三维结构的存储块MBk可在相对于衬底的垂直方向(Z方向)上形成为U形，并且可包括联接在位线BL与源极线SL之间的、彼此成对的源极串ST_S和漏极串ST_D。源极串ST_S和漏极串ST_D可通过管道栅极PG彼此联接并且可形成U形结构。管线PL可包括管道栅极PG。更具体地，源极串ST_S可垂直地形成在源极线SL与管线PL之间。漏极串ST_D可垂直地形成在位线BL与管线PL之间。这种结构可被称为管形位成本可缩放(P-BiCS)结构。
更具体地，漏极串ST_D和源极串ST_S可在第一方向(X方向)和第二方向(Y方向)布置，并且可沿第二方向(Y方向)彼此交替布置。漏极串ST_D可包括彼此分开堆叠的字线WL和漏极选择线DSL以及垂直地穿过字线WL和漏极选择线DSL的漏极垂直通道层D_CH。源极串ST_S可包括彼此分开堆叠的字线WL和源极选择线SSL以及垂直地穿过字线WL和源极选择线SSL的源极垂直通道层S_CH。漏极垂直通道层D_CH和源极垂直通道层S_CH可通过管道栅极PG、在管线PL中彼此联接。位线BL可与从漏极选择线DSL的上部突出的漏极垂直通道层D_CH的上部接触，并且位线BL可在第二方向(Y方向)上延伸。
存储块MBk可以以除图4至图6所述的结构以外的各种结构实现。
图7是示出图1所示的ROM 210的示例性配置的详细示图。
参照图7，ROM 210可包括熔丝存储器211和ROM代码寄存器212。
熔丝存储器211可存储多个熔丝数据并且可当电力PWR被提供至ROM 210时，根据设置的熔丝来输出所选择的熔丝数据F_DATA_#，其中多个熔丝数据包括由存储器控制器1200支持的存储装置的各种信息。为此，e-Fuse可用作熔丝。例如，可根据设置的e-Fuse来设定(set up)熔丝数据。可在根据存储装置的封装步骤中设置e-Fuse。
ROM代码寄存器212可存储用以执行固件的多个ROM代码。例如，ROM代码可包括用于执行固件的固件信息。ROM代码寄存器212可响应于熔丝数据F_DATA_#而输出所选择的ROM代码R_CODE_#。
可如下更具体地描述熔丝数据F_DATA_#。
图8是示出图7的熔丝存储器211的详细示图。
参照图8，熔丝存储器211可包括第一至第j熔丝数据F_DATA_1至F_DATA_j。第一至第j熔丝数据F_DATA_1至F_DATA_j中的每一个熔丝数据(在图8中利用数字“80”表示)可包括与存储装置有关的各种信息和固件信息。这些信息可根据存储装置和存储器系统而变化，并且可进一步包括取决于制造商的各种信息。
第一至第j熔丝数据F_DATA_1至F_DATA_j中的每一个熔丝数据可包括A个字节的数据(A为正整数)。例如，第一至第j熔丝数据F_DATA_1至F_DATA_j中的每一个熔丝数据可存储晶圆编号WN、批号LN和封装日期PD以及固件信息(在图8中表示为“FW_INF”)FI。因此，第一至第j熔丝数据F_DATA_1至F_DATA_j中的每一个熔丝数据可存储不同的信息。例如，图7的ROM代码寄存器212可根据第一至第j熔丝数据F_DATA_1至F_DATA_j之中的所选择的熔丝数据F_DATA_#的固件信息FI来输出ROM代码R_CODE_#以操作固件。
常规地，当要修改ROM代码时，例如，当改变存储装置时，需要进行诸如修改电路的电气布线的复杂修改过程，并且也需要耗费很长时间。
然而，根据实施例，可通过设置熔丝来选择性地输出ROM代码，因此更改熔丝可代替常规的ROM代码修改过程，这可简化修改步骤并缩短修改时间。
图9是示出图1的控制处理器200的详细示图。
参照图9，控制处理器200可根据从ROM 210输出的ROM代码R_CODE_#来执行固件。控制处理器200可根据ROM代码R_CODE_#，通过输出控制信号CON来执行固件。ROM代码R_CODE_#和控制信号CON可通过图1的总线260进行传输。
可根据存储装置不同地执行固件并且可根据ROM代码R_CODE_#来选择性地执行固件。控制处理器200可根据固件，通过不同的方法来管理存储装置。
例如，控制处理器200可根据固件，通过使用各种错误校正方法来提高存储装置的可靠性。例如，可通过使用低密度奇偶校验(LDPC)码来执行错误校正操作。LDPC码可通过使用基于在因子图上的和积算法的迭代解码算法来进行解码。LDPC码率可根据固件而变化。除管理LDPC码率以外，固件还可管理在存储装置中执行的操作的可靠性。
图10是示出包括图1所示的存储器控制器1200的存储器系统30000的另一实施例的示图。
参照图10，存储器系统30000可被实现为移动电话、智能电话、平板电脑、个人数字助理(PDA)或无线通信装置。存储器系统30000可包括存储装置1100和用以控制存储装置1100的操作的存储器控制器1200。存储器控制器1200可根据处理器3100的控制来控制存储装置1100的数据访问操作，诸如编程操作、擦除操作和读取操作。
响应于存储器控制器1200的控制，编程在存储装置1100中的数据可通过显示器3200输出。
无线电收发器3300可通过天线ANT接收或发送无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转换为由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号传输到存储装置1100。无线电收发器3300可将从处理器3100输出的信号转换为无线电信号，并且可通过天线ANT将转换后的无线电信号输出到外部装置。输入装置3400可输入控制信号以控制处理器3100的操作或输入待由处理器3100处理的数据。输入装置3400可被实现为诸如触摸板和计算机鼠标的点击装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据以及从输入装置3400输出的数据可在显示器3200上输出。
根据实施例，控制存储装置1100的操作的存储器控制器1200可被形成为处理器3100的一部分或者被形成为与处理器3100分离的芯片。
图11是示出包括图1所示的存储器控制器1200的存储器系统40000的另一实施例的示图。
参照图11，存储器系统40000可被实现为个人计算机(PC)、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储装置1100和用以控制存储装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据通过输入装置4200输入的数据，在显示器4300上输出存储在存储装置1100中的数据。例如，输入装置4200可被实现为诸如触摸板和计算机鼠标的点击装置、小键盘和键盘。
处理器4100可控制存储器系统40000的全部操作以及存储器控制器1200的操作。根据实施例，控制存储装置1100的操作的存储器控制器1200可被形成为处理器4100的一部分或者被形成为与处理器4100分离的芯片。
图12是示出包括图1所示的存储器控制器1200的存储器系统50000的另一实施例的示图。
参照图12，存储器系统50000可被实现为图像处理装置，诸如数码相机、具有数码相机的便携式电话、具有数码相机的智能电话或具有数码相机的平板电脑。
存储器系统50000可包括存储装置1100和控制存储装置1100的数据处理操作，诸如编程操作、擦除操作和读取操作的存储器控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换成数字信号，并且转换后的数字信号可被传输到处理器5100或存储器控制器1200。响应于处理器5100的控制，转换后的数字信号可在显示器5300上输出，或者可通过存储器控制器1200而存储在存储装置1100中。存储在存储装置1100中的数据可响应于处理器5100或存储器控制器1200的控制而在显示器5300上输出。
根据实施例，用于控制存储装置1100的操作的存储器控制器1200可被形成为处理器5100的一部分或者被形成为与处理器5100分离的芯片。
图13是示出包括图1所示的存储器控制器1200的存储器系统70000的另一实施例的示图。
参照图13，存储器系统70000可被实现为存储卡或智能卡。存储器系统70000可包括存储装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储装置1100与卡接口7100之间的数据交换。根据实施例，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但可不限于这些接口。
卡接口7100可响应于主机60000的协议而对主机60000和存储器控制器1200之间的数据交换进行接口连接。根据实施例，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以是支持主机60000所使用的协议的硬件、安装在硬件上的软件或信号传输方法。
当存储器系统70000访问诸如PC、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可响应于微处理器(μP)6100的控制，通过卡接口7100和存储器控制器1200来执行与存储装置1100的数据通信。
如上所述，根据本公开，存储器控制器可通过控制熔丝数据来支持各种存储装置。
本文已公开了实施例的示例，虽然采用了特定术语，但可在不偏离本发明的实质和范围的情况下对上述实施例的示例进行形式和细节上的各种改变。因此，本领域技术人员将理解的是，本发明的范围不应限于上述实施例的示例，并且可涵盖所附权利要求及其等同物的范围。

Claims (17)

1.一种存储器控制器，其包括：
只读存储器，即ROM，其适于响应于熔丝数据而输出用以执行固件的ROM代码；以及
控制处理器，其适于响应于所述ROM代码来执行所述固件。
2.根据权利要求1所述的存储器控制器，其中所述ROM包括：
熔丝存储器，其适于存储所述熔丝数据；以及
ROM代码寄存器，其适于响应于所述熔丝数据而输出用以执行固件的所述ROM代码。
3.根据权利要求2所述的存储器控制器，其中所述熔丝数据包括所述存储装置中的每一个的晶圆编号、批号、封装日期和固件信息。
4.根据权利要求3所述的存储器控制器，其中所述ROM代码寄存器响应于包括在所述熔丝数据中的所述固件信息而输出所述ROM代码。
5.根据权利要求2所述的存储器控制器，其中通过设置e-Fuse来设定所述熔丝数据。
6.根据权利要求5所述的存储器控制器，其中在封装过程期间设置所述e-Fuse，并且根据所述存储装置中的每一个的类型而不同地设置所述e-Fuse。
7.根据权利要求2所述的存储器控制器，其中所述ROM代码寄存器存储用于执行各种固件的一个或多个ROM代码。
8.根据权利要求1所述的存储器控制器，其进一步包括：
内部存储器，其适于存储用于映射逻辑地址和物理地址的地址映射表；
存储器接口，其适于在所述存储器控制器与存储装置之间交换命令、地址和数据；
缓冲存储器，其适于在所述存储器控制器的操作期间临时存储数据；以及
主机接口，其适于在所述存储器控制器和主机之间交换命令、地址和数据。
9.一种存储器系统，其包括：
存储装置，其适于存储数据；以及
存储器控制器，其适于根据熔丝设置来生成ROM代码以执行各种类型的固件，并且适于根据所述ROM代码来执行所述固件。
10.根据权利要求9所述的存储器系统，其中当改变所述存储装置时，通过改变所述熔丝设置来修改所述ROM代码。
11.根据权利要求9所述的存储器系统，其中所述存储器控制器包括：
只读存储器，即ROM，其适于响应于通过所述熔丝设置而输出的熔丝数据来输出所述ROM代码；
控制处理器，其适于响应于所述ROM代码来执行所述固件；
内部存储器，其适于存储用于映射逻辑地址和物理地址的地址映射表；
存储器接口，其适于在所述存储器控制器与所述存储装置之间交换命令、地址和数据；
缓冲存储器，其适于在所述存储器控制器的操作期间临时存储数据；以及
主机接口，其适于在所述存储器控制器和主机之间交换命令、地址和数据。
12.根据权利要求11所述的存储器系统，其中所述ROM包括：
熔丝存储器，其适于存储所述熔丝数据；以及
ROM代码寄存器，其适于响应于所述熔丝数据而输出用以执行所述固件的所述ROM代码。
13.根据权利要求11所述的存储器系统，其中所述熔丝数据包括所述存储装置的晶圆编号、批号、封装日期和固件信息。
14.根据权利要求11所述的存储器系统，其中所述ROM代码寄存器根据包括在所述熔丝数据中的所述固件信息来输出所述ROM代码。
15.根据权利要求11所述的存储器系统，其中所述ROM代码寄存器存储用以执行各种固件的ROM代码。
16.一种存储器系统，其包括：
存储器装置；
只读存储器，即ROM，其适于存储ROM代码；以及
控制处理器，其适于根据所述ROM代码来执行固件，从而控制所述存储器装置，
其中所述ROM通过熔丝数据向所述控制处理器提供所述ROM代码，所述熔丝数据取决于所述存储器装置并且通过e-Fuse设置所述熔丝数据。
17.根据权利要求16所述的存储器系统，其中所述ROM包括：
熔丝存储器，其适于存储所述熔丝数据以响应于电源电压而生成所述熔丝数据；以及
ROM代码寄存器，其适于响应于所述熔丝数据而输出所述ROM代码以执行所述固件。
CN201810578458.3A 2017-10-13 2018-06-07 存储器控制器和存储器系统 Active CN109671463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0133234 2017-10-13
KR1020170133234A KR102398671B1 (ko) 2017-10-13 2017-10-13 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN109671463A true CN109671463A (zh) 2019-04-23
CN109671463B CN109671463B (zh) 2023-11-17

Family

ID=66095862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810578458.3A Active CN109671463B (zh) 2017-10-13 2018-06-07 存储器控制器和存储器系统

Country Status (3)

Country Link
US (1) US11281385B2 (zh)
KR (1) KR102398671B1 (zh)
CN (1) CN109671463B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050228980A1 (en) * 2004-04-08 2005-10-13 Brokish Charles W Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making
US6990387B1 (en) * 2000-05-18 2006-01-24 Intel Corporation Test system for identification and sorting of integrated circuit devices
US20130294140A1 (en) * 2012-05-01 2013-11-07 Samsung Electronics Co., Ltd. Anti-fuse circuit in which anti-fuse cell data is monitored, and semiconductor device including the same
KR20140146876A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러
US20150301754A1 (en) * 2014-04-16 2015-10-22 Sandisk Technologies Inc. Storage Module and Method for Configuring the Storage Module with Memory Operation Parameters
US20160172053A1 (en) * 2014-12-15 2016-06-16 Samsung Electronics Co., Ltd. Otp memory capable of performing multi-programming and semiconductor memory device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807936B1 (ko) 2005-12-23 2008-02-28 엘지노텔 주식회사 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법
US8607210B2 (en) * 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
US20140059278A1 (en) * 2011-11-14 2014-02-27 Lsi Corporation Storage device firmware and manufacturing software

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990387B1 (en) * 2000-05-18 2006-01-24 Intel Corporation Test system for identification and sorting of integrated circuit devices
US20050228980A1 (en) * 2004-04-08 2005-10-13 Brokish Charles W Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making
US20130294140A1 (en) * 2012-05-01 2013-11-07 Samsung Electronics Co., Ltd. Anti-fuse circuit in which anti-fuse cell data is monitored, and semiconductor device including the same
KR20140146876A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러
US20150301754A1 (en) * 2014-04-16 2015-10-22 Sandisk Technologies Inc. Storage Module and Method for Configuring the Storage Module with Memory Operation Parameters
US20160172053A1 (en) * 2014-12-15 2016-06-16 Samsung Electronics Co., Ltd. Otp memory capable of performing multi-programming and semiconductor memory device including the same

Also Published As

Publication number Publication date
CN109671463B (zh) 2023-11-17
US11281385B2 (en) 2022-03-22
KR20190041698A (ko) 2019-04-23
US20190114104A1 (en) 2019-04-18
KR102398671B1 (ko) 2022-05-17

Similar Documents

Publication Publication Date Title
CN102592668B (zh) 非易失性存储设备和系统及编程非易失性存储设备的方法
US11532372B2 (en) Remote SSD debug via host/serial interface and method of executing the same
CN109426743A (zh) 存储装置及其操作方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN110096908A (zh) 存储装置及存储装置的操作方法
CN109410998A (zh) 存储器装置及其操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN107919157A (zh) 存储器装置及存储器装置的操作方法
CN110176267A (zh) 存储器系统及其操作方法
CN101833996A (zh) 非易失性存储设备及其读取方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN109493890A (zh) 存储器装置及其操作方法
CN110047549A (zh) 存储器系统及其操作方法
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
CN110473582A (zh) 存储器系统及其操作方法
CN110245097A (zh) 存储器控制器及具有存储器控制器的存储器系统
CN110489360A (zh) 存储器控制器及该存储器控制器的操作方法
CN110175132A (zh) 存储装置及其操作方法
CN109493895A (zh) 半导体存储器装置及其操作方法
CN110176261A (zh) 存储装置及其操作方法
CN110297786A (zh) 存储器控制器、具有该控制器的存储器系统及其操作方法
CN108461099B (zh) 半导体存储装置
CN110175133A (zh) 存储装置及其操作方法
CN109388514A (zh) 存储器系统及其操作方法
CN111435333B (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant