KR100807936B1 - 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법 - Google Patents

듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법 Download PDF

Info

Publication number
KR100807936B1
KR100807936B1 KR1020050128540A KR20050128540A KR100807936B1 KR 100807936 B1 KR100807936 B1 KR 100807936B1 KR 1020050128540 A KR1020050128540 A KR 1020050128540A KR 20050128540 A KR20050128540 A KR 20050128540A KR 100807936 B1 KR100807936 B1 KR 100807936B1
Authority
KR
South Korea
Prior art keywords
ram
rom
program
booting
dpram
Prior art date
Application number
KR1020050128540A
Other languages
English (en)
Other versions
KR20070067338A (ko
Inventor
이종찬
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020050128540A priority Critical patent/KR100807936B1/ko
Publication of KR20070067338A publication Critical patent/KR20070067338A/ko
Application granted granted Critical
Publication of KR100807936B1 publication Critical patent/KR100807936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법에 관한 것으로, DPRAM을 구비한 듀얼 프로세서 보드의 개발이나 생산 및 시스템 설치시에 정상적인 부팅 이전에 보드의 오동작 여부를 미리 검증할 수 있는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법을 제공한다. 이를 위한 본 발명은 DPRAM을 구비한 듀얼 프로세서 보드의 부팅 방법에 있어서, 부팅 프로그램을 컴파일하는 동시에 부트 메모리 영역을 RAM으로 퓨징하는 컴파일 단계와; ROM에 저장된 프로그램 데이터를 상기 DPRAM에 복사하고, 상기 ROM에 저장된 프로그램의 코드에 따라 메모리 영역(RAM)의 인터페이스 시험을 수행하는 ROM동작 단계와; 상기 ROM에 저장된 프로그램 코드 및 데이터를 상기 RAM에 복사하고, 상기 RAM에 복사된 프로그램 코드에 따라 부팅을 수행하는 RAM동작 단계를 포함하여 이루어진 것을 특징으로 한다. 상기와 같은 구성에 의해 본 발명은 양산용 프로그램을 이용하여 보드 생산시 현장에서 RAM의 전영역에 대한 메모리 인터페이스를 시험하여 보드의 오동작을 미리 검증할 수 있으므로, 생산/시험/시스템 설치시에 단일 프로그램을 이용할 수 있으며, 동작시에는 RAM을 이용하여 최상의 성능을 구현할 수 있다.
듀얼 프로세서, DPRAM, ROM, RAM, 스택

Description

듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법{Method for booting dual processor board accompanying to memory test}
도 1은 일반적인 듀얼 프로세서 보드의 구성을 나타낸 블록도.
도 2는 본 발명의 실시예에 따른 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법을 나타낸 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 듀얼 프로세서 110 : 메인 프로세서
120 ; I/O 프로세서 130 ; DPRAM
200 : ROM 300 : RAM
본 발명은 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법에 관한 것으로, 특히, DPRAM(Dual Port RAM)을 구비한 듀얼 프로세서 보드의 개발이나 생산 및 시스템 설치시에 보드의 메모리 인터페이스 시험을 수행하여 보드의 오동작 여부를 미리 검증할 수 있는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법에 관한 것이다.
도 1은 일반적인 듀얼 프로세서 보드의 구성을 나타낸 블록도이다.
듀얼 프로세서 보드는 예를 들면, MPC82 시리즈의 듀얼 프로세서(100)와, 메모리 영역인 ROM(200)과 RAM(300)으로 구성된다.
여기서, 듀얼 프로세서(100)는 기본적인 명령(instruction)을 수행하는 코어(core) 프로세서인 메인 프로세서(110)와, 메모리 등외 디바이스를 제어하는 I/O 프로세서(120)와, 메인 프로세서(110) 및 I/O 프로세서(120)가 공동으로 사용가능한 DPRAM(130)으로 구성된다.
이와 같이 구성된 보드에서 부팅 프로그램을 실행하기 위해서는 처음 시스템 부팅시 프로그램 코드와 데이터를 모두 RAM(300)으로 복사(copy)하여 실행하는 방법과, 프로그램 코드는 ROM(200)에서 실행하고 프로그램 데이터는 RAM(300)으로 복사하여 실행하는 방법과, 프로그램 코드는 ROM(200)에서 실행하고 프로그램 데이터는 MPC82 시리즈와 같은 듀얼 프로세서(100) 내부의 DPRAM(130)에 복사하여 실행하는 방법 등 모두 3가지 방법을 이용하였다.
이외에도 스택(stack)의 위치를 듀얼 프로세서(100) 내부의 DPRAM(130)이나 외부의 RAM(300)에 복사하여 실행하는 방법에 따라서 더 상세하게 구분할 수 있으나, 여기서는 데이터와 스택을 같은 영역에 복사하여 실행하는 것으로 가정하여 설명한다.
첫번째, 프로그램 코드와 데이터를 모두 RAM으로 복사하여 실행하는 방법은 컴파일시에 링커 스크립트(linker script)의 프로그램 코드와, 프로그램 데이터의 어드레스를 RAM(300) 영역으로 맞추어 컴파일한 후 MPC82 시리즈와 같은 듀얼 프로 세서(100)의 HWCR의 BMS(Boot Memory Space) 필드를 ROM(200) 영역으로 맞추어 퓨징(fusing)한다. 듀얼 프로세서(100)는 부팅시에 ROM(200)의 앞부분에 있는 프로그램 코드를 수행하여 ROM(200)에 저장된 프로그램 코드와 프로그램 데이터를 RAM(300)으로 복사한 후 RAM(300)영역에서 부팅을 수행한다. 일반적으로 ROM(200)은 8bit 또는 16bit로 구성된 경우가 대부분이기 때문에 이보다 버스 폭(bus width)이 넓은 RAM(300)을 이용하여 부팅을 수행하게 되면 성능이 향상된다.
두번째, 프로그램 코드는 ROM에서 실행하고 프로그램 데이터는 RAM으로 복사하여 실행하는 방법은 컴파일시에 링커 스크립트의 프로그램 코드의 어드레스는 ROM(200) 영역으로 맞추고, 프로그램 데이터의 어드레스는 RAM(300) 영역으로 맞추어 컴파일한 후 MPC82 시리즈와 같은 듀얼 프로세서(100)의 HWCR의 BMS 필드를 ROM(200) 영역으로 맞추어 퓨징한다. 듀얼 프로세서(100)는 부팅시에 프로그램 데이터를 RAM(300)으로 복사 한 후 프로그램 코드는 ROM(200)에서, 프로그램 데이터는 RAM(300)영역에서 부팅을 수행한다. 여기서, 프로그램 코드는 버스 폭이 작은 ROM(200)에서 수행되지만, 프로그램 데이터는 RAM(300)에서 수행되기 때문에 성능은 조금 향상된다.
마지막으로, 프로그램 코드는 ROM에서 실행하고 프로그램 데이터는 MPC82 시리즈와 같은 듀얼 프로세서의 DPRAM으로 복사하여 실행하는 방법은 컴파일시에 링커 스크립트의 프로그램 코드의 어드레스는 ROM(200) 영역으로 맞추고, 프로그램 데이터의 어드레스는 듀얼 프로세서(100) 내부의 DPRAM(130) 영역으로 맞추어 컴파일한 후 듀얼 프로세서(100)의 HWCR의 BMS 필드를 ROM(200) 영역으로, IMS 필드를 앞서 프로그램 데이터 영역으로 설정한 것에 맞추어 퓨징한다. 여기서, 듀얼 프로세서(100)는 부팅시 프로그램 데이터를 DPRAM(130)으로 복사한 후 프로그램 코드는 ROM(200)에서, 프로그램 데이터는 DPRAM(130) 영역에서 부팅을 수행한다. 프로그램 코드는 버스 폭이 작은 ROM(200)에서 수행되지만, 프로그램 데이터는 듀얼 프로세서(100) 내부의 DPRAM(130)에서 수행되기 때문에 성능은 조금 향상되며, RAM(300)이 없어도 프로그램을 실행할 수 있으며, 더욱이, RAM(300)을 사용하지 않기 때문에 생산시 메모리 인터페이스를 검증할 수 있다.
그러나, 이와 같은 종래의 부팅 방법은 다음과 같은 문제점이 있다.
먼저, 프로그램 코드와 데이터를 모두 RAM으로 복사하여 실행하는 방법은 프로그램이 RAM에서 실행되고 있기 때문에 RAM의 전 영역을 시험할 수가 없고, 따라서 생산시에 메모리 인터페이스를 검증할 수 없다.
또한, 프로그램 코드는 ROM에서 실행하고 프로그램 데이터는 RAM으로 복사하여 실행하는 방법은 RAM에 프로그램 데이터가 존재하기 때문에 RAM의 전 영역을 시험할 수가 없고, 따라서 생산시에 메모리 인터페이스를 검증할 수 없다.
마지막으로 프로그램 코드는 ROM에서 실행하고 프로그램 데이터는 MPC82 시리즈와 같은 듀얼 프로세서의 DPRAM으로 복사하여 실행하는 방법은 DPRAM영역이 MPC82 시리즈와 같은 듀얼 프로세서(100)와 나눠 사용해야 하기 때문에 메모리가 많이 필요한 작업의 수행시 제약을 받을 수 있다.
이러한 문제를 극복하기 위하여 생산시와 일반 작업시의 프로그램을 구분하여 사용할 수도 있지만, 이런 경우, 프로그램의 형상이 많아지고, 동작 중 오류의 발생시 다른 프로그램으로 교체하여 검증해야 하기 때문에 신속한 대처가 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, DPRAM을 구비한 듀얼 프로세서 보드의 개발이나 생산 및 시스템 설치시에 정상적인 부팅 이전에 보드의 메모리 인터페이스 시험을 수행하여 보드의 오동작 여부를 미리 검증할 수 있는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 DPRAM을 구비한 듀얼 프로세서 보드의 부팅 방법에 있어서, 부팅 프로그램을 컴파일하는 동시에 부트 메모리 영역을 RAM으로 퓨징하는 컴파일 단계와; ROM에 저장된 프로그램 데이터를 상기 DPRAM에 복사하고, 상기 ROM에 저장된 프로그램의 코드에 따라 메모리 영역(RAM)의 인터페이스 시험을 수행하는 ROM동작 단계와; 상기 ROM에 저장된 프로그램 코드 및 데이터를 상기 RAM에 복사하고, 상기 RAM에 복사된 프로그램 코드에 따라 부팅을 수행하는 RAM동작 단계를 포함하여 이루어진 것을 특징으로 한다.
바람직하게는 상기 ROM동작 단계가 상기 DPRAM에 스택을 설정하여 상기 메모리 인터페이스 시험을 수행하기 위한 프로그램 데이터를 복사하는 스택설정 단계와; 상기 RAM의 칩선택(chipselect) 레지스터를 초기화하여 가상의 어드레스를 베이스 어드레스로 설정하는 어드레스설정 단계와; 상기 ROM에 저장된 프로그램 코드 에 따라 상기 RAM의 전영역을 포함하는 메모리 인터페이스 시험을 수행하는 메모리시험 단계를 포함할 수 있다.
바람직하게는 상기 ROM동작 단계가 상기 ROM의 환경변수를 검색하여 메모리 인터페이스 시험을 수행할지를 판단하는 판단 단계를 추가로 포함할 수 있다.
바람직하게는 상기 RAM동작 단계가 상기 ROM에 저장된 프로그램의 코드 및 데이터를 상기 RAM으로 복사하는 프로그램복사 단계와; 상기 RAM의 칩선택 레지스터의 베이스 어드레스를 상기 컴파일시의 RAM 어드레스로 설정하는 어드레스변경 단계와; 상기 RAM에 복사된 프로그램 코드에 따라 부팅을 수행하는 부팅 단계를 포함할 수 있다.
바람직하게는 상기 RAM동작 단계가 상기 ROM 영역을 다른 어드레스로 변경하는 변경 단계를 추가로 포함할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법을 나타낸 순서도이다.
본 발명의 실시예에 따른 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법은, 도 2에 도시된 바와 같이, 부팅 프로그램을 컴파일하는 동시에 부트 메모리 영역을 RAM(300)으로 퓨징하는 컴파일 단계(S201)와, ROM(200)에 저장된 프로그램 데이터를 DPRAM(130)에 복사하고, ROM(200)에 저장된 프로그램의 코드에 따라 메모리 영역(RAM)의 인터페이스 시험을 수행하는 ROM동작 단계(S202 내지 S205)와, ROM(200)에 저장된 프로그램 코드 및 데이터를 RAM(300) 복사하고, RAM(300)에 복사된 프로그램 코드에 따라 부팅을 수행하는 RAM동작 단계(S206 내지 S208 및 S210)로 구성된다.
여기서, ROM동작 단계는 DPRAM(130)에 스택을 설정하여 메모리 인터페이스 시험을 수행하기 위한 프로그램 데이터를 복사하는 스택설정 단계(S202)와, ROM(200)의 환경변수를 검색하여 메모리 인터페이스 시험을 수행할지를 판단하는 판단 단계(S203)와, RAM(300)의 칩선택 레지스터를 초기화하여 가상의 어드레스를 베이스 어드레스로 설정하는 어드레스설정 단계(S204)와, ROM(200)에 저장된 프로그램 코드에 따라 RAM(300)의 전영역을 포함하는 메모리 인터페이스 시험을 수행하는 메모리시험 단계(S205)로 구성된다.
또한, RAM동작 단계는 ROM(200)에 저장된 프로그램의 코드 및 데이터를 RAM(300)으로 복사하는 프로그램복사 단계(S206)와, RAM(300)의 칩선택 레지스터의 베이스 어드레스를 컴파일시의 RAM(300) 어드레스로 설정하는 어드레스변경 단계(S207)와, ROM(200) 영역을 다른 어드레스로 변경하는 변경 단계(S208)와, RAM(300)에 복사된 프로그램 코드에 따라 부팅을 수행하는 부팅 단계(S210)로 구성된다.
이와 같이 구성된 본 발명의 실시예에 따른 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법을 도 1 및 도 2를 참조하여 보다 상세하게 설명한다.
먼저, 단계 S201에서, 부팅 프로그램을 컴파일하면, 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법이 개시된다.
이때, 링커 스크립트의 프로그램 코드와 데이터의 어드레스는 RAM(300) 영역으로 맞추어 컴파일하고, 듀얼 프로세서(100)의 HWCR의 CIP(Core Initial Prefix) 필드와 BMS 필드를 RAM(300) 영역으로 퓨징한다.
단계 S202에서, DPRAM(130)에 스택을 설정하여 메모리 인터페이스 시험을 수행하기 위한 프로그램 데이터를 복사한다.
여기서, 듀얼 프로세서(100)는 BMS가 RAM(300)과 같은 어드레스를 가지고 있기 때문에 프로그램 코드 및 데이터가 모두 RAM(300)인 것으로 인식하여 이상 없이 메모리 인터페이스 시험을 수행하는데, 여기서, 메모리 인터페이스 시험을 수행하기 위한 프로그램용 스택은 DPRAM(130)의 내부에 설정되며, 예를 들면, "0x4000"으로 설정한다.
단계 S203에서, ROM(200)의 환경변수를 검색하여 메모리 인터페이스 시험을 수행할지를 판단한다.
즉, ROM(200)의 환경변수에 임의의 플래그를 사용하여 부팅전의 메모리 인터페이스 시험의 수행여부를 사전에 설정할 수 있는데, 이와 같은 메모리 인터페이스 시험은 일반적인 부팅시에는 불필요한 과정이므로 ROM(200)의 환경 변수에 따라 그 여부를 설정한다.
단계 S203의 판단결과, 메모리 인터페이스 시험을 수행한다고 판단한 경우, 즉, ROM(200)의 환경변수에 메모리 인터페이스 시험에 대응하는 플래그가 설정된 경우에는 단계 S204로 진행하여 RAM(300)의 칩선택 레지스터를 초기화한다.
여기서, 칩선택 레지스터, 즉, RAM(300)이 연결된 듀얼 프로세서(100) 내부의 레지스터(BR 및 OR)에 실제 RAM(300)의 어드레스를 설정하면, 현재의 ROM(200)의 어드레스와 충돌이 발생하기 때문에, 메모리 인터페이스 시험을 위한 가상의 어드레스를 베이스 어드레스로 설정하는데, 예를 들면, "0x30000000"을 베이스 어드레스로 설정한다.
단계 S205에서, ROM(200)에 저장된 프로그램 코드에 따라 RAM(300)의 전영역을 포함하는 메모리 인터페이스 시험을 수행한다.
이때, 메인 프로세서(110)가 RAM(300)의 특정 영역에 접근하여 일련의 데이터의 쓰기(WRITE) 및 읽기(READ) 등의 동작을 수행하여 RAM(300)의 전 영역뿐만 아니라, 듀얼 프로세서(100)와 RAM(300) 사이의 라인 연결 상태 등 보드의 복합적인 오동작 여부를 검증할 수 있다.
단계 S206에서, ROM(200)에 저장된 프로그램의 코드 및 데이터를 RAM(300)으로 복사한다.
즉, 단계 S205에서 메모리 인터페이스의 시험이 정상적으로 수행되어 보드의 정상동작 여부가 검증된 다음, 버스 폭이 넓고 동작속도가 빠른 RAM(300)을 이용하여 부팅을 수행하기 위하여 ROM(200)의 프로그램을 RAM(300)으로 복사한다.
여기서, ROM(200)의 프로그램은 단계 S204에서 설정된 바와 같이 RAM(300)이 연결된 듀얼 프로세서(100) 내부의 칩선택 레지스터(BR 및 OR)의 베이스 어드레스로 복사되는데, 예를 들면, 단계 S204에서 베이스 어드레스를 "0x30000000"으로 설정하였기 때문에 이 영역으로 프로그램의 코드 및 데이터를 복사한다.
한편, 동작 수행중에 예외 상황(EXCEPTION)이 발생한 경우, 듀얼 프로세서(100)의 CIP 필드가 RAM(300) 영역으로 설정되어 있으므로, 실제로 프로그램은 ROM(200)에서 수행되지만 RAM(300)에서 수행되는 것으로 판단하기 때문에 이상 없이 예외 상황을 처리할 수 있다.
단계 S207에서, RAM(300)의 칩선택 레지스터의 베이스 어드레스를 컴파일시의 RAM(300) 어드레스로 설정한다.
여기서, RAM(300)이 연결된 칩선택 레지스터(BR 및 OR)의 베이스 어드레스를 컴파일시 설정된 RAM(300) 어드레스로 설정하면, 실제의 ROM(200)과 RAM(300)의 어드레스가 동일하지만, 어느 쪽으로 읽기 또는 쓰기가 발생하더라도 같은 코드와 데이터가 있기 때문에 동작에는 지장이 없게 된다.
단계 S208에서, ROM(200) 영역을 다른 어드레스로 변경한다.
즉, 상기와 같이 ROM(200)과 RAM(300)의 어드레스가 동일함에 기인하여 읽기시 또는 쓰기시 발생할 수 있는 오동작을 방지하기 위하여 ROM(200) 영역을 다른 어드레스로 변경한다.
단계 S203의 판단결과, 메모리 인터페이스 시험을 수행하지 않는다고 판단한 경우, 즉, ROM(200)의 환경변수에 메모리 인터페이스 시험에 대응하는 플래그가 설정되지 않은 경우에는 단계 S209로 진행하여 단계 S206에서와 같이 ROM(200)의 프로그램 코드 및 데이터를 RAM(300)으로 복사한다.
이와 같이, ROM(200)의 환경변수에 메모리 인터페이스의 시험 여부를 플래그를 설정함으로써, 정상적인 부팅시 불필요한 메모리 인터페이스 시험을 수행하지 않을 수 있다.
단계 S210에서, RAM(300)에 복사된 프로그램 코드에 따라 부팅을 수행한다.
이와 같은 RAM(300)을 이용한 부팅은 RAM(300)의 버스 폭이 넓고 그 동작속도가 빠르기 때문에 부팅시 최상의 성능을 달성할 수 있다.
이와 같은 방법으로 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법이 종료된다.
이상에서 설명한 바와 같이, 본 발명에 따른 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법은 MPC 82시리즈의 프로세서와 같은 DPRAM을 구비한 듀얼 프로세서 보드의 부팅시 부팅 프로그램을 RAM에 복사하여 실행하기 이전에 RAM 전영역에 대한 메모리 인터페이스 시험을 수행함으로써, 양산용 프로그램을 이용하여 보드 생산시 현장에서 바로 RAM의 전영역에 대한 메모리 인터페이스를 시험하여 보드의 오동작 여부를 미리 검증할 수 있으므로, 생산, 시험, 시스템 설치시에 단일 프로그램을 이용할 수 있으며, 실제 동작시에는 RAM의 넓은 버스 폭과 빠른 속도를 이용하여 최상의 성능을 구현할 수 있는 효과가 있다.

Claims (5)

  1. DPRAM(Dual Port RAM)을 구비한 듀얼 프로세서 보드의 부팅 방법에 있어서,
    부팅 프로그램을 컴파일하는 동시에 부트 메모리 영역을 RAM으로 퓨징(fusing)하는 컴파일 단계와;
    ROM에 저장된 제1 프로그램 데이터를 상기 DPRAM에 복사하고, 상기 ROM에 저장된 제1 프로그램 코드에 따라 메모리 영역(RAM)의 인터페이스 시험을 수행하는 ROM동작 단계와;
    상기 ROM에 저장된 제2 프로그램 코드 및 제2 프로그램 데이터를 상기 RAM에 복사하고, 상기 RAM에 복사된 제2 프로그램 코드에 따라 부팅을 수행하는 RAM동작 단계를 포함하여 이루어진 것을 특징으로 하는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법.
  2. 제 1 항에 있어서,
    상기 ROM동작 단계는,
    상기 DPRAM에 스택을 설정하여 상기 메모리 인터페이스 시험을 수행하기 위한 제1 프로그램 데이터를 복사하는 스택설정 단계와;
    상기 RAM의 칩선택(chipselect) 레지스터를 초기화하여 가상의 어드레스를 베이스 어드레스로 설정하는 어드레스설정 단계와;
    상기 ROM에 저장된 제1 프로그램 코드에 따라 상기 RAM의 전영역을 포함하는 메모리 인터페이스 시험을 수행하는 메모리시험 단계를 포함하는 것을 특징으로 하는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법.
  3. 제 2 항에 있어서,
    상기 ROM동작 단계는 상기 ROM의 환경변수를 검색하여 메모리 인터페이스 시험을 수행할지를 판단하는 판단 단계를 추가로 포함하는 것을 특징으로 하는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법.
  4. 제 1 항에 있어서,
    상기 RAM동작 단계는,
    상기 ROM에 저장된 제2 프로그램의 코드 및 제2 프로그램 데이터를 상기 RAM으로 복사하는 프로그램복사 단계와;
    상기 RAM의 칩선택 레지스터의 베이스 어드레스를 상기 컴파일시의 RAM 어드레스로 설정하는 어드레스변경 단계와;
    상기 RAM에 복사된 제2 프로그램 코드에 따라 부팅을 수행하는 부팅 단계를 포함하는 것을 특징으로 하는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법.
  5. 제 4 항에 있어서,
    상기 RAM동작 단계는 상기 ROM 영역을 다른 어드레스로 변경하는 변경 단계 를 추가로 포함하는 것을 특징으로 하는 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅 방법.
KR1020050128540A 2005-12-23 2005-12-23 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법 KR100807936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128540A KR100807936B1 (ko) 2005-12-23 2005-12-23 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128540A KR100807936B1 (ko) 2005-12-23 2005-12-23 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법

Publications (2)

Publication Number Publication Date
KR20070067338A KR20070067338A (ko) 2007-06-28
KR100807936B1 true KR100807936B1 (ko) 2008-02-28

Family

ID=38366012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128540A KR100807936B1 (ko) 2005-12-23 2005-12-23 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법

Country Status (1)

Country Link
KR (1) KR100807936B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11281385B2 (en) 2017-10-13 2022-03-22 SK Hynix Inc. Memory controller and memory system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990058856A (ko) * 1997-12-30 1999-07-26 윤종용 고용량 아이피씨 프로세서 보드의 테스트 방법
KR20000022506A (ko) * 1996-07-01 2000-04-25 피터 엔. 데트킨 컴퓨터 시스템내에 개량된 진단 기능을 제공하는 방법 및 장치
KR20010089916A (ko) * 2000-03-13 2001-10-17 박종섭 듀얼포트램의 포트 시험장치 및 시험방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022506A (ko) * 1996-07-01 2000-04-25 피터 엔. 데트킨 컴퓨터 시스템내에 개량된 진단 기능을 제공하는 방법 및 장치
KR19990058856A (ko) * 1997-12-30 1999-07-26 윤종용 고용량 아이피씨 프로세서 보드의 테스트 방법
KR20010089916A (ko) * 2000-03-13 2001-10-17 박종섭 듀얼포트램의 포트 시험장치 및 시험방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11281385B2 (en) 2017-10-13 2022-03-22 SK Hynix Inc. Memory controller and memory system

Also Published As

Publication number Publication date
KR20070067338A (ko) 2007-06-28

Similar Documents

Publication Publication Date Title
US6915416B2 (en) Apparatus and method for microcontroller debugging
KR100255549B1 (ko) 컴퓨터 마이크로프로세서를 식별하는 장치 및 방법
CN107548492B (zh) 具有增强指令集的中央处理单元
JP2008009721A (ja) 評価システム及びその評価方法
KR100717110B1 (ko) 롬 데이터 패치 회로, 이를 포함하는 임베디드 시스템 및롬 데이터 패치 방법
US6189093B1 (en) System for initiating exception routine in response to memory access exception by storing exception information and exception bit within architectured register
US7096351B2 (en) Single-chip microcomputer and boot region switching method thereof
US9817763B2 (en) Method of establishing pre-fetch control information from an executable code and an associated NVM controller, a device, a processor system and computer program products
CN112416360B (zh) 热补丁的生成方法、装置和服务器
US7640421B1 (en) Method and system for determining context switch state
KR100807936B1 (ko) 듀얼 프로세서 보드의 메모리 영역 시험을 수반하는 부팅방법
US9223697B2 (en) Computer reprogramming method, data storage medium and motor vehicle computer
CN114428642B (zh) 一种基于新型处理器架构的随机指令生成环境
CN114047952B (zh) 用于单片机的处理器、方法、单片机和存储介质
JP3652956B2 (ja) エミュレーション装置
US20050154850A1 (en) Computer memory initialization
US20070169086A1 (en) System and method for updating in-system program
US20010052114A1 (en) Data processing apparatus
KR102319115B1 (ko) 컨텍스트 스위칭에 영향받지 않는 하버드 아키텍처의 캐시 특성을 활용한 에뮬레이팅 환경 탐지 방법 및 그 시스템
US6487655B1 (en) Computer system formed with a processor and a system board provided with complementary initialization support
US6785806B1 (en) Bios having macro/effector pairs for hardware initialization
CN112084112B (zh) 热补丁的测试方法、装置和服务器
KR101244684B1 (ko) 에러검출이 가능한 마이크로 컴퓨팅 장치 및 그의 에러검출방법
US20020004877A1 (en) Method and system for updating user memory in emulator systems
JP4044455B2 (ja) デバッグサポート装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee