CN109659322A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN109659322A CN109659322A CN201811544629.7A CN201811544629A CN109659322A CN 109659322 A CN109659322 A CN 109659322A CN 201811544629 A CN201811544629 A CN 201811544629A CN 109659322 A CN109659322 A CN 109659322A
- Authority
- CN
- China
- Prior art keywords
- medial launder
- layer
- groove
- via hole
- inorganic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 48
- 238000005452 bending Methods 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims description 43
- 238000009413 insulation Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012766 organic filler Substances 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本申请提供一种阵列基板及其制备方法，所述方法包括以下步骤：提供一阵列基板，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域，所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；在所述无机膜层上制备第一平坦层，所述第一平坦层填充至所述凹槽内，图案化后形成对应所述薄膜晶体管与所述第一信号线的第一平坦层过孔；在所述第一平坦层上形成连接所述薄膜晶体管的辅助电极，以及连接所述第一信号线的第二信号线。
Description
技术领域
本申请涉及显示制造领域，尤其涉及一种阵列基板及其制备方法。
背景技术
在OLED柔性阵列基板设计中，在基板的弯曲区域会采用挖槽并在凹槽内进行有机材料的填充工艺，以增加基板的弯曲性能，同时在显示区会采用双SD结构一层作为Vdate的走线，另一层作为Vdd走线来减小Vdd的电压降的现象，提高产品品质。一般该类型的阵列基板在设计中需要光罩数量为14道，工艺繁琐，又由于需要较多的光罩数量，造成生产成本的提高，以及在多次的蚀刻工艺中容易造成器件的损伤。
因此，现有技术存在缺陷，急需改进。
发明内容
本申请提供一种阵列基板及其制备方法，能够减少阵列基板的光罩使用次数，从而提高产能、减小成本。
为实现上述目的，本申请提供的技术方案如下：
本申请提供一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S10，提供一阵列基板，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域，所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；
步骤S20，在所述无机膜层上制备第一平坦层，所述第一平坦层填充至所述凹槽内，所述第一平坦层图案化后形成对应所述薄膜晶体管与所述第一信号线的第一平坦层过孔；
步骤S30，在所述第一平坦层上制备金属层，图案化后形成位于所述显示部并通过所述第一平坦层过孔连接所述薄膜晶体管的辅助电极，以及形成位于所述非显示部并通过所述第一平坦层过孔连接所述第一信号线的第二信号线。
在本申请的制备方法中，在所述步骤S10之前，所述方法还包括以下步骤：
步骤S101，所述阵列基板上依次制备有有源层、栅绝缘层、栅极以及间绝缘层；
步骤S102，对所述间绝缘层与所述栅绝缘层进行光罩制程，形成位于所述显示部且连通所述有源层的源漏极过孔，同时形成位于所述弯曲区域并贯穿部分所述无机膜层的第一中间槽；
步骤S103，在所述间绝缘层上制备源漏金属层，图案化后形成位于所述显示部且电连接所述有源层的源漏极，以及形成位于所述非显示部的所述第一中间槽两侧的所述第一信号线。
在本申请的制备方法中，所述方法还包括以下步骤：
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔，同时在对应所述第一中间槽的位置形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
在本申请的制备方法中，所述钝化层的所述图案化制程中，在所述弯曲区域还同时形成贯穿所述钝化层并嵌套所述第一中间槽的第三中间槽，所述第三中间槽、所述第二中间槽以及所述第一中间槽叠加后形成所述凹槽。
在本申请的制备方法中，所述方法还包括以下步骤：
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔；
步骤S105，对对应所述第一中间槽的剩余所述无机膜层进行图案化，形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
在本申请的制备方法中，在所述步骤S104的所述图案化制程中，在所述弯曲区域还同时形成贯穿所述钝化层并嵌套所述第一中间槽的第三中间槽，所述第三中间槽、所述第二中间槽以及所述第一中间槽叠加后形成所述凹槽。
在本申请的制备方法中，所述方法还包括以下步骤：
步骤S40，在所述辅助电极上制备第二平坦层并进行图案化，形成对应所述辅助电极的第二平坦层过孔；
步骤S50，在所述第二平坦层上制备图案化的阳极，所述阳极通过所述第二平坦层过孔电连接所述辅助电极，并经由所述辅助电极电连接至所述薄膜晶体管。
为实现上述目的，本申请还提供一种采用上述制备方法制备的阵列基板，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域；
所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；以及
第一平坦层，设置于所述无机膜层上，且填充至所述凹槽内；
其中，所述第一平坦层的材料为有机材料。
在本申请的阵列基板中，所述无机膜层包括层叠设置于柔性基板上的缓冲层、栅绝缘层、间绝缘层以及钝化层，所述无机膜层在所述显示部设有贯穿所述间绝缘层与所述栅绝缘层的源漏极过孔，所述凹槽包括相互叠加并嵌套的第一中间槽与第二中间槽，其中，所述第一中间槽与所述源漏极过孔是通过同一道光罩形成的。
在本申请的阵列基板中，对应所述薄膜晶体管的源漏极以及所述第一信号线的位置形成有贯穿所述钝化层的钝化层过孔，所述第二中间槽与所述钝化层过孔是通过同一道光罩形成的。
本申请的有益效果为：相较于现有的阵列基板的制备方法，本申请提供的阵列基板及其制备方法，通过将阵列基板的弯曲区域的第一中间槽与源漏极过孔通过同一道光罩制程形成，以及第二中间槽与钝化层过孔通过同一道光罩制程形成，然后再用平坦层一道填充至凹槽内，从而大大减少光罩的使用次数，节省生产成本，以及避免多次的蚀刻工艺中对器件的损伤。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的阵列基板的制备方法流程图；
图2A～2B为本申请实施例一提供的阵列基板的制备过程示意图；
图3为本申请实施例二提供的阵列基板的制备方法流程图；
图4A～4C为本申请实施例二提供的阵列基板的制备过程示意图；
图5A～5B为本申请实施例三提供的阵列基板的制备过程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请针对现有技术的阵列基板的制备方法，存在光罩使用次数较多，生产成本较高，以及在多次的蚀刻工艺中容易造成器件损伤的技术问题，本实施例能够解决该缺陷。
如图1所示，为本申请实施例一提供的阵列基板的制备方法流程图。并结合图2A～2B所示，为本申请实施例一提供的阵列基板的制备过程示意图。所述方法包括以下步骤：
步骤S10，提供一阵列基板，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域，所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；
结合图2A所示，阵列基板包括显示部2a以及位于所述显示部2a一侧的非显示部2b，且所述非显示部2b上设有弯曲区域20，所述阵列基板对应所述弯曲区域20的部分用于弯折，从而实现窄边框化。所述阵列基板的柔性基板21上制备有无机膜层22，对应所述显示部2a的所述无机膜层22中设有薄膜晶体管23，所述非显示部2b的所述弯曲区域20两侧的所述无机膜层22中设有第一信号线25，其中，所述第一信号线25与所述薄膜晶体管23中的源漏极231是通过同一道光罩制成的。
之后，采用两道光罩工艺在所述弯曲区域20处分别形成第一中间槽241和第二中间槽242，所述第一中间槽241和所述第二中间槽242叠加后形成贯穿所述无机膜层22的凹槽24。即先完成所述无机膜层22的制备，再在所述弯曲区域20处形成所述凹槽24。
在本实施例中，所述无机膜层22包括但不限于第一缓冲层221、第二缓冲层222、第一栅绝缘层223、第二栅绝缘层224、间绝缘层225以及钝化层226。
步骤S20，在所述无机膜层上制备第一平坦层，所述第一平坦层填充至所述凹槽内，所述第一平坦层图案化后形成对应所述薄膜晶体管与所述第一信号线的第一平坦层过孔；
如图2A所示，在所述无机膜层22上制备第一平坦层26，所述第一平坦层26填充至所述凹槽24内，所述第一平坦层26图案化后形成对应所述源漏极231与所述第一信号线25的第一平坦层过孔261。
其中，所述第一平坦层26的材料为有机材料。由于所述凹槽24内的有机填充材料直接采用后续制程的所述第一平坦层26进行填充，因此，省去了一道形成所述凹槽24内的有机填充材料的光罩工艺。
步骤S30，在所述第一平坦层上制备金属层，图案化后形成位于所述显示部并通过所述第一平坦层过孔连接所述薄膜晶体管的辅助电极，以及形成位于所述非显示部并通过所述第一平坦层过孔连接所述第一信号线的第二信号线。
结合图2B所示，在所述第一平坦层26上制备金属层27，所述金属层27经同一道光罩图案化后，形成位于所述显示部2a并通过所述第一平坦层过孔261连接所述源漏极231的辅助电极271，以及形成位于所述非显示部2b并通过所述第一平坦层过孔261连接所述第一信号线25的第二信号线272。
结合图2B所示，所述方法还包括以下步骤：
步骤S40，在所述辅助电极271上制备第二平坦层28并进行图案化，形成对应所述辅助电极271的第二平坦层过孔281；
步骤S50，在所述第二平坦层28上制备图案化的阳极29，所述阳极29通过所述第二平坦层过孔281电连接所述辅助电极271，并经由所述辅助电极271电连接至所述源漏极231。当然，还可以继续制备像素定义层以及间隔垫，此处不做限制。
由于所述显示部2a采用所述辅助电极271搭载所述薄膜晶体管23的形式，即双SD走线，所述源漏极231用作数据信号走线，所述辅助电极271用作高电位源线(即Vdd走线)；所述非显示不＝部2b采用所述第二信号线272搭接所述第一信号线25的双层走线设计以减小走线之间间距(Pitch)，在所述弯曲区域20采用所述第二信号线272，所述辅助电极271与所述薄膜晶体管23中的第一栅极以及第二栅极之间采用所述源漏极进行桥接，以减小相连金属膜层间段差，防止出现蚀刻异常。所述第一平坦层26在光罩制程中保留所述凹槽24内的所述第一平坦层26以完成有机光阻的填充，从而增加所述弯曲区域20的制程能力。
另外，在所述钝化层226蚀刻过程中，对所述弯曲区域20的所述钝化层226进行部分蚀刻，形成贯穿所述钝化层226的第三中间槽243，且所述第三中间槽243嵌套所述第一中间槽241，所述第一中间槽241嵌套所述第二中间槽242，从而进一步增加所述阵列基板的弯曲能力。
本申请实施例二提供的阵列基板的制备方法，与上述实施例一的区别在于：在本实施例中，所述凹槽的第一中间槽是与所述无机膜层上形成的源漏极过孔经同一道光罩工艺同时形成的，进一步减少了光罩的使用次数。
具体如图3所示，在上述实施例一的所述步骤S10之前还包括以下步骤：
步骤S101，所述阵列基板上依次制备有有源层、栅绝缘层、栅极以及间绝缘层；
参照图4A所示，在柔性基板41上依次形成第一缓冲层421、第二缓冲层422、有源层431、第一栅绝缘层423、第一栅极432、第二栅绝缘层424、第二栅极433、间绝缘层425。
步骤S102，对所述间绝缘层与所述栅绝缘层进行光罩制程，形成位于所述显示部且连通所述有源层的源漏极过孔，同时形成位于所述弯曲区域并贯穿部分所述无机膜层的第一中间槽；
如图4A所示，经过一道光罩制程之后，在所述阵列基板的显示部4a的无机膜层42上形成连通所述有源层431的源漏极过孔44，同时形成位于非显示部4b的弯曲区域40且贯穿部分所述无机膜层42的第一中间槽451。
步骤S103，在所述间绝缘层上制备源漏金属层，图案化后形成位于所述显示部且电连接所述有源层的源漏极，以及形成位于所述非显示部的所述第一中间槽两侧的所述第一信号线。
如图4B所示，在所述间绝缘层425上制备源漏金属层(图中未标示)，经同一道光罩工艺后形成薄膜晶体管43中的源漏极434，以及形成位于所述第一中间槽451两侧的第一信号线46。
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔；
如图4B所示，在所述源漏极434上制备钝化层47并进行图案化制程，形成对应所述源漏极434与所述第一信号线46的钝化层过孔471。
步骤S105，对对应所述第一中间槽的剩余所述无机膜层进行图案化，形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
如图4C所示，对所述第一中间槽451对应位置的剩余所述无机膜层42进行图案化，形成贯穿所述无机膜层42并嵌套于所述第一中间槽451中的第二中间槽452，所述第二中间槽452与所述第一中间槽451叠加后形成所述凹槽45。
之后，在所述钝化层47上依次形成第一平坦层、辅助电极与第二信号线、第二平坦层、阳极等，此处不再赘述，具体请参照上述实施例一中的描述。
本申请实施例三提供的阵列基板的制备方法，与上述实施例二的区别在于：在本实施例中，所述凹槽的第二中间槽是与所述钝化层过孔经同一道光罩工艺同时形成的，在上述实施例二的基础上又进一步减少了光罩的使用次数。
上述实施例二中所述步骤S101～S103与本实施例的制备方法相同，具体可参照上述实施例二中描述，本实施例在形成上述步骤S103中所述的阵列基板后，转接至如下步骤:
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔，同时在对应所述第一中间槽的位置形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
参照图5A所示，所述阵列基板包括显示部5a以及非显示部5b，所述非显示部5b的弯曲区域50形成有第一中间槽531，在所述阵列基板的间绝缘层51上制备钝化层52。
参照图5B所示，对所述钝化层52进行光罩制程，经过同一道光罩工艺形成钝化层过孔521，同时在所述弯曲区域50形成对应所述第一中间槽531的第二中间槽532，所述第二中间槽532与所述第一中间槽531叠加后形成位于所述弯曲区域50并贯穿无机膜层的凹槽53。
当然，在所述步骤S104的图案化制程中，在所述弯曲区域50还可以同时形成贯穿所述钝化层52并嵌套所述第一中间槽531的第三中间槽(图中未标示)，所述第三中间槽、所述第二中间槽532以及所述第一中间槽531叠加后形成所述凹槽53。
之后，在所述钝化层52上依次形成第一平坦层、辅助电极与第二信号线、第二平坦层、阳极等，此处不再赘述，具体请参照上述实施例一中的描述。
本申请还提供一种采用上述制备方法制备的阵列基板，请参照上述实施例中的描述，以及图2A～2B、或图4A～4C、或者图5A～5B所示，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域；所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；以及第一平坦层，设置于所述无机膜层上，且填充至所述凹槽内；其中，所述第一平坦层的材料为有机材料。所述凹槽包括相互叠加并嵌套的第一中间槽与第二中间槽。
在一种实施例中，所述第一中间槽与所述源漏极过孔是通过同一道光罩形成的。
在一种实施例中，所述第二中间槽与所述钝化层过孔是通过同一道光罩形成的。
在一种实施例中，所述凹槽还包括嵌套所述第一中间槽的第三中间槽，所述第三中间槽与所述第二中间槽以及所述钝化层过孔是通过同一道光罩形成的。
本申请提供的阵列基板及其制备方法，通过将阵列基板的弯曲区域的第一中间槽与源漏极过孔通过同一道光罩制程形成，以及第二中间槽与钝化层过孔通过同一道光罩制程形成，然后再用平坦层一道填充至凹槽内，从而大大减少光罩的使用次数，节省生产成本，以及避免多次的蚀刻工艺中对器件的损伤。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S10，提供一阵列基板，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域，所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；
步骤S20，在所述无机膜层上制备第一平坦层，所述第一平坦层填充至所述凹槽内，所述第一平坦层图案化后形成对应所述薄膜晶体管与所述第一信号线的第一平坦层过孔；
步骤S30，在所述第一平坦层上制备金属层，图案化后形成位于所述显示部并通过所述第一平坦层过孔连接所述薄膜晶体管的辅助电极，以及形成位于所述非显示部并通过所述第一平坦层过孔连接所述第一信号线的第二信号线。
2.根据权利要求1所述的制备方法，其特征在于，在所述步骤S10之前，所述方法还包括以下步骤：
步骤S101，所述阵列基板上依次制备有有源层、栅绝缘层、栅极以及间绝缘层；
步骤S102，对所述间绝缘层与所述栅绝缘层进行光罩制程，形成位于所述显示部且连通所述有源层的源漏极过孔，同时形成位于所述弯曲区域并贯穿部分所述无机膜层的第一中间槽；
步骤S103，在所述间绝缘层上制备源漏金属层，图案化后形成位于所述显示部且电连接所述有源层的源漏极，以及形成位于所述非显示部的所述第一中间槽两侧的所述第一信号线。
3.根据权利要求2所述的制备方法，其特征在于，所述方法还包括以下步骤：
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔，同时在对应所述第一中间槽的位置形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
4.根据权利要求3所述的制备方法，其特征在于，所述钝化层的所述图案化制程中，在所述弯曲区域还同时形成贯穿所述钝化层并嵌套所述第一中间槽的第三中间槽，所述第三中间槽、所述第二中间槽以及所述第一中间槽叠加后形成所述凹槽。
5.根据权利要求2所述的制备方法，其特征在于，所述方法还包括以下步骤：
步骤S104，在所述源漏极上制备钝化层并进行图案化制程，形成对应所述源漏极与所述第一信号线的钝化层过孔；
步骤S105，对对应所述第一中间槽的剩余所述无机膜层进行图案化，形成贯穿所述无机膜层并嵌套于所述第一中间槽中的第二中间槽，所述第二中间槽与所述第一中间槽叠加后形成所述凹槽。
6.根据权利要求5所述的制备方法，其特征在于，在所述步骤S104的所述图案化制程中，在所述弯曲区域还同时形成贯穿所述钝化层并嵌套所述第一中间槽的第三中间槽，所述第三中间槽、所述第二中间槽以及所述第一中间槽叠加后形成所述凹槽。
7.根据权利要求1所述的制备方法，其特征在于，所述方法还包括以下步骤：
步骤S40，在所述辅助电极上制备第二平坦层并进行图案化，形成对应所述辅助电极的第二平坦层过孔；
步骤S50，在所述第二平坦层上制备图案化的阳极，所述阳极通过所述第二平坦层过孔电连接所述辅助电极，并经由所述辅助电极电连接至所述薄膜晶体管。
8.一种如权利要求1～7任一权利要求所述的制备方法制备的阵列基板，其特征在于，所述阵列基板包括显示部以及位于所述显示部一侧的非显示部，所述非显示部上设有弯曲区域；
所述显示部包括位于无机膜层中的薄膜晶体管，所述非显示部包括对应所述弯曲区域且贯穿所述无机膜层的凹槽，以及位于所述凹槽两侧的第一信号线；以及
第一平坦层，设置于所述无机膜层上，且填充至所述凹槽内；
其中，所述第一平坦层的材料为有机材料。
9.根据权利要求8所述的阵列基板，其特征在于，所述无机膜层包括层叠设置于柔性基板上的缓冲层、栅绝缘层、间绝缘层以及钝化层，所述无机膜层在所述显示部设有贯穿所述间绝缘层与所述栅绝缘层的源漏极过孔，所述凹槽包括相互叠加并嵌套的第一中间槽与第二中间槽，其中，所述第一中间槽与所述源漏极过孔是通过同一道光罩形成的。
10.根据权利要求9所述的阵列基板，其特征在于，对应所述薄膜晶体管的源漏极以及所述第一信号线的位置形成有贯穿所述钝化层的钝化层过孔，所述第二中间槽与所述钝化层过孔是通过同一道光罩形成的。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811544629.7A CN109659322B (zh) | 2018-12-17 | 2018-12-17 | 一种阵列基板及其制备方法 |
| PCT/CN2019/071579 WO2020124713A1 (zh) | 2018-12-17 | 2019-01-14 | 一种阵列基板及其制备方法 |
| US16/631,198 US20210358968A1 (en) | 2018-12-17 | 2019-01-14 | Array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811544629.7A CN109659322B (zh) | 2018-12-17 | 2018-12-17 | 一种阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659322A true CN109659322A (zh) | 2019-04-19 |
| CN109659322B CN109659322B (zh) | 2020-12-08 |
Family
ID=66113286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811544629.7A Active CN109659322B (zh) | 2018-12-17 | 2018-12-17 | 一种阵列基板及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210358968A1 (zh) |
| CN (1) | CN109659322B (zh) |
| WO (1) | WO2020124713A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534475A (zh) * | 2019-08-19 | 2019-12-03 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| WO2021003880A1 (zh) * | 2019-07-05 | 2021-01-14 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259579B (zh) * | 2020-10-10 | 2024-06-07 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928456A (zh) * | 2013-12-26 | 2014-07-16 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| US20180006098A1 (en) * | 2016-07-04 | 2018-01-04 | Samsung Display Co., Ltd. | Organic light-emitting display device and manufacturing method thereof |
| CN108550612A (zh) * | 2018-05-29 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104915052B (zh) * | 2015-04-24 | 2018-03-30 | 武汉华星光电技术有限公司 | 触控显示装置及其制备方法、电子设备 |
-
2018
- 2018-12-17 CN CN201811544629.7A patent/CN109659322B/zh active Active
-
2019
- 2019-01-14 US US16/631,198 patent/US20210358968A1/en not_active Abandoned
- 2019-01-14 WO PCT/CN2019/071579 patent/WO2020124713A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928456A (zh) * | 2013-12-26 | 2014-07-16 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| US20180006098A1 (en) * | 2016-07-04 | 2018-01-04 | Samsung Display Co., Ltd. | Organic light-emitting display device and manufacturing method thereof |
| CN108550612A (zh) * | 2018-05-29 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021003880A1 (zh) * | 2019-07-05 | 2021-01-14 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板及其制备方法 |
| CN110534475A (zh) * | 2019-08-19 | 2019-12-03 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| WO2021031358A1 (zh) * | 2019-08-19 | 2021-02-25 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| US11349108B2 (en) | 2019-08-19 | 2022-05-31 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020124713A1 (zh) | 2020-06-25 |
| CN109659322B (zh) | 2020-12-08 |
| US20210358968A1 (en) | 2021-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
| US20160111442A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN109659322A (zh) | 一种阵列基板及其制备方法 | |
| JP2006086520A (ja) | アレイ基板及びその製造方法 | |
| US9798405B2 (en) | Touch display panel structure, method for forming the same, and touch display device | |
| US9971220B2 (en) | COA substrate and manufacturing method thereof | |
| EP3270416A1 (en) | Pixel unit and preparation method therefor, array substrate and display device | |
| US20160041433A1 (en) | Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| US10978493B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| US10418390B2 (en) | Pixel array substrate | |
| CN104218042A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN107123384B (zh) | 一种显示基板的测试方法及应用于显示设备的基板 | |
| US20160329361A1 (en) | Pixel structure, manufacturing method thereof and display panel | |
| US9305945B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| CN103077944A (zh) | 显示装置、阵列基板及其制作方法 | |
| CN103293807A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN103913916B (zh) | 一种阵列基板及其制造方法、液晶显示屏 | |
| US10598995B2 (en) | Array substrate, fabrication method, and corresponding display panel and electronic device | |
| CN105425492B (zh) | 阵列基板及其制备方法 | |
| US20160380005A1 (en) | Array substrate, preparation method thereof and display device | |
| WO2016021320A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN107589606A (zh) | 阵列基板及其制作方法、显示装置 | |
| JP4850589B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |