CN109659317B - 薄膜晶体管阵列基板及显示装置 - Google Patents
薄膜晶体管阵列基板及显示装置 Download PDFInfo
- Publication number
- CN109659317B CN109659317B CN201811473600.4A CN201811473600A CN109659317B CN 109659317 B CN109659317 B CN 109659317B CN 201811473600 A CN201811473600 A CN 201811473600A CN 109659317 B CN109659317 B CN 109659317B
- Authority
- CN
- China
- Prior art keywords
- source
- gate
- trace
- source electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本申请提供一种薄膜晶体管阵列基板和显示面板。其中，所述薄膜晶体管阵列基板包括：多条栅极信号线；多条源极信号线；多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔；多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔。
Description
技术领域
本申请涉及电子显示领域，尤其涉及一种薄膜晶体管阵列基板及显示装置。
背景技术
近年来,随着智能终端的发展，用户对电子显示设备的外形有了更高的要求。具有窄边框、高屏占比的显示屏、移动智能设备更被用户所青睐。屏占比是最早用于手机上的一个概念，用于表示屏幕和移动设备前面板面积的相对比值，它是移动设备外观设计上比较容易获得视觉好感的参数。
对于液晶显示器，为了实现显示功能，需要从显示面板进行连接走线，使控制电路与显示屏内的薄膜晶体管层相连，实现显示控制。通常，连接走线位于显示面板的显示区域外侧的非显示区域中。目前，大部分的显示设备中，连接走线所占据的区域通常为显示面板面积的5％～10％左右，难以进一步缩减，导致移动设备的屏占比无法进一步缩小，达到用户对“全面屏”的要求。
因此，有必要减小显示面板上连接走线所占据的区域面积，以便进一步提高显示设备的屏占比。
发明内容
本申请提供一种薄膜晶体管阵列基板，以解决目前显示面板的屏占比无法进一步减小的技术问题。
为解决上述问题，本申请提供的技术方案如下：
一种薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板包括：
多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；
多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；
多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔；
多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔。
根据本申请的其中一个方面，所述第一栅极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘；所述第二栅极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘。
根据本申请的其中一个方面，所述第一源极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘；所述第二源极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘。
根据本申请的其中一个方面，所述第一栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和第二栅极走线之间的绝缘层，实现第一栅极走线和第二栅极走线之间的电连接，形成栅极走线。
根据本申请的其中一个方面，所述第一源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和第二源极走线之间的绝缘层，实现第一源极走线和第二源极走线之间的电连接。
根据本申请的其中一个方面，所述第二栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和栅极信号线之间的绝缘层，实现第一栅极走线和栅极信号线之间的电连接。
根据本申请的其中一个方面，所述第二源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和源极信号线之间的绝缘层，实现第一源极走线和源极信号线之间的电连接。
根据本申请的其中一个方面，所述薄膜晶体管阵列基板还包括绑定区和接地走线，其中，
所述多条栅极走线的一端与栅极信号线相连，另一端延伸至所述绑定区中；所述多条源极走线的一端与源极信号线相连，另一端延伸至所述绑定区中；
所述接地走线从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区。
根据本申请的其中一个方面，所述源极信号线的数目与所述源极走线的数目相等；所述栅极信号线的数目与所述栅极走线的数目相等。
相应的，本申请还提供了一种显示面板，其中，所述显示面板包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：
多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；
多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；
多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔；
多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔。
本申请利用现有的栅极数据线和源极数据线的布线格局，将栅极走线和源极走线分别设置在多条栅极数据线之间和多条源极数据线之间，从而将位于显示面板边缘的非显示区中的栅极走线和源极走线设置在显示区内，减小了非显示区的面积，大幅度提高了显示面板的屏占比。
附图说明
图1为本申请具体实施方式中的薄膜晶体管阵列基板中的一个晶体管的结构示意图；
图2为现有技术中的显示面板的薄膜晶体管阵列基板的结构示意图；
图3为本申请具体实施方式中的薄膜晶体管阵列基板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
首先对现有技术进行简要说明。参见图2，图2为现有技术中的显示面板的薄膜晶体管阵列基板的结构示意图。现有技术中，薄膜晶体管阵列的栅极数据线彼此平行，并从两端引出，分别与位于显示面板非显示区的栅极走线相连。所述薄膜晶体管阵列的源极数据线彼此平行，且与所述栅极数据线垂直，并从两端引出，分别与位于显示面板非显示区的源极走线相连。由于栅极走线和源极走线均分布于薄膜晶体管阵列基板的非显示区，从而使得非显示区的面积无法进一步减小，无法进一步提高屏占比。
因此，本申请提供一种薄膜晶体管阵列基板，以解决目前显示面板的屏占比无法进一步减小的技术问题。参见图3，本申请提供了一种薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板包括：多条栅极信号线250，多条源极信号线260，多条栅极走线以及多条源极走线。下面将结合附图对本申请进行详细说明。
参见图1和图3，图1为本申请具体实施方式中的薄膜晶体管阵列基板中的一个晶体管的结构示意图，图3为本申请具体实施方式中的薄膜晶体管阵列基板的结构示意图。如图1所示，所述薄膜晶体管阵列基板从下到上依次包括：基板100、缓冲层110、有源区130、层间介质层150、第一绝缘层170、第二绝缘层190。其中，源极120b、栅极120a和漏极130c位于有源区130中，源极120b通过源极通孔以及位于所述源极通孔中的金属插塞180连接至源极信号线260，栅极120a通过栅极通孔以及位于所述栅极通孔中的金属插塞140连接至栅极信号线250。其中，栅极信号线250位于第一平面中，具体的，所述第一平面为位于层间介质层上方的第一绝缘层170，所述第二平面为位于所述第一绝缘层170上方的第二绝缘层190。
所述栅极信号线150位于第一平面(即第一绝缘层170)内，且彼此平行设置；所述源极信号线160位于第二平面(即第二绝缘层190)内，且彼此平行设置。所述源极信号线160与所述栅极信号线150垂直。所述源极信号线160的数目与所述源极走线的数目相等；所述栅极信号线150的数目与所述栅极走线的数目相等。
具体的，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线211和第二栅极走线212的第一栅极走线通孔213、以及连接所述栅极信号线250和所述第一栅极走线211的第二栅极走线通孔214。其中，所述第一栅极走线211与所述栅极信号线150平行设置，且与所述源极信号线150电绝缘；所述第二栅极走线212与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。
具体的，所述第一栅极走线通孔213彼此之间电绝缘，且贯穿位于所述第一栅极走线211和第二栅极走线212之间的第一绝缘层170，实现第一栅极走线211和第二栅极走线212之间的电连接，形成栅极走线。
具体的，所述第二栅极走线通孔214彼此之间电绝缘，且贯穿位于所述第一栅极走线211和栅极信号线150之间的绝缘层(即层间介质层150)，实现第一栅极走线212和栅极信号线150之间的电连接。
具体的，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。
具体的，所述第一源极走线221与所述栅极信号线150平行设置，且与所述栅极信号线150电绝缘；所述第二源极走线与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。
根据本申请的其中一个方面，所述第一源极走线通孔223彼此之间电绝缘，且贯穿位于所述第一源极走线221和第二源极走线222之间的第一绝缘层170，实现第一源极走线221和第二源极走线222之间的电连接。
具体的，所述第二源极走线通孔224彼此之间电绝缘，且贯穿位于所述第一源极走线221和源极信号线160之间的绝缘层(即层间介质层150)，实现第一源极走线221和源极信号线160之间的电连接。
优选的，如图3所示，所述薄膜晶体管阵列基板还包括绑定区230和接地走线240，其中所述多条栅极走线的一端与栅极信号线150相连，另一端延伸至所述绑定区230中；所述多条源极走线的一端与源极信号线160相连，另一端延伸至所述绑定区230中；所述接地走线240从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区230。
相应的，本申请还提供了一种显示面板，其中，所述显示面板包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：
多条栅极信号线150，所述栅极信号线150位于第一平面内，且彼此平行设置；
多条源极信号线160，所述源极信号线160位于第二平面内，且彼此平行设置，所述源极信号线160与所述栅极信号150线垂直；
多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔213、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔214；
多条源极走线，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。
所述栅极信号线150位于第一平面(即第一绝缘层170)内，且彼此平行设置；所述源极信号线160位于第二平面(即第二绝缘层190)内，且彼此平行设置。所述源极信号线160与所述栅极信号线150垂直。所述源极信号线160的数目与所述源极走线的数目相等；所述栅极信号线150的数目与所述栅极走线的数目相等。
具体的，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线211和第二栅极走线212的第一栅极走线通孔213、以及连接所述栅极信号线250和所述第一栅极走线211的第二栅极走线通孔214。其中，所述第一栅极走线211与所述栅极信号线150平行设置，且与所述源极信号线150电绝缘；所述第二栅极走线212与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。
具体的，所述第一栅极走线通孔213彼此之间电绝缘，且贯穿位于所述第一栅极走线211和第二栅极走线212之间的第一绝缘层170，实现第一栅极走线211和第二栅极走线212之间的电连接，形成栅极走线。
具体的，所述第二栅极走线通孔214彼此之间电绝缘，且贯穿位于所述第一栅极走线211和栅极信号线150之间的绝缘层(即层间介质层150)，实现第一栅极走线212和栅极信号线150之间的电连接。
具体的，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。
具体的，所述第一源极走线221与所述栅极信号线150平行设置，且与所述栅极信号线150电绝缘；所述第二源极走线与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。
根据本申请的其中一个方面，所述第一源极走线通孔223彼此之间电绝缘，且贯穿位于所述第一源极走线221和第二源极走线222之间的第一绝缘层170，实现第一源极走线221和第二源极走线222之间的电连接。
具体的，所述第二源极走线通孔224彼此之间电绝缘，且贯穿位于所述第一源极走线221和源极信号线160之间的绝缘层(即层间介质层150)，实现第一源极走线221和源极信号线160之间的电连接。
优选的，如图3所示，所述薄膜晶体管阵列基板还包括绑定区230和接地走线240，其中所述多条栅极走线的一端与栅极信号线150相连，另一端延伸至所述绑定区230中；所述多条源极走线的一端与源极信号线160相连，另一端延伸至所述绑定区230中；所述接地走线240从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区230。
本申请的有益效果为：本申请利用现有的栅极数据线和源极数据线的布线格局，将栅极走线和源极走线分别设置在多条栅极数据线之间和多条源极数据线之间，从而将位于显示面板边缘的非显示区中的栅极走线和源极走线设置在显示区内，减小了非显示区的面积，大幅度提高了显示面板的屏占比。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括第一区域和第二区域，所述第一区域位于所述第二区域的一侧，所述薄膜晶体管阵列基板包括：
多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；
多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；
多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔，且所述栅极走线位于所述第一区域上；
多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔，且所述源极走线位于所述第二区域上。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一栅极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘；所述第二栅极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一源极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘；所述第二源极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和第二栅极走线之间的绝缘层，实现第一栅极走线和第二栅极走线之间的电连接，形成栅极走线。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和第二源极走线之间的绝缘层，实现第一源极走线和第二源极走线之间的电连接。
6.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和栅极信号线之间的绝缘层，实现第一栅极走线和栅极信号线之间的电连接。
7.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和源极信号线之间的绝缘层，实现第一源极走线和源极信号线之间的电连接。
8.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括绑定区和接地走线，其中，
所述多条栅极走线的一端与栅极信号线相连，另一端延伸至所述绑定区中；所述多条源极走线的一端与源极信号线相连，另一端延伸至所述绑定区中；
所述接地走线从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区。
9.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述源极信号线的数目与所述源极走线的数目相等；所述栅极信号线的数目与所述栅极走线的数目相等。
10.一种显示面板，其特征在于，所述显示面板包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括第一区域和第二区域，所述第一区域位于所述第二区域的一侧，所述薄膜晶体管阵列基板包括：
多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；
多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；
多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔，且所述栅极走线位于所述第一区域上；
多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔，且所述源极走线位于所述第二区域上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811473600.4A CN109659317B (zh) | 2018-12-04 | 2018-12-04 | 薄膜晶体管阵列基板及显示装置 |
| US16/477,887 US10923509B2 (en) | 2018-12-04 | 2018-12-25 | Thin film transistor array substrate and display panel |
| PCT/CN2018/123345 WO2020113707A1 (zh) | 2018-12-04 | 2018-12-25 | 薄膜晶体管阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811473600.4A CN109659317B (zh) | 2018-12-04 | 2018-12-04 | 薄膜晶体管阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659317A CN109659317A (zh) | 2019-04-19 |
| CN109659317B true CN109659317B (zh) | 2021-01-01 |
Family
ID=66112784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811473600.4A Active CN109659317B (zh) | 2018-12-04 | 2018-12-04 | 薄膜晶体管阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109659317B (zh) |
| WO (1) | WO2020113707A1 (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091885A (zh) * | 2013-01-18 | 2013-05-08 | 北京京东方光电科技有限公司 | 一种液晶显示面板及制备方法 |
| CN104134429A (zh) * | 2014-05-28 | 2014-11-05 | 友达光电股份有限公司 | 一种液晶显示器 |
| CN104977740A (zh) * | 2015-07-29 | 2015-10-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN106200176A (zh) * | 2016-08-25 | 2016-12-07 | 深圳市华星光电技术有限公司 | 显示面板及显示器 |
| CN106773415A (zh) * | 2017-01-16 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN106932980A (zh) * | 2017-03-29 | 2017-07-07 | 武汉华星光电技术有限公司 | 一种goa阵列基板及液晶面板 |
| CN108649035A (zh) * | 2018-04-26 | 2018-10-12 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403320B (zh) * | 2010-09-16 | 2015-05-20 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| KR101859711B1 (ko) * | 2011-09-22 | 2018-05-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102059785B1 (ko) * | 2013-04-30 | 2019-12-27 | 엘지디스플레이 주식회사 | 네로우 베젤 타입 액정표시장치용 어레이 기판 |
| CN104934458A (zh) * | 2015-06-29 | 2015-09-23 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法和显示装置 |
-
2018
- 2018-12-04 CN CN201811473600.4A patent/CN109659317B/zh active Active
- 2018-12-25 WO PCT/CN2018/123345 patent/WO2020113707A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091885A (zh) * | 2013-01-18 | 2013-05-08 | 北京京东方光电科技有限公司 | 一种液晶显示面板及制备方法 |
| CN104134429A (zh) * | 2014-05-28 | 2014-11-05 | 友达光电股份有限公司 | 一种液晶显示器 |
| CN104977740A (zh) * | 2015-07-29 | 2015-10-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN106200176A (zh) * | 2016-08-25 | 2016-12-07 | 深圳市华星光电技术有限公司 | 显示面板及显示器 |
| CN106773415A (zh) * | 2017-01-16 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN106932980A (zh) * | 2017-03-29 | 2017-07-07 | 武汉华星光电技术有限公司 | 一种goa阵列基板及液晶面板 |
| CN108649035A (zh) * | 2018-04-26 | 2018-10-12 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659317A (zh) | 2019-04-19 |
| WO2020113707A1 (zh) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108598142B (zh) | 柔性显示基板、柔性显示面板和柔性显示装置 | |
| CN108445686B (zh) | 阵列基板、显示面板与显示装置 | |
| CN109541867B (zh) | 一种显示面板和显示装置 | |
| CN107203296B (zh) | 一种显示面板及其制造方法、显示装置 | |
| CN112419904B (zh) | 一种显示面板及其制作方法、显示装置 | |
| CN107132685B (zh) | 一种显示基板、显示面板和显示装置 | |
| CN108831302B (zh) | 显示面板及显示装置 | |
| CN106653722B (zh) | 显示面板和显示装置 | |
| US11036099B2 (en) | Array substrate comprising a plurality of touch signal lines having multiple non-touch-signal-transmitting lines comprising a curved section curving and detouring around a through hole | |
| CN106200162B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN107490913B (zh) | 阵列基板、显示面板及显示装置 | |
| CN207148492U (zh) | 一种阵列基板、显示面板及显示装置 | |
| KR20170034188A (ko) | 디스플레이 장치 | |
| CN107390941B (zh) | 触控基板、触控面板、显示基板、显示面板和显示装置 | |
| CN102306650A (zh) | 像素结构及其制作方法 | |
| CN107065287B (zh) | 一种显示面板和显示装置 | |
| US10088724B2 (en) | Display panel and displaying device | |
| CN109686757B (zh) | 柔性基板及采用该柔性基板的显示面板 | |
| CN112466209A (zh) | 显示面板和显示装置 | |
| CN109491546B (zh) | 一种窄边框触摸面板与制造方法 | |
| WO2020118981A1 (zh) | 触控显示面板及触控显示装置 | |
| CN116047820A (zh) | 阵列基板、显示面板及显示装置 | |
| CN111312765B (zh) | 显示装置及显示装置的制备方法 | |
| CN211236524U (zh) | 显示面板及其显示装置 | |
| US11893178B2 (en) | Display panel, display device and method for fabricating the display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |