CN109644551B - 电路板和其制造方法 - Google Patents

电路板和其制造方法 Download PDF

Info

Publication number
CN109644551B
CN109644551B CN201780052960.4A CN201780052960A CN109644551B CN 109644551 B CN109644551 B CN 109644551B CN 201780052960 A CN201780052960 A CN 201780052960A CN 109644551 B CN109644551 B CN 109644551B
Authority
CN
China
Prior art keywords
layer
circuit board
copper
inhibiting
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780052960.4A
Other languages
English (en)
Other versions
CN109644551A (zh
Inventor
胡贝特·特拉格泽
亚历山大·诺伊曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Schweizer Electronic AG
Original Assignee
Continental Automotive GmbH
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH, Schweizer Electronic AG filed Critical Continental Automotive GmbH
Publication of CN109644551A publication Critical patent/CN109644551A/zh
Application granted granted Critical
Publication of CN109644551B publication Critical patent/CN109644551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Abstract

本发明涉及一种电路板(10、10'、10”)，具有至少一个绝缘的衬底层(SL1、SL2、SL3、Sl4、SL5)和布置在至少一个绝缘的衬底层(SL1、SL2、SL3、Sl4、SL5)上的多个导电的铜层(C1、C2、C3)，其中导电的铜层(C1、C2、C3)中的至少一个至少在两侧涂覆有由用于抑制电子迁移的材料构成的层(HS1、HS2、HS3)，其中在一个由用于抑制电子迁移的材料构成的层(HS1、HS2)上设置另一金属层(M1、M2、M3、M3')，另一金属层又涂覆有由用于抑制电子迁移的材料构成的另一层(HS3、HS3')。

Description

电路板和其制造方法
技术领域
本发明涉及一种电路板以及一种用于制造电路板的方法。
背景技术
电路板例如在机动车中用于电子调节和控制车辆变速器。在此情况下，电路板通常构成为刚性电路板，刚性电路板一方面将分立器件和高度集成的模块彼此电连接并且另一方面用作为它们的载体。
为此，电路板由一个或多个衬底层构成，衬底层由玻璃纤维增强的硬化的环氧树脂构成，衬底层为了构成导电结构、尤其是印制导线而在单侧或双侧覆铜。在多层电路板中，这些衬底片中的一个或多个借助所谓的半固化片(Prepreg)并且部分也附加地与铜箔压合。衬底片和半固化片形成多层电路板的电绝缘的衬底层。
电绝缘的衬底层之间的绝缘印制导线通过金属化的钻孔(也称为金属化通孔(接触通孔，Durchkontaktierung))在电路板中彼此电连接。现有技术中已知金属化通孔的不同制造方法。通常，首先钻出穿过电路板的多个电绝缘的衬底层的孔，对孔进行清洁。随后，在电镀铜增强之前，使不导电的钻孔壁变得能导电。绝缘的印制导线的电连接可行性的另一实施变体是盲孔。
在电路板运行时，在供电电势下施加的高直流电压也持久地在电路板内部的绝缘材料(FR4)中产生静电场。电场引起铜离子迁移到绝缘材料中。由此随时间流逝产生的积聚物会导致贯穿绝缘层的危险击穿。因为通过积聚物从电路板的电路阴极起形成能导电的细丝并且细丝在衬底层表面的下方朝电路阳极方向生长，所以该现象在专业领域中称作为CAF(代表Conductive Anodic Filament(导电性阳极细丝物))。因此，这种能导电的细丝的形成会导致至少两个印制导线之间的短路并进而导致电路板损坏甚至损毁。
对于能导电的细丝的形成而言必要的是，衬底片(例如在玻璃纤维增强的环氧树脂片中)的粘结减低和电化学腐蚀。粘结降低例如能够由于机械压力、热压力和/或湿气而出现。电化学腐蚀尤其由于所存在的湿气而促生。
至今为止本领域的目标是，通过遵守设计规则、即例如遵守最小间距来限制上述现象的出现(例如参见“
Figure BDA0001980154560000021
Kurzschluss im BCP bei hohen Spannungen(高压下BCP中的危险短路)”，Dirk Müller著,Elektronikpraxis第19号，2014年10月6日，54至56页)。
由DE 10 2011 082 537 A1已知，为了保护在侵蚀性环境(例如在变速箱油中)使用的电路板，布置在表面上的用于装配电组件的铜面或用于使电路板的至少两个层电连接的铜面以及露出的印制导线涂覆有另一金属层。
发明内容
由此出发，根据本发明提出具有权利要求1特征的电路板以及具有权利要求7特征的用于制造电路板的方法。
本发明基于如下构思，为了减小出现所描述的CAF效应的风险，电路板的导电的铜层至少在两侧存在抑制电子迁移的材料层。在本申请中，非决定性的是，铜层是否在电路板的表面处露出或者以不同的方式露出(例如电路板贯通钻孔的铜覆层)或者是否涉及内置的或“掩埋的”铜层。在两侧施加的抑制层中的至少一个上设置另一金属层，例如以用于增强和/或改进导电特性。同样，在该另一金属层上施加抑制层。
在本文的含义中，“两侧”应理解为垂直于铜层的延伸方向而延伸的两个表面。
还能够提出，铜层的侧壁也涂覆有抑制电子迁移的材料，从而实现抑制层的全面涂覆。在此，能够包含与在相应铜层的两个表面上的抑制层中相同的材料，但是也能够包含不同的材料，这将在下文中根据示例性实施例更详细地阐述。
因此，根据本发明，电路板的导电的铜层中的至少一个在两侧涂覆有由如下材料构成的层，该材料具有抑制电子迁移的作用。适合的材料例如包括锌或黄铜(铜-锌合金)或者镍或镍化合物(例如NiP)。镍或镍化合物例如能够使用在具有其他适合材料的层序列中，即例如镍-金或镍-钯-金。作为抑制层材料，也考虑锡或其他材料。原则上也能够考虑非金属材料，例如聚酰胺等。在参考所涉及的电路板的具体要求或在考虑工艺要求的情况下，适当材料的选择处于本领域技术人员的能力范围中。
本发明基于如下认知，当CAF效应所基于的电子迁移(即由于布置在电路板中或电路板上的两个导电铜层的阳极/阴极作用而引起离子从导体材料中迁移或扩散)被避免或者至少变得困难，则能够缓解(减小或消除)CAF效应。这通过建立阻挡部(抑制层)来实现，该阻挡部呈由抑制电子迁移的材料构成的层的形式。该抑制层能够设置在导电的铜层的两侧上，因为尤其在内置的铜层中可能在铜层两侧上出现电势差。
上述实施方案不仅适用于外置的而且也(尤其)适用于内置的导电的铜层，而且不仅适合作为印制导线也适合作为多层构造中的通孔或埋孔。
借助本发明，能够将薄抑制层、例如层厚度在几百纳米范围中的抑制层施加在(内置的)导电的铜结构上，借助抑制层能够可靠地避免前文提出的CAF效应，或者至少能够显著地降低CAF效应的风险。由此，相对于现有技术提高了电路板的寿命。
内置的铜结构尤其意指在多层电路板中布置在衬底层之间的铜结构和/或金属化通孔。在双面电路板中同样能够意指金属化通孔或其他伸展穿过衬底层的铜结构。
根据本发明的一个设计方案设置多个衬底层，其中在衬底层之间的铜层或铜结构借助至少一个金属化通孔和/或至少一个埋孔彼此导电连接。在此，用于至少一个金属化通孔或用于至少一个埋孔的钻孔分别配有抑制层。借此，进一步减小出现CAF效应的风险。
在钻孔或金属化通孔的抑制层上施加另一金属层以用于提高金属化通孔或埋孔的导电性。
CAF风险的最小化由以下方式实现：相应最上方的抑制层完全包围位于其下方的铜或金属层、即也覆盖其侧面。
在材料方面，内置的导电铜结构的抑制层和金属化通孔的抑制层不仅能够相同而且也能不同。在选择用于抑制层的材料时，尤其应注意对于后续层来说的腐蚀特性和粘附特性。
因为在电路板的表面上也能够出现电势差，电势差能够诱发有害的电子迁移，所以提出，在电路板表面上在露出的铜层上也分别设置抑制层。在此也适于完全(即也在侧向)覆盖露出的铜层或金属层。在具有所谓的阻焊剂覆盖部的电路板中，在外置的铜结构与阻焊剂之间设置抑制层。在没有阻焊剂的区域中，该抑制层能够与阻焊剂下方的抑制层不同。相应材料的标准是成本、焊接特性、粘附特性，或者，相应材料的标准通常是特性与该上侧上的其他处理或加工相匹配。
相对于已知的电路板，根据本发明构造的电路板的CAF效应降低，从而其寿命被显著提高并且必要时在运行中显著减少有害的失效。根据本发明，避免或至少降低在导电的铜层或铜结构之间的CAF效应、或(只要存在)在导电的铜层与至少一个金属化通孔和/或至少一个埋孔之间的CAF效应、又或者在金属化通孔或埋孔之间的和/或在其他导电结构之间的CAF效应。
本发明的其他优点和设计方案从说明书和附图中得出。
应理解，上面提及的和下面还要阐述的特征不仅能够以相应给出的组合来使用，而且也能够以其他的组合或单独地使用，而没有偏离本发明的范围。
附图说明
根据附图中的实施例示意地示出本发明并且在下文中参考附图详细描述本发明。能够确定，附图的视图中的展示是极其示意性的并且不符合比例尺。此外，所示出的电路板结构的各个层为了更好的识别性而极其超比例地示出。
图1示出根据本发明的多层电路板的一个实施例的示意剖面图。
图2示出具有盲孔的根据本发明的多层电路板的一个可替代实施例的示意剖面图。
图3作为另一实施例示出具有替代实施的盲孔的图2的电路板的局部图。
图4作为另一实施例示出根据本发明的双层电路板的示意剖面图。
图5作为另一实施例示出具有阻焊剂覆盖部的根据本发明的电路板表面的一部分的示意剖面图。
具体实施方式
所有附图中，彼此相对应的部件配有相同的附图标记。
图1示出根据本发明的电路板10的一个实施例的示意剖面图。视图的剖面基本上垂直于通过电路板10展开的延伸平面伸展。
电路板10具有由多个电绝缘的衬底层SL1、SL2、SL3、SL4和SL5构成的已知的层构造，即中央的衬底层SL1、布置在中央层下方或上方的内置的衬底层SL2、SL3以及分别邻接于两个内置的衬底层SL2、SL3的外置的衬底层SL4、SL5。衬底层SL1至SL5例如由玻璃纤维增强的环氧树脂形成。衬底层SL1至SL5固定地彼此连接，例如通过压合或粘合来连接。
衬底层SL1至SL5具有导电的铜层C1、C2和C3。导电的铜层C1至C3形成电路板10内部的导电结构或导电层。尤其是，铜层C1至C3用作为印制导线或导电线路并且用于未示出的电子部件的电连接，这些电子部件被电路板10所装配并且形成电路布置。因此，在外置的衬底层SL4、SL5中的一个或两个上能够借助于焊接、粘结和/或粘合来布置电部件(未示出)，例如晶体管、电阻、半导体部件等，并且这些电部件与导电的铜层电连接。
根据本发明，铜层C1至C3在下侧和上侧上分别具有下部的抑制层HS1或上部的抑制层HS2。抑制层在此理解为由以下材料构成的层，该材料适于抑制从相邻的金属(铜)层中的电子迁移。这种材料能够(非穷尽地)是锌、黄铜、镍化合物，如镍-金(NiAu)或镍-钯-金(NiPdAu)，这种材料又或者能够是锡或非金属材料。
术语铜层的“下侧”和“上侧”在此应理解为指向所属的衬底层的或衬底附近的表面(下侧)和远离所属的衬底层的或远离衬底的表面(上侧)，这与铜层是否施加在衬底层上方或下方无关(即与图中的视图取向无关)。或者，换言之：术语“下侧”和“上侧”与视图中的“上”和“下”无关，而是表示了衬底层与铜层之间的关系。
如前文所述，为了增强铜层C1至C3和/或提高其导电性，全部或单个的铜层C1至C3涂覆有另一金属层。在所示出的实施例中，中央的衬底层SL1上的第一铜层C1和外部的衬底层SL4或SL5上的第三铜层C3在其相应的抑制层上配设有另一金属层M1或M3。然而也能够为更少或更多的铜层配设另一金属层。
在钻孔(金属化通孔，过孔(Vias)、埋孔、盲孔)的情况下，另一金属层为钻孔内壁的现有技术中常见的金属化部。
根据本发明，在相应的铜层C1、C3的相应的上抑制层HS2上施加另一金属层。在另一金属层M1、M3上施加另一抑制层HS3。除了防止CAF效应之外，由此也实现了防腐蚀保护。
在外层上的另一抑制层HS3、即露出的抑制层的情况下，适于的是，该另一抑制层由耐腐蚀的和/或可良好焊接的材料(或材料序列)构成，例如由NiAu或NiPdAu构成。可替代地，含锌或锡的层在此也是可行的。但是如已经阐述的那样，当在没有其他金属层M3的情况下也实现该铜层的所需要的导电性时，则能够直接在铜层C3上构成该露出的抑制层。
本领域技术人员在其专业能力的范围内并且根据设计技术和工艺方面的要求而能够决定，抑制层是否应全部由相同的材料构成或由不同的材料构成。原则上，在电路板内部能够有抑制层的任意材料组合。
在所示出的实施例中，外置的铜结构C3借助于金属化通孔12彼此导电连接。金属化通孔12通过贯穿衬底层SL1至SL5的钻孔制造。将外部的铜层C3也涂覆的抑制层HS2设置作为钻孔内部中的第一层。其效果在于：随后为了提高导电性而设置的另一金属层M3相对于多层电路板10中的其他能导电的结构在CAF效应方面被保护(该抑制层HS2因此为用于另一金属层M3的下抑制层，而该抑制层同时为关于外部的铜层C3的上抑制层)。在一个工序中，抑制层HS2能够不仅施加在铜层C1/C3上，而且也施加在钻孔内壁上。但是也能够有以下情况，例如当期望有不同的材料时，在分开的工序中将抑制层施加在铜层C1/C3上和施加在钻孔内壁上。
此时，在钻孔12中的另一金属层M3上施加外置的衬底层SL4和SL5的抑制层HS3，该抑制层例如(如已经阐述的那样)能够构成为镍-金层或镍-钯-金层，又或者构成为锌层或黄铜层。
施加在两个内置的衬底层SL2和SL3上的导电铜层C2在其上侧上也具有薄抑制层HS2，该抑制层优选是耐腐蚀的。内置的铜层C2上的该抑制层HS2的可焊性不是强制必需的，因为在该铜层上没有施加电子部件。如果要为内置的表面装配电子部件，那么相应地也需要内置的抑制层HS2具有良好的可焊性。
在所示出的实施例中，在内置的铜层C2上形成由锌层或黄铜层形成的抑制层HS2。锌和黄铜尤其良好地适合作为防腐蚀部并且在导电的铜结构上形成阻挡部以防止导电铜结构的铜组分脱出。借此，CAF效应被可靠地避免或至少最小化。
此外，所示出的实施例还具有所谓的埋孔14(其也称为“buried via”)。借助埋孔14将中央的衬底层SL1的内置的铜结构C1导电地彼此连接。埋孔14与内壁处的金属化通孔12类似地具有薄抑制层HS2，以可靠地避免CAF效应或至少使CAF效应最小化。在抑制层HS2上施加另一金属层M1，在另一金属层上又设有抑制层HS3，以便也为另一金属层M1防止CAF效应。因此，基础铜层C1和另一金属层M1都分别在两侧具有抑制层，其中铜层的上抑制层为另一金属层的下抑制层。
图1的实施例仅用于解释目的。尤其应确定，本发明不局限于内置和外置的层以及金属化通孔和埋孔的所示出的组合，而是在设计电路板构造时为本领域技术人员提供这些构件的任意组合。
在图2和3的实施例中，电路板10附加地还具有所谓的盲孔16(blind via)。盲孔16以导电的方式将外置的(在附图的视图中)上衬底层SL5的导电的铜层C3与中央的衬底层SL1的导电的铜层C1连接。此外，盲孔16配有与金属化通孔12的所描述的抑制层HS2类似构成的抑制层HS2，该抑制层直接施加到盲孔16的内壁上。
在该制造方法中，以适当的方式将金属化通孔12的和盲孔16的抑制层HS2同时沉积。但是可替代地，这也能够在不同的时间点进行。
为了提高导电性，抑制层HS2涂覆有另一金属层。在图2的实施例的情况下，其此时能够为完整的金属填充部M3’。但是可替代于此，其也能够为模仿盲孔16的加深部的金属层M3，这例如在图3中示例性示出。在这两个变体中，此时又在金属层M3或M3’上邻接有抑制层HS3。在图2的实例中，抑制层HS2水平地封闭盲孔16，而在图3的实例中抑制层HS3沿着金属层M3伸入到盲孔16中。
如从图2和3的视图中可见，盲孔16的抑制层HS2引出到外置的上衬底层SL5上并且在一个部段中平行于衬底层SL5的表面伸展，并且在此该抑制层HS2覆盖布置在外置的上衬底层SL5上的铜层C3。抑制层HS2的该引出部段又配有金属填充部M3、M3’的材料，该材料层状地施加在抑制层HS2的外置部段上。
图4以示意剖面图示出根据本发明的双层电路板10’作为另一实施例，该双层电路板具有仅一个衬底层SL1和金属化通孔12。
图4的实施例的电路板10’构成为双面电路板，在电路板的相对置的外表面上施加导电的铜结构C1，这些铜结构借助金属化通孔12导电地彼此连接。
为了制造根据本发明的电路板，使用本领域技术人员已知的材料和方法流程，它们因此在下文中不必单独且详细地阐述。
在图4中示出的实施例的简单情况下，提供衬底层SL1，在施加第一抑制层HS1之后，在衬底层上以已知的方式施加或沉积第一铜层C1。可替代地，铜层C1能够借助铜箔来施加，该铜箔在一侧上已经具有一个带有适合作为抑制层的材料的层。最后，作为另外的可替代方案，能够提供覆铜的衬底层，在该衬底层上同样在铜层下方(即衬底层与铜层之间)已经存在适合作为抑制层的层。典型地，可购买到具有适于改进铜箔的粘附特性的黄铜覆层的铜箔。
随后，将另一抑制层(抑制层HS2)施加到铜层C1上。这能够以无电流的方式或电镀地进行(例如无电流的锌沉积或黄铜的化学沉积)，其分别具有至少100nm、典型100nm至1500nm的预设层厚度。也能够设想，在制造多层电路板期间在执行热学工艺时由铜结构和锌覆层产生黄铜。
在如图4的金属化通孔12的情况那样设置通孔的情况下，在施加第二个或上方的抑制层HS2之前进行钻孔步骤。于是，为了覆盖金属化通孔的内壁，随后也能够在一个方法步骤中将抑制层HS2引入到钻孔中(在以本领域技术人员已知的方式事先清洁内壁且使其能实现沉积之后)。抑制层HS2能够化学沉积在金属化通孔的内壁上(或也沉积在根据图1和2的实施例的埋孔的内壁上)。这例如借助化学浴沉积来进行。对此，事先借助于电路板技术领域的技术人员已知的方法使得不能导电的钻孔壁能导电，以便借助电镀工艺为钻孔壁配设抑制层。
随后，能够将另一金属层M1电镀沉积到抑制层上。对此，例如将铜沉积在抑制层上。在该情况下，抑制层由适当的金属或适当的金属化合物构成，由此实现后续的电镀沉积。
在刻蚀工艺中，对所施加的层进行刻蚀直到衬底层为止，由此实现所期望的导体结构，并且在下一步骤中，沉积另一抑制层HS3(在图4的实例的情况下是外部的抑制层)。另一抑制层HS3被如下施加，即其完全地覆盖导体结构，也就是不仅在表面上而且也侧向地(导体侧壁)进行覆盖，这例如在附图中可以良好地识别出并且在图4中借助所示箭头P说明。特别地，另一抑制层HS3也延伸穿过整个金属化通孔12(又或者图1的埋孔14)。
如果电路板应包括多个衬底层，那么通过如下方式重复所描述的过程：其上具有所实现的结构的第一(中央)衬底层SL1与另外的衬底层SL2、SL3压合，在另外的衬底层上又相应地施加另外的铜层和/或进行钻孔。因此，例如图4的实施例中示出的电路板能够用作为用于与其上和其下安置的另外衬底层压合的基础。通过在压合过程中液化的树脂进入通孔中，实现了埋孔。
在外置的衬底层的导电的铜层上(如图4的实施例中的铜层C1或图1至3的实施例的情况下的铜层C3)，优选同样分别例如无电流地沉积金属或金属化合物以构成外置的抑制层HS3。例如，镍金化合物作为金属化合物被化学沉积。在外置的铜层的抑制层中，要额外注意材料的可焊性，因此镍金是特别适合的。可替代地，也能够使用成本更低廉的材料，例如锌或锡。
在其中将阻焊剂覆盖部设置在表面上的电路板的情况下，例如能够如图5中示出的另外的实施例中那样进行。
图5以示意剖面图示出根据本发明的电路板10”的表面的一部分，其具有施加在表面上的阻焊剂覆盖部20。与图1的实施例中的情况类似，电路板10”在图5的视图中的左侧上具有金属化通孔12。在电路板的表面上，即在上衬底层SL5的表面上，根据本发明的层序列形成印制导线30，该层序列由下抑制层HS1、铜层C3、上抑制层HS2、另一金属层M3以及另一抑制层HS3构成，印制导线引导至电路板10”的右侧上的接线部位40。接线部位40没有阻焊剂并且此外由阻焊剂覆盖部20包围。
为了构成接线部位40，有如下过程：在如前述那样施加另一金属层M3和随后的用于构成印制导线30的刻蚀过程之后，施加抑制层HS3，抑制层完全地覆盖另一金属层还有(在边缘处)覆盖位于其下方的层。抑制层HS3优选涉及成本低廉的、但是良好实现电子迁移抑制的材料，例如锌或黄铜。于是，抑制层HS3和电路板10”的整个表面用阻焊剂覆盖部20遮盖。在要构成接线部位的区域中，移除阻焊剂，即露出接线部位。随后，在露出区域中又移除由锌或黄铜构成的另一抑制层HS3，并且作为替代材料施加由镍或镍化合物构成的另一抑制层HS3'或者施加包括镍或镍化合物的层序列(NiAu或NiPdAu)。随后，在该接线部位40上能够执行焊接工艺，粘合或线键合工艺。在此，除了成本因素(由锌或黄铜构成的层比包括金或钯的层序列显著更便宜)之外，材料选择的标准是与在相应的抑制层上继续加工或处理相关的相应材料特性(如对于阻焊剂的粘附特性，对于接线部位的焊接特性等等)。
显然地，所描述的措施也能够以其他的几何形状或以其他的层构造(例如没有另一金属层M3)来实现。

Claims (12)

1.一种用于制造电路板的方法，所述方法包括如下步骤：
-由衬底层和铜层与位于所述衬底层与所述铜层之间的用于抑制电子迁移的中间层构成层序列，
-将用于抑制电子迁移的上层施加到所述铜层上，
-将另一金属层沉积到用于抑制电子迁移的所述上层上，
-刻蚀上述层结构以构成导体结构，
-沉积用于抑制电子迁移的另一层；
其中，所述方法还包括利用以下步骤在所述电路板上构成由阻焊剂包围的接线部位的步骤：
-在电路板的表面上，将阻焊剂覆盖部施加在由用于抑制电子迁移的第一材料构成的所述另一层上，
-在所述另一层上方的设置为接线部位的区域中移除所述阻焊剂，
-在设置为接线部位的区域中移除所述另一层的所述第一材料，
-在露出区域中通过涂覆由用于抑制电子迁移的第二材料构成的层来构成所述接线部位；
其中所述第二材料不同于所述第一材料。
2.根据权利要求1所述的方法，所述方法在构成所述层序列的步骤之后还包括以下步骤：
-对所述层序列钻孔。
3.根据权利要求1或2所述的方法，其中，所述方法还包括通过将所述层序列与另外的衬底层压合形成另外的电路板层的步骤。
4.根据权利要求1或2所述的方法，其中，用于抑制电子迁移的材料选自以下中的一种或多种：锌、黄铜、镍、镍化合物或锡。
5.根据权利要求4所述的方法，其中，用于抑制电子迁移的所述中间层和所述上层由锌或黄铜或镍化合物形成，并且由镍化合物形成用于抑制电子迁移的另一层。
6.根据权利要求4所述的方法，其中，镍或镍化合物呈层序列的形式。
7.根据权利要求6所述的方法，其中，所述层序列是镍-金或镍-钯-金。
8.一种由权利要求1-7中任一项所述的方法制造的电路板，包括至少一个绝缘的衬底层和布置在所述至少一个绝缘的衬底层上的多个导电的铜层，其中，所述导电的铜层中的至少一个铜层在两侧分别涂覆有用于抑制电子迁移的中间层和上层，其中在用于抑制电子迁移的所述上层上设有另一金属层，所述另一金属层又涂覆有用于抑制电子迁移的另一层，所述中间层布置在所述至少一个绝缘的衬底层和所述导电的铜层中的至少一个铜层之间；所述电路板还包括阻焊剂覆盖部，在最上方的铜层与所述阻焊剂覆盖部之间设有用于抑制电子迁移的所述另一层，其中，用于构成接线部位的区域不具有阻焊剂覆盖部，并且通过由用于抑制电子迁移的材料构成的抑制层形成所述接线部位的表面材料，该用于抑制电子迁移的材料与设置在所述阻焊剂覆盖部下方的用于抑制电子迁移的所述另一层的材料不同。
9.根据权利要求8所述的电路板，其中，设置至少一个钻孔，所述钻孔将至少两个所述铜层连接，在所述钻孔的内壁上施加有用于抑制电子迁移的所述另一层。
10.根据权利要求9所述的电路板，其中，所述钻孔是金属化通孔、埋孔和/或盲孔。
11.根据权利要求8所述的电路板，其中，用于抑制电子迁移的材料是锌、黄铜、包括镍或镍化合物的层序列、锡和/或聚合物。
12.根据权利要求11所述的电路板，其中，所述层序列是镍-金或镍-钯-金。
CN201780052960.4A 2016-08-30 2017-08-10 电路板和其制造方法 Active CN109644551B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016216308.6A DE102016216308B4 (de) 2016-08-30 2016-08-30 Leiterplatte und Verfahren zu deren Herstellung
DE102016216308.6 2016-08-30
PCT/EP2017/070360 WO2018041595A1 (de) 2016-08-30 2017-08-10 Leiterplatte und verfahren zu deren herstellung

Publications (2)

Publication Number Publication Date
CN109644551A CN109644551A (zh) 2019-04-16
CN109644551B true CN109644551B (zh) 2023-01-24

Family

ID=59745259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052960.4A Active CN109644551B (zh) 2016-08-30 2017-08-10 电路板和其制造方法

Country Status (5)

Country Link
US (1) US10834810B2 (zh)
EP (1) EP3508040B1 (zh)
CN (1) CN109644551B (zh)
DE (1) DE102016216308B4 (zh)
WO (1) WO2018041595A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991922B1 (ko) * 2017-04-28 2019-06-21 주식회사 진영알앤에스 금 적층 구리 필름 및 그 제조 방법
KR20210000161A (ko) * 2019-06-24 2021-01-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102019220451A1 (de) * 2019-12-20 2021-06-24 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE102019220458A1 (de) * 2019-12-20 2021-06-24 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197996A (zh) * 1997-04-25 1998-11-04 株式会社东芝 焊料合金及其用途
CN102293070A (zh) * 2009-01-27 2011-12-21 Dcc-发展电路及元件有限公司 生产多层印制电路板的方法、防粘材料以及多层印制电路板和该方法的用途

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US5738931A (en) 1994-09-16 1998-04-14 Kabushiki Kaisha Toshiba Electronic device and magnetic device
US6242349B1 (en) 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US7007378B2 (en) * 1999-06-24 2006-03-07 International Business Machines Corporation Process for manufacturing a printed wiring board
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
TWI251920B (en) * 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
US7694413B2 (en) 2006-06-30 2010-04-13 Intel Corporation Method of making a bottomless via
JP5286893B2 (ja) 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP5188915B2 (ja) * 2008-09-30 2013-04-24 富士フイルム株式会社 配線形成方法
US8450619B2 (en) * 2010-01-07 2013-05-28 International Business Machines Corporation Current spreading in organic substrates
KR101097670B1 (ko) 2010-04-20 2011-12-22 서울대학교산학협력단 인쇄회로기판 및 이의 제조방법
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
DE102011082537A1 (de) 2011-09-12 2013-03-14 Robert Bosch Gmbh Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197996A (zh) * 1997-04-25 1998-11-04 株式会社东芝 焊料合金及其用途
CN102293070A (zh) * 2009-01-27 2011-12-21 Dcc-发展电路及元件有限公司 生产多层印制电路板的方法、防粘材料以及多层印制电路板和该方法的用途

Also Published As

Publication number Publication date
DE102016216308A1 (de) 2018-03-01
US20190223286A1 (en) 2019-07-18
CN109644551A (zh) 2019-04-16
DE102016216308B4 (de) 2022-06-15
US10834810B2 (en) 2020-11-10
WO2018041595A1 (de) 2018-03-08
EP3508040A1 (de) 2019-07-10
EP3508040B1 (de) 2020-09-30

Similar Documents

Publication Publication Date Title
CN109644551B (zh) 电路板和其制造方法
CN1254162C (zh) 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构
US20060183354A1 (en) Via providing multiple electrically conductive paths
US20040065960A1 (en) Electronic package with filled blinds vias
CN1180665C (zh) 印刷布线板
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
US20060137904A1 (en) Multilayer printed wiring board and method of manufacturing the same
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
CN102209431A (zh) 多层配线基板
CN109587928B (zh) 印刷电路板
CN105517344A (zh) 嵌入式电路板以及制造该嵌入式电路板的方法
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
US20020140105A1 (en) High strength vias
KR20110053373A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
CN104115571A (zh) 印刷电路板及其制造方法
JP4185480B2 (ja) 積層無鉛めっきを用いた半導体装置及びその製造方法
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
TWI674820B (zh) 印刷電路板
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
US20090283305A1 (en) Tin-silver compound coating on printed circuit boards
CN101227803A (zh) 具导电结构的电路板及其制法
US10912202B2 (en) Method of manufacturing printed circuit board
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant