CN109644002B - 可扩展的随机逐次逼近寄存器模数转换器 - Google Patents

可扩展的随机逐次逼近寄存器模数转换器 Download PDF

Info

Publication number
CN109644002B
CN109644002B CN201780053343.6A CN201780053343A CN109644002B CN 109644002 B CN109644002 B CN 109644002B CN 201780053343 A CN201780053343 A CN 201780053343A CN 109644002 B CN109644002 B CN 109644002B
Authority
CN
China
Prior art keywords
bits
bit
value
sar
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780053343.6A
Other languages
English (en)
Other versions
CN109644002A (zh
Inventor
G·埃谢尔
S·梅尔科维奇
O·迪加尼
H·拉达瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109644002A publication Critical patent/CN109644002A/zh
Application granted granted Critical
Publication of CN109644002B publication Critical patent/CN109644002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

一些实施例包括设备和方法，其使用电容器电路对输入信号的值进行采样；使用比较器将输入信号的值与一系列电压值进行比较，并提供比较结果；使用逐次逼近寄存器(SAR)逻辑电路基于比较结果生成第一位和第二位；以及使用电路计算第二位的值与第一位的一部分位的值的平均值，并且生成表示输入信号的值的输出位，该输出位包括基于平均值生成的位。

Description

可扩展的随机逐次逼近寄存器模数转换器
优先权申请
本申请要求2016年9月30日提交的美国申请序列第15/282,622号的优先权的权益，所述美国申请通过引用以其全部内容结合在此。
技术领域
本文描述的实施例涉及混合信号电路。一些实施例涉及模数转换器。
背景
模数转换器(ADC)广泛用于电子设备或系统，诸如蜂窝电话、平板设备、计算机和许多其他电子产品。ADC将模拟信号转换为数字信号(二进制1和0的组合)。模拟信号可以是从天线(例如，在无线通信设备中)、麦克风或其他源获得的信号。逐次逼近寄存器(SAR)ADC是众多类型的ADC中的一种。在某些电子设备或系统中，设计包括SAR ADC在内的ADC以满足诸如速度、噪音容限水平和功耗等整体操作标准可能会带来挑战。
附图说明
图1示出了根据本文描述的一些实施例的包括SAR ADC的设备。
图2示出了根据本文描述的一些实施例的SAR ADC的示意图。
图3示出了根据本文描述的一些实施例的与图2的SAR ADC的操作相关联的一些信号的示例时序图。
图4示出了根据本文描述的一些实施例的在比较周期期间图2的SAR ADC的比较器的输入节点处的值范围。
图5示出了根据本文描述的一些实施例的包括在输入信号的样本的正常比较周期期间生成的位和在输入信号的样本的附加比较周期期间生成的位的图。
图6示出了根据本文描述的一些实施例的系统(例如，电子系统)形式的设备。
具体实施方式
诸如WiGig和5G的无线通信技术采用宽带宽信号和复杂调制方案。这些技术通常要求低功耗以在移动设备中使用。这就需要ADC能够以6位到9位的有效分辨率转换GHz范围内的信号。为了满足这些要求，现有的ADC拓扑结构可能需要克服一些设计权衡以实现低功耗。
诸如Σ-ΔADC之类的现有拓扑通常不适用于宽带宽信号。传统的Σ-ΔADC可以将信号转换为几百MHz的范围。超出该范围，过采样率(OSR)太小，使得Σ-ΔADC失效。由于需要将敏感信号从转换器携带到转换器，因此Σ-ΔADC的交织可能是不切实际的。由于需要在短时间内产生精确的模拟残余，流水线ADC通常是耗电的。尝试了各种校准方案以克服该问题。然而，这些方案是复杂的并且难懂的。高速转换器适用于高速，但它们对于6位或更高的分辨率可能无效。
当速度和分辨率是由于其低功率特性而成为关键因素时，通常使用SAR转换器。然而，许多传统的SAR转换器可能需要在分辨率和速度之间进行权衡。一些传统技术试图通过交织更多ADC核来提高ADC核分辨率。这会增加交织开销，从而导致更高的功耗。一些其他传统技术试图通过每周期(步长)使用多位来增加核速度。然而，此类技术可以将交织开销与核功耗进行权衡。另一种用于减轻最高有效位(MSB)和最低有效位(LSB)步长之间的不同要求的传统方法涉及使用粗略的前端转换，然后使用精细的后端ADC来解析LSB。粗糙部分通常设计用于速度，并且精细部分用于准确度。这可能会在速度/准确度权衡上有所放松，但在精细的ADC中仍然很强。在一些SAR ADC设计中，精细部分进一步交织，从而增加了复杂性开销和成本。一些其他传统方法可以采用随机方法。然而，这种方法使用它作为确定性量化的替代。
本文描述的技术包括新颖的随机SAR ADC，该随机SAR ADC可以增加SAR ADC的有效分辨率(例如，两位或更多位)并且与传统SAR ADC相比具有更小的速度/功率损失。所描述的SAR ADC借助于配置在权衡分辨率方面具有灵活性。这里描述的SAR ADC可以用于构建具有最少数量的核的功率有效的可扩展交织转换器。所描述的SAR ADC可适用于许多无线通信组件，包括WiGig和5G接收器。
传统的SAR ADC通常要求每个转换周期(步长)的最终准确度。传统SAR ADC中的任何数-模(DAC)稳定误差和/或比较器误差将被携带到最终输出(例如，输出位)。由于典型SAR变化中的DAC电压在MSB步长中比在最终步长中大得多，因此第一步长可能需要更多时间以满足稳定准确度。一些传统的SAR ADC可以在第一步长中添加附加的方案(诸如冗余)以便减轻稳定要求。但是，如果使用单个比较器，如许多传统SAR ADC的情况，则它需要适应最终准确度，即使它可能仅在最后步长中需要。对于给定的功耗，比较器噪音和速度之间的权衡是众所周知的。一些传统技术可能尝试动态地修改比较器特性或者使用不同的比较器来进行粗略步长和精细步长。然而，精细步长的精度和速度/功率之间的权衡仍然存在，并且可能增加电路的复杂性。
在SAR ADC设计中常见的是将物理分辨率(位数)设置为接近所需的有效分辨率，以便最小化每次转换的周期(步长)数。这意味着噪音预算可能会变得更加严格。在大多数情况下，具有更精细量化(受噪音限制)的实现将更有效。对于中等分辨率范围(例如，高达10个有效位)，KT/C噪音通常可以足够低(由于其他考虑因素，电容器尺寸会更大)。因此，主要噪音将是比较器噪音。
与使用单个低噪音比较器的一些传统SAR ADC不同，本文描述的技术中的SAR ADC包括多个(例如，群集)有噪音但快速的比较器。所描述的技术利用如下特征：当比较器输入接近零时，由于存在噪音，它们将给出关于信号的统计信息(这依赖于具有不相关噪音的比较器)。本文所描述的技术中的SAR ADC可以重复一些比较周期(例如，最后的比较周期)一次或多次以获得关于输入的附加信息。与所有比较器将输入与零进行比较的一些传统SARADC不同，所描述的SAR ADC中的比较器获得不同的输入(例如，电压范围内的不同电压)。通过包括在SAR ADC中电容器阵列的内插，不同的输入在零附近线性扩展。两个比较器之间的电压差是“确定性LSB”，并且被设计为噪音Σ的量级。可以不需要准确了解噪音特性。输入的线性扩展产生累积分布函数，该函数与已知斜率几乎是线性的。这允许用简单技术(诸如通过对MSB进行平均和利用或不利用最小的噪音相关增益因子添加到MSB)完成信号的重建(如下面更详细描述的)。在噪音可能不是问题的粗略步长期间，比较器的数量可以用于每个周期(每个步长)的多位和/或可以关闭一些比较器。
下面更详细描述的SAR ADC包括具有多个比较器(例如，六个比较器)的每周期2位SAR，其之前是粗略的六级量化。比较器可以具有相对于ADC信噪比(SNR)更高的噪音。因此，可以使得它们更快。使用本文描述的SAR ADC的单核可以以相对较高的频率(例如，在660MHz或更高的范围内)操作，该单核具有至少7.5有效位数(ENOB)的分辨率。
所描述的SAR ADC在粗略步长中提供足够的冗余以避免任何稳定问题。电容器阵列的无源内插矩阵用于创建向比较器的线性扩展输入。在精细步长中，比较器的输入为噪音级别的量级。可以重复这些精细步长以用于实现期望的分辨率(具有指数递减的返回)。所实现的分辨率将受到其他非理想性(例如，KT/C噪音)的限制。比较器的数量和附加比较周期的数量给出了信号的统计近似。该近似的准确度不仅取决于比较的数量，还取决于与量化LSB相比较的噪音水平。
总之，与一些传统SAR ADC相比，本文描述的SAR ADC可以相对快速、可扩展并且消耗更少的功率。其他改进在下文描述。
图1示出了根据本文描述的一些实施例的包括SAR ADC 102的设备。设备100可以包括或被包括在电子设备或系统中(诸如处理器(例如，通用处理器或专用集成电路(ASIC))、片上系统(SoC)、无线通信设备(例如，蜂窝电话)、平板电脑、计算机或其他电子物品或系统。如图1所示，设备100可以包括输入电路101和耦合到SAR ADC 102的功能单元103。输入电路101可以操作以用于接收信号(例如，模拟信号)VRECV，该信号VRECV可以是来自于天线或从其他信号源的信号。输入电路101可以包括组件(诸如放大器、滤波器和其他组件)，以用于改善信号VRECV的质量。输入电路101可以基于信号VRECV来生成信号(例如，输入信号)V输入。信号V输入是模拟信号。SAR ADC 102可以操作用于将信号V输入转换为信息(例如，输出信息)D输出，该信息是信号V输入的数字表示。信息D输出可以包括位(例如，编码)输入电路101可以向功能单元103提供信息D输出以进行进一步处理。SAR ADC102可以包括下面参考图2至图6描述的任何SAR ADC。
图2示出了根据本文描述的一些实施例的SAR ADC 202的示意图。SAR ADC 202可以对应于图1的SAR ADC 102。如图2所示，SAR ADC 202可包括：电容器电路，该电容器电路包括电容器阵列211和212；比较器电路，该比较器电路包括比较器221、比较器222、比较器223、比较器224、比较器225和比较器226；SAR逻辑电路230；数字重建电路240；加法电路，该加法电路包括加法器245和加法器246；DAC电路，该DAC电路包括DAC 255和DAC256；步长范围电路260；高速ADC 270；开关网络，该开关网络包括开关S1和S2；输入节点281和输出节点282。
SAR ADC 202可以操作以用于在输入节点281处接收信号(例如，输入信号)V输入并且在输出节点282处生成信息(例如，输出信息)D输出。SAR ADC 202可以通过对信号V输入进行采样来生成信息D输出，并且然后将每个样本的值(模拟值)转换为位，这些位作为信息D输出被提供。表示信号V输入的每个样本的数字值的位数基于SAR ADC 202的分辨率。
SAR ADC 202的操作可包括采样阶段和转换阶段。SAR ADC 202可以在采样阶段期间对信号V输入进行采样，并且在转换阶段期间将经采样的信息转换为信息(例如，经转换的信息)DCONV信息DCONV是包括表示信号V输入的值的多个位(例如，编码)的数字信息。然而，为了改善转换的准确性(例如，增加呈现信号V输入的每个样本的ENOB)，SAR ADC 202进一步执行平均操作信息DCONV和重建操作以用于生成信息D输出。因此，信息DCONV和信息D输出都可以表示信号V输入的数字信息。然而，由SAR ADC 202执行的平均操作和重建操作(下面参考图5更详细地描述)可以增加信号V输入的每个样本的ENOB。
在图2中，电容器阵列211和电容器阵列212包括在SAR ADC 202中，以允许采样阶段和转换阶段的时间交织(以下描述)。这种时间交织技术可以改善(例如，增加)SAR ADC202的速度。此外，电容器阵列211和电容器阵列212中的每一个具有电容值的无源内插，使得电容器阵列211和电容器阵列212中的每一个可以在信号V输入的每个样本的转换内的每个比较周期期间向比较器221至比较器226的输入节点提供线性输入范围(例如，六个线性范围)。该内插可以改善(例如，增加)SAR ADC 202的转换准确度。
图3示出了根据本文所述的一些实施例的与图2的SAR ADC 202的操作相关联的一些信号的时序图示例。为了简单起见，图3中的信号在图2中示出。如图3所示，信号V输入可以具有相对于时间不同的值(例如，幅度值)。SAR ADC 202(图2)可以基于信号(时钟信号)CLK输入的定时来(使用电容器阵列211和电容器阵列212)对信号V输入进行采样。SAR ADC 202可以使用比较器221至226来执行信号V输入的每个样本的转换。每次转换可能需要多个比较周期来完成。每个比较周期可以基于信号(时钟信号)CLKCOMP的定时(例如，周期)。例如，每个比较周期可以在信号CLKCOMP的一个周期内执行。在图3中，SAR ADC 202可以使用信号重置DAC在信号V输入的一个样本的转换结束和信号V输入的另一个样本的转换开始之间重置DAC255和DAC 256。
SAR ADC 202可以在采样阶段对信号V输入进行采样，并且基于信号PH1和PH2的定时(例如，阶段)来转换信号V输入的样本。信号PH1和PH2是非重叠信号。SAR ADC 202可以分别基于信号PH1和PH2的定时来控制(例如，开启或关闭)电容器阵列211和212的开关S1和S2(图2)。开关S1和S2中的每一个可包括晶体管(或多个晶体管)。SAR ADC 202可以使用信号PH1(或具有类似于信号PH1的波形的信号)来控制开关S1。SAR ADC 202可以使用信号PH2(或具有类似于信号PH2的波形的信号)来控制开关S2。在SAR ADC 202的操作期间，由于信号PH1和PH2是非重叠信号，所以当开关S2接通(例如，闭合)时开关S1断开(例如，打开)，反之亦然。例如，开关S1和S2可以在图3中的每个时间间隔301、302、303和304中具有相反的状态(接通和断开)。在时间间隔301期间，开关S1接通并且开关S2断开，并且在时间间隔302期间，开关S1断开并且开关S2接通。该模式可以在时间间隔303和304内重复。
图3还示出了电容器阵列211和212对信号VIN的采样的时间交织。例如，SAR ADC202可以在间隔301期间使用电容器阵列211在节点281处(图2中示出)采集信号V输入的样本i，在间隔302期间使用电容器阵列212在节点281处采集信号V输入的样本i+1，在间隔303期间使用电容器阵列211的在节点281处采集信号V输入的样本i+2，以及在间隔304期间使用电容器阵列212在节点281处采集信号V输入的样本i+3。因此，在对节点281处的信号V输入进行采样期间，开关S1和S2可以交替地将电容器阵列211和212耦合到节点281(在节点281与电容器阵列211之间或在节点281与电容器212之间形成电流路径)。在信号V输入的采样中的时间交织允许SAR ADC 202在其转换信号V输入的另一样本(例如，先前样本)的同时采集信号V输入的样本(例如，当前样本)。
例如，如图3所示，在时间间隔301期间，SAR ADC 202可以转换(例如，使用电容器阵列212在时间间隔301之前采样到的)样本i-1；在时间间隔302期间，SAR ADC 202可以转换(在时间间隔301期间采样到的)样本i；在时间间隔303期间，SAR ADC 202可以转换(在时间间隔302期间采样到的)样本i+1；并且在时间间隔304期间，SAR ADC 202可以转换(使用电容器阵列211在时间间隔303期间采样到的)样本i+2。SAR ADC 202可以使用比较器221至226在每个时间间隔301、302、303和304中进行转换。因此，在信号V输入的样本的转换阶段期间，开关S1和S2可以交替地将电容器阵列211和212耦合到比较器221至226(以在比较器221至226的节点(例如，输入节点)A、B、C、D、E和F与电容器阵列211或212之间形成电流路径)。
如图2所示，电容器阵列211和212可以包括相同数量的电容器(例如，十个电容器)并且具有相同的电容器布置和电容器连接。电容器阵列211和212中的每个电容器的电容值基于单位电容器(示为C单位)的整数倍。例如，具有标签5C单位的电容器的电容值可以是具有标签C单位的电容器的电容值的五倍。具有标签4C单位的电容器的电容值可以是具有标签C单位的电容器的电容值的四倍。具有标签3C单位的电容器的电容值可以是具有标签C单位的电容器的电容值的三倍。以及具有标签2C单位的电容器的电容值可以是具有标签C单位的电容器的电容值的两倍。在图2中，在比较器221至226处的节点A、B、C、D、E和F分别与电容器阵列212处的节点A、B、C、D、E和F相同(例如，连接到节点A、B、C、D、E和F)。然而，电容器阵列211和电容器阵列212的开关S1和S2被布置和控制(例如，导通和断开)，使得电容器阵列211和电容器阵列212中一次只有一个阵列可以与比较器221到226一起使用以用于转换VIN样本。
SAR ADC 202包括六个比较器221至226，这些比较器可以操作以用于解析每个比较周期中的至少两个位。替代地，可以使用三个比较器来解析每个比较周期中的两个位。然而，如果在比较周期中发生错误，则这种错误可能保留在输出信息D输出中。如图2所示，包括六个比较器221至226允许两个比较周期之间的重叠值以用于冗余。这意味着如果在比较周期中发生错误(例如，信号VIN的样本的值在特定比较周期的范围之外)，则这种误差将在下一个比较周期的范围内。因此，在下一个比较周期中，可以获得输入样本的正确值。因此，使用六个比较器221至226(而不是三个)来解析每个比较周期中的两个位，比较器221至226可以不需要像传统SAR ADC中的一些比较器那样精确。这进一步改善(例如，增加)速度并改善(例如，降低)SAR ADC 202的功耗。
SAR逻辑电路230可以包括寄存器和控制逻辑，用于基于在正常比较周期期间与在信号V输入的特定样本的附加(例如，重复)比较周期期间来自比较器221至226的比较结果来生成位(表示为DCONV)。然后，如下面参考图5更详细地描述，数字重建电路240可以操作用于基于信息DCONV生成信息DCONV(例如，最终位)。如图2所示，SAR逻辑电路230可以在每个比较周期之后通过路径231加法器245和加法器246来提供信息FB(例如，数字反馈信息)。信息FB具有基于在每个比较周期之后由SAR逻辑电路230生成的位值的值。
高速ADC 270可以操作用于量化信号V输入(例如，将信号与参考信号进行比较)以基于信号V输入的值来提供经量化的信息。SAR逻辑电路230可以使用经量化的信息来进一步改善比较速度(例如，MSB)并帮助快速解析每个转换的位的MSB。它还可以帮助降低敏感节点上的电压，使得它们不会超过SAR ADC 202的电源电压。高速ADC 270可以包括多位分辨率ADC。作为示例，高速ADC 270可以包括X级高速ADC(其中X等于比较器的数量)。
步长范围电路260可以操作用于向加法器245和246两者提供信息STEP(步长)(例如，数字信息)。信息STEP对于不同的比较周期具有不同的值。从一个比较周期到下一个比较周期，信息STEP的值可以减少一个二次因子。例如，对于第1、第2、第3、第4比较周期，信息STEP可以具有xVREF(其中x可以是5/8)、x/4VREF、x/16VREF、x/64VREF等的值等等。电压VREF的值是基于信号V输入的范围(输入范围)的已知值。因此，信息STEP的值可以预先确定并存储在步长范围电路260中。如图2所示，可以将信息STEP值的加到信息FB的值(由SAR逻辑电路230提供)上，并将结果提供给DAC 255。可以从信息FB的值中减去信息STEP的值，并将结果提供给DAC 256。
DAC 255和DAC 256可以操作用于基于从相应的加法器245和246所接收的值分别产生电压VH和VL。电压VH和VL可以由SAR ADC 202用于电压范围的生成，以用于在信号V输入的样本的每个转换周期期间用于电容器阵列211或212的内插。电压VH和VL的值可以从一个比较周期到下一个比较周期不同。DAC 255和DAC 256可以分别产生电压VH和VL，使得电压VH和VL的值可以在每个比较周期之后逐渐收敛到信号V输入的样本的值。在转换信号V输入的每个样本之后，可以重置DAC 255、DAC 256和步长范围电路260。因此，对于每次转换，用于电容器阵列211或212的内插的电压范围可以根据信号V输入的值而不同或相同。
图4示出了根据本文描述的一些实施例的在比较周期期间比较器221至226的节点A、B、C、D、E和F处的值的范围。如图4所示，电压值的范围可以包括基于六个相应等式的六个电压。VH–V输入；(4*VH+VL)/5–V输入；(3*VH+2*VL)–V输入；(2*VH+3*VL)/5–V输入；(VH+4*VL)/5–V输入；以及VL–V输入。这些等式是从每个电容器阵列211和212的内插导出的。如图4所示，比较器221至226的节点A、B、C、D、E和F可以获得不同的输入电压电平。如上所述，通过电容器阵列211或212的内插，输入电平在零附近线性扩展。两个比较器221至226之间的电压差是“确定性LSB”，并且被设计为噪音Σ的量级。如图4所示，输入电平的线性扩展允许与信号V输入的每个样本相关联的重建操作(下面描述)的简化。
图5示出了根据本文描述的一些实施例的包括在输入信号V输入的样本的正常比较周期期间生成的位和在输入信号V输入的样本的附加比较周期期间生成的位的图。如图5所示，时间T0到T8是相对时间点。例如，时间T0发生在时间T1之前，时间T1发生在时间T2之前，等等。SAR ADC 202(例如，使用图2中的SAR逻辑电路230)可以在时间T0和T4之间的正常比较周期(例如，周期0到周期N)期间生成位，并且在时间T4和T8之间的附加(例如，重复)比较周期(例如，周期A0到周期AN)期间生成位。基于在正常比较周期和附加比较周期期间生成的位，SAR ADC 202(例如，使用数字重建电路240)可以对在正常比较周期(在时间T0和T4之间)期间生成的位的一部分(例如，位532)和在附加比较周期(在时间T4和T8之间)期间生成的位540、541和542执行平均操作。在平均操作之后，SAR ADC可以执行重建操作以生成输出位(例如，在图2中呈现为D输出的位)。例如，SAR ADC202可以通过将从平均操作生成的位与来自在正常比较周期期间生成的位的另一部分(例如，包括位530和531的部分)的位组合(例如，相加)来产生输出位。
如图5所示，在正常比较周期期间，SAR ADC 202可以操作用于生成位530、531和532(例如，正常位)。位530可以包括位B00、B01、和B02(其中位B02可以是MSB)。位531可以包括位B10、B11和B12，位532可以包括位BN0、BN1和BN2(其中位BN0可以是LSB)。因此，在正常比较周期的最后比较周期(例如，周期N)期间生成位BN0、BN1和BN2。
在时间T4和T5之间的附加比较周期A0期间(例如，第一重复比较周期)，SAR ADC202可以操作用于生成位540，该位540包括位BA00、BA01和BA02。在时间T5和T6之间的附加比较周期期间(例如，第二重复比较周期)，SAR ADC 202可以操作用于生成位541，该位541包括位BA10、BA11和BA12。在附加比较周期期间(在时间T7和T8之间(例如，第三重复比较周期))，SAR ADC 202可以操作用于生成位542，该位541包括位BAN0、BAN1和BAN2。
在平均操作期间(例如，在时间T8之后执行)，SAR ADC 202可以对位532(在正常比较周期期间生成的位的一部分)、540、541和542(在附加比较周期期间产生的位(例如，所有位))执行数学运算。SAR ADC 202可以存储位530、531、532、540、541和542(在时间T0和T8之间生成)并检取所存储的位中的一些(位532、540、541和542)以进行平均操作。在平均操作中，SAR ADC 202可以计算位532、540、541和542的值的平均值以生成位(例如，下文中称为“平均位”，未在图5中示出)。因此，SAR ADC 202的平均操作生成平均位，该平均位具有的值基于在正常比较周期期间生成的位的一部分(例如，图5中的位532)的值和在附加比较周期期间生成的位(例如，图5中的位540、541和542)的值。
SAR ADC 202可以使用开环方式或闭环方式生成位540、541和542(用于平均操作)。在开环方式中，可以不使用路径231(例如，图2中的反馈路径)。SAR ADC 202可以在比较器221至226(图2)的输入节点处使用相同的值，该值在最后的正常比较周期中使用(生成部分531的位BN0、BN1和BN2)并执行三个不同的比较周期以生成相应的位540、541和542。因此，在开环的方式中，SAR ADC 202可以重复最后的正常比较周期三次，以便生成位540、541和542(图5)。在闭环方式中，可以使用路径231，使得用于生成位540、541和542的每个附加比较周期可以类似于正常比较周期。闭环方式可以提供更准确的结果，并且开环方式可以更快。开环方式中的位540、541和542的值可以与闭环方式中的位540、541和542的值不同。
下面的等式(1)和等式(2)是使用开环方式(等式(1))或闭环方式(等式(2))以用于在平均操作期间计算平均位的平均值DAV的两种方式。在等式(1)和(2)中，DN、DA0、DA1和DAN分别表示位532、位540，位541和位542的十进制值。
DAV＝(DN+DA0+DA1+…+DAN)/(N+2) (1)
DAV＝(N+2)*DN+(N+1)*DA0+N*D A1+…+DAN)/(N+2) (2)
在SAR ADC 202生成平均位之后，它生成输出位(例如，D输出)。由于与从正常比较周期0到N-1的位(例如，位530和531)的生成相关联的SNR可以相对较小，因此SAR ADC可以将平均位(具有值DAV的位)与在正常比较周期0到N-1期间生成的位组合，以生成输出位。因此，输出位的值可以基于平均位的值和在正常比较周期0到N-1期间产生的位的值。
下面的等式(3)示出了输出位D输出的计算。在等式(3)中，D0、D1和DN-1分别表示在正常比较周期的周期0、周期1和周期(N-1)中产生的位的十进制值(图5)。
D输出＝DAV+4*D(N-1)+…+4N-2*D1+4N-1*D0 (3)
SAR ADC 202可以执行任何数量的附加比较周期。例如，可以仅执行一个附加的比较周期以生成图5中的位540(在时间T5和T8之间不执行附加的比较循环)。较少的比较周期可以节省时间，而更多的比较周期可以提高输出位D输出的准确度。
图6示出了根据本文描述的一些实施例的系统(例如，电子系统)600形式的设备。系统600可以包括或被包括在计算机、平板设备、通信设备(例如，用户设备(UE)、蜂窝电话等)或其他电子设备或系统中。如图6所示，系统600可包括处理器605、存储器设备620、存储器控制器630、图形控制器640、输入和输出(I/O)控制器650、显示器652、键盘654、点击设备656、至少一个天线658、总线660、连接器665和前端模块电路670。
处理器605、存储器设备620、存储器控制器630、图形控制器640和I/O控制器650中的每一个可以包括集成电路(IC)芯片。在一些布置中，系统600不必包括显示器。因此，可以从系统600中省略显示器652。在一些布置中，系统600不必包括任何天线。因此，可以从系统600中省略天线658。处理器605可以包括通用处理器或专用集成电路(ASIC)。处理器605可以包括中央处理单元(CPU)。
存储器设备620可以包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器、这些存储器设备的组合或其他类型的存储器。图6示出了存储器设备620是与处理器605分离的独立存储器设备的示例。在替代布置中，存储器设备620和处理器605可以位于相同管芯(例如，半导体管芯)上。在此类替代布置中，存储器设备620是处理器605中的嵌入式存储器，诸如嵌入式DRAM(eDRAM)、嵌入式SRAM(eSRAM)、嵌入式闪存或其他类型的嵌入式存储器。
显示器652可包括液晶显示器(LCD)、触摸屏(例如，电容或电阻触摸屏)或其他类型的显示器。点击设备656可包括鼠标、指示笔或其他类型的点击设备。
I/O控制器650可以包括用于有线或无线通信的通信模块(例如，通过前端模块电路670和一个或多个天线658的通信)。此类无线通信可以包括根据蓝牙通信技术、WiFi通信技术、WiGig通信技术、高级长期演进(LTE-A)通信技术或其他通信技术的通信。
I/O控制器650还可以包括允许系统600根据一个或多个标准或规范(例如，I/O标准或规范)与其他设备或系统通信的模块，包括通用串行总线(USB)、显示端口(DP)、高清多媒体接口(HDMI)、雷电(Thunderbolt)、外围组件互连高速(PCIe)和其他规格。
可以布置连接器665(例如，可以包括诸如引脚之类的端子)以允许系统600耦合到外部设备(或系统)。这可以允许系统600通过连接器665与此类设备(或系统)通信(例如，交换信息)。连接器665可以通过连接666(例如，总线)耦合到I/O控制器650。连接器665、连接666和总线660的至少一部分可包括符合USB、DP、HDMI、雷电(Thunderbolt)、PCIe和其他规范中的至少一个的导线。
天线658可包括一个或多个定向或全向天线，包括例如偶极天线、单极天线、贴片天线、环形天线、微带天线或适于传输RF信号的其他类型的天线。
前端模块电路670可以包括接收器(Rx)671和发射器(Tx)672。发射器672可以操作用于通过天线658将信息从系统600传送到外部设备或系统。接收器671可以操作用于从天线658接收输入信息(例如，模拟输入信号)。接收器671可以包括SAR ADC 602，该SAR ADC602可以包括以上参照图2至图5描述的任何SAR ADC(例如，SAR ADC 202)。
图6示出了彼此分开布置的系统600的组件作为示例。例如，处理器605、存储器设备620、存储器控制器630、图形控制器640、I/O控制器650和前端模块电路670中的每一个可以位于单独的IC(例如，半导体管芯或IC芯片)上。在一些布置中，系统600的两个或更多个组件(例如，处理器605、存储器设备620、图形控制器640、I/O控制器650和前端模块电路670)可以位于形成片上系统(SoC)的相同的管芯上(例如，相同的IC芯片)。
上述设备(例如，SAR ADC 202、接收器671和系统600)和方法(例如，SAR ADC 202、接收器671和系统600的操作)的图示旨在提供对不同实施例的结构并且不旨在提供可能利用本文描述的结构的设备的所有元件和特征的完整描述。
上述设备和方法可包括或被包括在高速计算机、通信和信号处理电路、单处理器模块或多处理器模块、单个嵌入式处理器或多个嵌入式处理器、多核处理器、消息信息交换机、以及包括多层或多芯片模块的专用模块中。此类设备可以进一步作为子组件包括在各种其他设备(例如，电子系统)中，诸如电视、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持计算机等)、平板设备(例如，平板计算机)、工作站、收音机、视频播放器、音频播放器(例如，MP3(运动图像专家组、音频层3)播放器)、车辆、医疗设备(例如，心脏监视器、血压监视器等)、机顶盒等之类的设备。
附加的注释和示例
示例1包括主题(诸如设备、电子设备(例如，电路、电子系统或两者)或机器)，该主题包括：电容器电路，用于对输入信号的值进行采样；比较器，用于将输入信号的值与一系列电压值进行比较，并提供比较结果；逐次逼近寄存器(SAR)逻辑电路，用于基于比较结果生成第一位和第二位；以及电路，用于计算第二位的值与第一位的第一部分的位的值的平均值，并且用于生成表示输入信号的值的输出位，该输出位包括基于平均值生成的位。
在示例2中，示例1的主题可以可选地包括，其中，所述电路用于将基于平均值生成的位与第一位的第二部分的位组合以生成输出位。
在示例3中，示例1或2的主题可以可选地包括，其中比较器用于提供来自比较周期的比较结果，并且SAR逻辑电路用于基于比较周期中的每一个来生成第一位中的至少两个。
在示例4中，示例1或2的主题可以可选地包括，其中SAR逻辑电路用于在生成第一位之后生成第二位。
在示例5中，示例1的主题可以可选地包括，其中SAR逻辑电路用于基于从由比较器执行的至少一个比较周期获得的比较结果中的至少一个来生成第二位。
在示例6中，示例1-5中的任何一个的主题可以可选地包括，其中，第一位的第一部分的位包括第一位中的最低有效位。
在示例7中，示例1-5中的任何一个的主题可以可选地包括，其中，第一位的第二部分的位包括第一位中的最高有效位。
示例8包括主题(诸如设备、电子设备(例如，电路、电子系统或两者)或机器)，该主题包括：输入节点，用于接收输入信号；电容器电路，用于对输入信号的值进行采样；多个比较器，用于在比较周期期间将输入信号的值与一系列电压值进行比较；以及逐次逼近寄存器(SAR)逻辑电路，用于基于来自比较周期的比较结果来生成位，其中比较器的数量大于3，并且SAR逻辑电路用于从每个比较周期生成至少两个位。
在示例9中，示例8的主题可以可选地包括，进一步包括开关，其中，电容器电路包括第一电容器阵列和第二电容器阵列，并且开关用于交替地将第一电容器阵列和第二电容器阵列耦合到输入节点，并且用于交替地将第一电容器阵列和第二电容器阵列耦合到多个比较器。
在示例10中，示例9的主题可以可选地包括，进一步包括第一数-模(DAC)和第二DAC，其中第一DAC和第二DAC用于基于由SAR逻辑电路生成的位来提供一系列电压，并且该一系列电压基于来自第一DAC的电压和来自第二DAC的电压。
在示例11中，示例8的主题可以可选地包括，进一步包括：数字电路，该数字电路耦合到SAR逻辑电路，其中SAR逻辑电路用于生成位的第一位和位的第二位，并且数字电路用于计算第二位的值与第一位的一部分的位的值的平均值，并用于生成表示输入信号的值的输出位，该输出位包括第一位的第二部分的位和基于平均值生成的位。
在示例12中，示例11的主题可以可选地包括，其中SAR逻辑电路用于基于从由比较器执行的至少一个比较周期获得的比较结果中的至少一个来生成第二位。
在示例13中，示例8的主题可以可选地包括，其中比较器用于重复比较周期中的至少一个以提供比较结果中的至少一个比较结果，并且SAR逻辑电路用于基于至少一个比较结果来生成第二位。
示例14包括主题(诸如设备、电子设备(例如，电路、电子系统或两者)或机器)，该主题包括：节点；第一电容器阵列、以及耦合在节点与第一电容器阵列之间的第一开关；第二电容器阵列、以及耦合在节点和第二电容器阵列之间的第二开关；六个比较器、耦合在六个比较器与第一电容器阵列之间的第三开关、以及耦合在六个比较器与第二电容器阵列之间的第四开关；逐次逼近寄存器(SAR)逻辑电路，耦合到六个比较器；第一数－模(DAC)、耦合在第一DAC与第一电容器阵列之间的第五开关、以及耦合在第一DAC与第二电容器阵列之间的第六开关；以及第二DAC、耦合在第二DAC和第一电容器阵列之间的第七开关、以及耦合在第二DAC和第二电容器器阵列之间的第八开关。
在示例15中，示例14的主题可以可选地包括，其中第一和第二电容器阵列具有相同数量的电容器。
在示例16中，示例15的主题可以可选地包括，其中，多个电容器中的多于两个电容器具有不同的电容值。
在示例17中，示例16的主题可以可选地包括，其中，比较器中的每一个包括耦合到接地节点的输入节点。
在示例18中，示例14的主题可以可选地包括，进一步包括耦合在节点和SAR逻辑电路之间的高速模-数。
示例19包括主题(诸如设备、电子设备(例如，电路、电子系统或两者)或机器)，该主题包括：天线和耦合到天线的接收器，该接收器包括逐次逼近寄存器(SAR)模数转换器(ADC)，SAR ADC包括：电容器电路，用于对输入信号值进行采样；比较器，用于将输入信号的值和一系列电压值进行比较并提供比较结果；逐次逼近寄存器(SAR)逻辑电路，用于基于比较结果生成第一位和第二位；以及电路，用于计算第二位的值与第一位的一部分的位的值的平均值，并且用于生成表示输入信号的值的输出位，该输出位包括基于平均值生成的位。
在示例20中，示例19的主题可以可选地包括，其中，比较器包括多于三个的比较器。
在示例21中，示例19的主题可以可选地包括，其中，接收器被包括在设备的前端模块电路中。
在示例22中，示例19的主题可以可选地包括，进一步包括耦合到接收器的连接器，该连接器符合通用串行总线(USB)、高清晰度多媒体接口(HDMI)、雷电(Thunderbolt)、和外围组件互连高速(PCIe)规范之一。
示例23包括主题(诸如操作设备的方法、电子设备(例如，电路、电子系统或两者)或机器)，包括获得输入信号的样本，将输入信号的样本值与一系列电压进行比较以提供比较结果，使用逐次逼近寄存器(SAR)逻辑电路基于比较结果生成第一位和第二位，计算第二位的值和第一位的第一部分的位的值的平均值，基于平均值生成附加位，并生成输出位，使得输出位包括第一位的第二部分的位和附加的位。
在示例24中，示例26的主题可以可选地包括，其中，比较包括向耦合到SAR逻辑电路的比较器提供该一系列电压的六个不同电压。
在示例25中，示例26或27的主题可以可选地包括，其中，生成第一位包括在提供比较结果的每个比较周期中生成至少两个第一位。
在示例26中，示例28的主题可以可选地包括，其中获得输入信号的样本包括将第一电容器阵列和第二电容器阵列交替地耦合到提供输入信号的节点。
在示例27中，示例26或27的主题可以可选地包括，其中，第二位的位数等于第一位的第一部分的位的位数。
在示例28中，示例28的主题可以可选地包括，其中，多个附加位的位数等于第一位的第一部分的位的位数。
示例29包括主题(诸如设备、电子设备(例如，电路、电子系统或两者)或机器)，包括用于执行权利要求23-28的任何方法的装置。
示例1至示例29的主题可以任何组合进行组合。
以上描述和附图示出了一些实施例，以使本领域技术人员能够实践本发明的实施例。其他实施例可以结合结构、逻辑、电气、过程和其他变化。示例仅代表可能的变化。一些施例的部分和特征可以包括在其他实施例的部分和特征中，或者替代其他实施例的部分和特征。对本领域技术人员而言，在阅读和理解上面的描述后，许多其他实施例将是显而易见的。因此，各种实施例的范围由所附权利要求以及这些权利要求所赋予的等价物的全部范围来确定。
提供摘要以遵循37C.F.R.第1.72(b)节，使读者能够确定技术公开的性质和要点。提交该摘要，并且理解该摘要将不用于解释或限制权利要求书的范围或含义。以下权利要求在此并入具体实施方式中，其中每个权利要求自身作为单独的实施方式。
如在本申请和权利要求书中所使用的，由术语“…中的至少一项”接合的一系列项目可意指所列术语的任何组合。例如，短语“A、B和C中的至少一者”可以指A；B；C；A和B；A和C；B和C；或者A、B和C。

Claims (25)

1.一种用于信号处理的设备，包括：
电容器电路，用于对输入信号的值进行采样；
比较器，用于将所述输入信号的值与一系列电压值进行比较，并提供比较结果；
逐次逼近寄存器(SAR)逻辑电路，用于基于所述比较结果生成第一位和第二位；以及
电路，用于计算所述第二位的值和所述第一位的第一部分的位的值的平均值，并生成表示所述输入信号的值的输出位，所述输出位包括基于所述平均值生成的位。
2.如权利要求1所述的设备，其特征在于，所述电路用于将基于所述平均值生成的位与所述第一位的第二部分的位组合，以生成所述输出位。
3.如权利要求1或2所述的设备，其特征在于，所述比较器用于提供来自比较周期的所述比较结果，并且所述SAR逻辑电路用于基于所述比较周期中的每一个来生成所述第一位中的至少两个。
4.如权利要求1或2所述的设备，其特征在于，所述SAR逻辑电路用于在生成所述第一位之后生成所述第二位。
5.如权利要求1所述的设备，其特征在于，所述SAR逻辑电路用于基于从由所述比较器执行的至少一个比较周期获得的所述比较结果中的至少一个来生成所述第二位。
6.如权利要求1所述的设备，其特征在于，所述第一位的第一部分的位包括所述第一位中的最低有效位。
7.如权利要求1所述的设备，其特征在于，所述第一位的第二部分的位包括所述第一位中的最高有效位。
8.一种用于信号处理的设备，包括：
输入节点，用于接收输入信号；
电容器电路，用于对所述输入信号的值进行采样；
多个比较器，用于在比较周期期间将所述输入信号的值与一系列电压值进行比较；
逐次逼近寄存器(SAR)逻辑电路，用于基于从所述比较周期得到的比较结果生成位，其中所述比较器的数量大于三，并且所述SAR逻辑电路用于从所述比较周期中的每一个生成所述位中的至少两个；以及
数字电路，所述数字电路耦合到所述SAR逻辑电路，其中所述SAR逻辑电路用于生成所述位的第一位和所述位的第二位，并且所述数字电路用于计算所述第二位的值和所述第一位的一部分的位的值的平均值，并用于生成表示所述输入信号的值的输出位，所述输出位包括所述第一位的第二部分的位和基于所述平均值生成的位。
9.如权利要求8所述的设备，进一步包括开关，其中，所述电容器电路包括第一电容器阵列和第二电容器阵列，并且所述开关用于交替地将所述第一电容器阵列和所述第二电容器阵列耦合到所述输入节点，并且用于交替地将所述第一电容器阵列和所述第二电容器阵列耦合到所述多个比较器。
10.如权利要求9所述的设备，进一步包括第一数模转换器(DAC)和第二DAC，其中所述第一DAC和所述第二DAC用于基于由所述SAR逻辑电路生成的位来提供一系列电压，并且所述一系列电压基于来自所述第一DAC的电压和来自所述第二DAC的电压。
11.如权利要求8所述的设备，其特征在于，所述SAR逻辑电路用于基于从由所述比较器执行的至少一个比较周期获得的所述比较结果中的至少一个来生成所述第二位。
12.如权利要求8所述的设备，其特征在于，所述比较器用于重复所述比较周期中的至少一个以提供所述比较结果中的至少一个比较结果，并且所述SAR逻辑电路用于基于所述至少一个比较结果来生成第二位。
13.一种用于信号处理的设备，包括：
节点；
第一电容器阵列、以及耦合在所述节点与所述第一电容器阵列之间的第一开关；
第二电容器阵列、以及耦合在所述节点与所述第二电容器阵列之间的第二开关；
六个比较器、耦合在所述六个比较器和所述第一电容器阵列之间的第三开关、以及耦合在所述六个比较器和所述第二电容器阵列之间的第四开关；
逐次逼近寄存器SAR逻辑电路，耦合到所述六个比较器；
第一数-模(DAC)、耦合在所述第一DAC和所述第一电容器阵列之间的第五开关、以及耦合在所述第一DAC和所述第二电容器阵列之间的第六开关；
第二DAC、耦合在所述第二DAC和所述第一电容器阵列之间的第七开关、以及耦合在所述第二DAC和所述第二电容器阵列之间的第八开关；以及
数字电路，所述数字电路耦合到所述SAR逻辑电路，其中所述SAR逻辑电路用于生成第一位和位的第二位，并且所述数字电路用于计算所述第二位的值和所述第一位的一部分的位的值的平均值，并用于生成表示输入信号的值的输出位，所述输出位包括所述第一位的第二部分的位和基于所述平均值生成的位。
14.如权利要求13所述的设备，其特征在于，所述第一电容器阵列和所述第二电容器阵列具有相同数量的电容器。
15.如权利要求14所述的设备，其特征在于，多个电容器中的多于两个电容器具有不同的电容值。
16.如权利要求13所述的设备，进一步包括耦合在所述节点和所述SAR逻辑电路之间的高速模-数。
17.一种用于信号处理的设备，包括：
天线；以及
接收器，所述接收器耦合到所述天线，所述接收器包括逐次逼近寄存器(SAR)模数转换器(ADC)，所述SAR ADC包括：
电容器电路，用于对输入信号的值进行采样；
比较器，用于将所述输入信号的值与一系列电压值进行比较，并提供比较结果；
逐次逼近寄存器(SAR)逻辑电路，用于基于所述比较结果生成第一位和第二位；以及
电路，用于计算所述第二位的值和所述第一位的一部分的位的值的平均值，并生成表示所述输入信号的值的输出位，所述输出位包括基于所述平均值生成的位。
18.如权利要求17所述的设备，其特征在于，所述比较器包括多于三个的比较器。
19.一种操作电子设备的方法，所述方法包括：
获得输入信号的样本；
将所述输入信号的样本的值与一系列电压进行比较，以提供比较结果；
使用逐次逼近寄存器(SAR)逻辑电路基于所述比较结果生成第一位和第二位；以及
计算所述第二位的值和所述第一位的第一部分的位的值的平均值；
基于所述平均值生成附加位；以及
生成输出位，使得所述输出位包括所述第一位的第二部分的位和所述附加位。
20.如权利要求19所述的方法，其特征在于，比较包括将所述一系列电压的六个不同电压提供给耦合到所述SAR逻辑电路的比较器。
21.如权利要求19所述的方法，其特征在于，获得所述输入信号的样本包括将第一电容器阵列和第二电容器阵列交替地耦合到提供所述输入信号的节点。
22.如权利要求19所述的方法，其特征在于，所述第二位的位数等于所述第一位的第一部分的位数。
23.如权利要求19所述的方法，其特征在于，所述附加位的位数等于所述第一位的第一部分的位数。
24.一种用于信号处理的设备，包括用于执行如权利要求19-23中任一项所述的方法的装置。
25.一种机器可读介质，所述机器可读介质存储有指令，所述指令如果由机器执行则操作用于使所述机器执行如权利要求19至23中任一项所述的方法。
CN201780053343.6A 2016-09-30 2017-08-30 可扩展的随机逐次逼近寄存器模数转换器 Active CN109644002B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/282,622 2016-09-30
US15/282,622 US9998162B2 (en) 2016-09-30 2016-09-30 Scalable stochastic successive approximation register analog-to-digital converter
PCT/US2017/049356 WO2018063709A1 (en) 2016-09-30 2017-08-30 Scalable stochastic successive approximation register analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN109644002A CN109644002A (zh) 2019-04-16
CN109644002B true CN109644002B (zh) 2024-04-09

Family

ID=61758475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053343.6A Active CN109644002B (zh) 2016-09-30 2017-08-30 可扩展的随机逐次逼近寄存器模数转换器

Country Status (4)

Country Link
US (1) US9998162B2 (zh)
CN (1) CN109644002B (zh)
DE (1) DE112017003827T5 (zh)
WO (1) WO2018063709A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017168485A1 (ja) * 2016-03-28 2019-01-31 オリンパス株式会社 逐次比較型ａ／ｄ変換回路
JP2018088648A (ja) * 2016-11-29 2018-06-07 ルネサスエレクトロニクス株式会社 固体撮像装置
US11031946B1 (en) * 2020-02-19 2021-06-08 Dialog Semiconductor Apparatus and method for low-latency low-power analog-to-digital conversion with high input signals
CN114499514B (zh) * 2022-04-18 2022-06-14 艾德克斯电子（南京）有限公司 一种相位抖动采样方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器
US8599059B1 (en) * 2012-09-07 2013-12-03 Mediatek Inc. Successive approximation register analog-digital converter and method for operating the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
JP5427663B2 (ja) * 2010-03-24 2014-02-26 スパンション エルエルシー Ａ／ｄ変換器
US8188902B2 (en) * 2010-06-11 2012-05-29 Texas Instruments Incorporated Ternary search SAR ADC
EP2421155B1 (en) * 2010-08-02 2013-07-03 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. A hybrid analog-to-digital converter, an image sensor and a method for providing a plurality of ditigal signals
JP5204176B2 (ja) * 2010-09-06 2013-06-05 株式会社東芝 逐次比較型アナログデジタル変換回路及び受信装置
CN102545900B (zh) * 2010-12-20 2015-05-20 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法
TWI545903B (zh) * 2011-03-17 2016-08-11 安娜卡敦設計公司 類比轉數位轉換器（ａｄｃ）之校正
US8390501B2 (en) * 2011-04-28 2013-03-05 Ncku Research And Development Foundation Successive approximation register ADC with a window predictive function
SG11201400401QA (en) * 2011-09-06 2014-08-28 Univ Singapore An analog-to-digital converter for a multi-channel signal acquisition system
US8618975B2 (en) * 2011-10-26 2013-12-31 Semtech Corporation Multi-bit successive approximation ADC
US8587466B2 (en) * 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8570206B1 (en) * 2012-04-25 2013-10-29 Himax Technologies Limited Multi-bit per cycle successive approximation register ADC
KR102103933B1 (ko) * 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
US9071261B2 (en) * 2013-10-01 2015-06-30 Analog Devices, Inc. Accuracy enhancement techniques for ADCs
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
US9362939B1 (en) * 2014-12-31 2016-06-07 Texas Instruments Incorporated Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US9577654B2 (en) * 2015-06-17 2017-02-21 Cypress Semiconductor Corporation Analog-digital converter and control method
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9520891B1 (en) * 2015-11-17 2016-12-13 International Business Machines Corporation Successive approximation register converter
US9553602B1 (en) * 2016-03-21 2017-01-24 Integrated Device Technology, Inc. Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
US8599059B1 (en) * 2012-09-07 2013-12-03 Mediatek Inc. Successive approximation register analog-digital converter and method for operating the same
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器

Also Published As

Publication number Publication date
CN109644002A (zh) 2019-04-16
US9998162B2 (en) 2018-06-12
WO2018063709A1 (en) 2018-04-05
DE112017003827T5 (de) 2019-04-18
US20180097535A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US9742424B2 (en) Analog-to-digital converter
CN109644002B (zh) 可扩展的随机逐次逼近寄存器模数转换器
US9660662B2 (en) Successive approximation sigma delta analog-to-digital converters
US10148278B2 (en) Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction
Jiang et al. Single-channel, 1.25-GS/s, 6-bit, loop-unrolled asynchronous SAR-ADC in 40nm-CMOS
Hong et al. A 7b 1GS/s 7.2 mW nonbinary 2b/cycle SAR ADC with register-to-DAC direct control
WO2016061784A1 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
CN110880934A (zh) 一种逐次逼近型模数转换器及校准方法
US20100117880A1 (en) Variable sized aperture window of an analog-to-digital converter
US20080024346A1 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
Lee et al. A 100-nW 9.1-ENOB 20-kS/s SAR ADC for portable pulse oximeter
CN112187265A (zh) 用于电力专用通信网的混合型模数转换器及信号收发装置
US11984907B2 (en) Analog-to-digital converting circuit receiving reference voltage from alternatively switched reference voltage generators and reference voltage capacitors and operating method thereof
US9553602B1 (en) Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes
WO2023246410A1 (zh) 一种模数转换电路、控制方法、芯片及电子设备
US8669897B1 (en) Asynchronous successive approximation register analog-to-digital converter and operating method thereof
KR20090063951A (ko) 지연 고정 루프를 이용한 아날로그-디지털 변환기 및아날로그-디지털 변환 방법
US11916565B2 (en) Analog-to-digital converter
US11616511B2 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) timing calibration
US20100283651A1 (en) Cyclic digital to analog converter
Mao et al. A configurable nonbinary 7/8-bit 800-400 MS/s SAR ADC in 65 nm CMOS
US6545627B1 (en) Method and apparatus to perform an analog to digital conversion
CN108055040B (zh) 一种基于多相位时钟的adc结构及其模数转换方法
Pelgrom Successive Approximation Conversion
US12074611B2 (en) High speed SAR ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant