CN109617554B - 一种基于任意阵列的q元准循环ldpc码构造方法 - Google Patents

一种基于任意阵列的q元准循环ldpc码构造方法 Download PDF

Info

Publication number
CN109617554B
CN109617554B CN201811399196.0A CN201811399196A CN109617554B CN 109617554 B CN109617554 B CN 109617554B CN 201811399196 A CN201811399196 A CN 201811399196A CN 109617554 B CN109617554 B CN 109617554B
Authority
CN
China
Prior art keywords
array
ldpc code
quasi
shortest
cyclic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811399196.0A
Other languages
English (en)
Other versions
CN109617554A (zh
Inventor
徐恒舟
朱海
许蒙蒙
周慢杰
王娟娟
朱思峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhoukou Normal University
Original Assignee
Zhoukou Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhoukou Normal University filed Critical Zhoukou Normal University
Priority to CN201811399196.0A priority Critical patent/CN109617554B/zh
Publication of CN109617554A publication Critical patent/CN109617554A/zh
Application granted granted Critical
Publication of CN109617554B publication Critical patent/CN109617554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于任意阵列的Q元准循环LDPC码构造方法，对于任意阵列，都能方便地构造出所需要的准循环LDPC码，大大降低了准循环LDPC码的构造复杂度，并且构造出的准循环LDPC码的性能比已有的LDPC码的性能更加优异。通过仿真表明，本发明构造的LDPC码与现有技术构造的LDPC码相比，提高了编码增益。

Description

一种基于任意阵列的Q元准循环LDPC码构造方法
技术领域
本发明涉及无线通信技术领域，更具体的说是涉及一种基于任意阵列的Q元准循环LDPC码构造方法。
背景技术
在通信系统中，为了提高通信的可靠度，通常采用信道编码方案。随着迭代译码的兴起，一类可逼近Shannon容量限的线性分组码受到了越来越多的关注。这类码就是低密度奇偶校验码(LDPC)码。LDPC码的研究主要集中以下四个方面：1)LDPC码的构造与优化设计；2)低复杂度的编码及其译码算法；3)LDPC码的性能及结构分析；4)LDPC码的应用。为了更多、更好的应用，构造性能优异并且适合于低复杂度编译码算法的LDPC码是至关重要的。
目前，LDPC码的构造方法大致可以分为随机构造方法和结构化构造方法。随机构造方法主要是按照某种特定法则或者规则并借助于计算机搜索的方法，如：逐次边增长(PEG)算法。而结构化方法主要是基于代数或者组合结构，如：基于有限域、有限几何和组合设计等构造LDPC码的方法。此外，LDPC码的结构化构造方法还经常使用一些矩阵处理技术，如：掩模、叠加、散列等。对于随机构造的LDPC码校验矩阵中的非零元素是随机分布的，毫无规律，不易于硬件实现，而结构化LDPC码主要有以下三个优点：1)校验矩阵具有“好”的结构，如：循环或者准循环结构，可以利用移位寄存器实现线性编译码，从而容易设计出好的编译码算法；2)在码的设计中，容易避免短环(尤其是长度为4的环)的产生，使得码的围长尽可能地大或者环分布尽可能地好；3)在中短码长下，结构化LDPC码的性能要优于随机LDPC码。
目前，构造一个结构化LDPC码，必须学会这些数学工具，如有限域、有限几何、组合设计等，并且还得会运用矩阵掩模、叠加、散列等技术。此外，根据码长和码率的变化，需要基于不同的代数或者组合结构构造LDPC码，这样增加了构造的复杂度。
准循环LDPC码是一类重要的结构化LDPC码。它的校验矩阵和生成矩阵都可以用循环或者准循环矩阵表示出来。而这种循环或者准循环结构正好可以用于设计它们的低复杂度编译码算法，并且可以用线性移位寄存器进行硬件实现。
因此，如何简单、方便地构造性能优异的准循环LDPC码一直是信道编码学者的研究热点。
发明内容
有鉴于此，本发明提供了一种基于任意阵列的Q元准循环LDPC码构造方法，有效降低了构造的复杂度，可以简单、方便地构造出性能优异的Q元准循环LDPC码。
为了实现上述目的，本发明采用如下技术方案：
一种基于任意阵列的Q元准循环LDPC码构造方法，包括：
(1)根据所要构造的Q元准循环LDPC码的码长和码率，选取一个大小为m×n的任意阵列A＝[pi,j]和相应的扩展因子P；其中，m，n是根据码率得来(即码率约为1-m/n)，而P等于码长除以n。
(2)根据公式
Figure GDA0003958777310000021
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且pjs,ls≥0,pjs+1,ls≥0，找到阵列A在P下的一条最短环序列；
(3)根据步骤(2)中得到的一个最短环序列，改变该序列中一个元素的值,并同步更新该元素在阵列A中的值，使得阵列A在P下的最短环数目减少，或者围长变大；
(4)重复步骤(2)和步骤(3)，直至阵列A在P下的最短环数目不再减少或者围长不再变大，得到了一个ZP上的阵列
Figure GDA0003958777310000031
其中，ZP代表模P的非负整数集合，即{0,1,2,3,4,…,P-3,P-2,P-1}。
(5)将步骤(4)中得到的阵列A1中大于等于0的元素替换为大小为P×P的相应的循环移位矩阵，而小于0的元素替换为大小为P×P的全零矩阵，得到一个二元校验矩阵H1，若Q＝2，则二元校验矩阵H1所定义的LDPC码即为所要构造的二元准循环LDPC码；
(6)如果Q≠2，对于步骤(1)中的阵列A，依据公式
Figure GDA0003958777310000032
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000033
找到一条阵列A在(Q-1)下的最短环序列；
(7)根据步骤(6)中得到的最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在(Q-1)下的最短环数目减少，或者围长变大；
(8)重复步骤(6)和步骤(7)，直到阵列A在(Q-1)下的最短环数目不再减少或者围长不再变大，从而得到一个ZQ-1上的阵列
Figure GDA0003958777310000034
(9)根据步骤(4)中得到ZP上的阵列A1和步骤(8)中得到ZQ-1上的阵列A2，将ZP上的阵列A1中大于等于0的元素相应地替换为大小为P×P的循环移位矩阵I(p'i,j)，同时将循环移位矩阵I(p'i,j)中的元素1替换为阵列A2在相同位置上的元素p'i',j；而将ZP上的阵列A1中小于0的元素替换为大小为P×P的全零矩阵，得到一个GF(Q)上的校验矩阵H2，校验矩阵H2所定义的LDPC码即为所要构造的Q元准循环LDPC码。
优选的，步骤(1)中，P＝码长/n。
经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种基于任意阵列的Q元准循环LDPC码构造方法，对于任意阵列，都能方便地构造出所需要的准循环LDPC码，大大降低了准循环LDPC码的构造复杂度，并且构造出的准循环LDPC码的性能比已有的LDPC码的性能更加优异。通过仿真表明，本发明构造的LDPC码与现有技术构造的LDPC码相比，提高了0.1dB的编码增益。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明提供的基于任意阵列的Q元准循环LDPC码构造方法的流程图；
图2是用本发明构造的二元(120,62)准循环LDPC码与基于PEG算法构造的二元(120,60)LDPC码的性能对比图；
图3是用本发明构造的256元(56,28)准循环LDPC码与基于PEG算法构造的256元(56,28)LDPC码的性能对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在介绍本发明所提供的基于任意阵列的Q元准循环LDPC码构造方法之前，针对准循环LDPC码的相关知识进行解释：
1)一个二元准循环LDPC码是由大小为M×N的校验矩阵H的零空间定义的。而校验矩阵H是由大小为P×P的循环移位矩阵(CPM)或者全零矩阵组成的m×n阵列(M＝mP，N＝nP)。即，
Figure GDA0003958777310000051
其中，对于1≤i≤m,1≤j≤n，pi,j∈ZP。当pi,j∈ZP时，循环移位矩阵I(pi,j)是通过将大小为P×P的单位矩阵中每一行向左(或者向右)循环移位pi,j次而得到的矩阵。I(0)表示一个大小为P×P的单位矩阵。而I(-1)表示一个大小为P×P的全零矩阵。注意，pi,j称为循环移位矩阵I(pi,j)的循环移位值，P为扩展因子。将校验矩阵H中循环移位矩阵I(pi,j)的元素1替换为有限域GF(Q)中的非零元素，那么校验矩阵H的零空间定义了一个Q元准循环LDPC码，又称多元准循环LDPC码。本发明所涉及的Q元准循环LDPC码既包括二元准循环LDPC码，又包括多元准循环LDPC码。这里，Q元准循环LDPC码的码长为nP，码率约为
Figure GDA0003958777310000052
2)校验矩阵H可以简化为大小为m×n的如下矩阵：
Figure GDA0003958777310000061
该矩阵P称为准循环LDPC码的循环移位值矩阵。反过来，将矩阵P中元素相应地替换为大小为P×P的循环移位矩阵或者全零矩阵，可以得到校验矩阵H。因此，根据扩展因子P，可以看出，校验矩阵H和循环移位值矩阵P是一一对应的。
3)Q元准循环LDPC码中的长度为2i的环可以表示成一列有序的循环移位矩阵：
Figure GDA0003958777310000062
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000063
该序列可以简化为
Figure GDA0003958777310000064
Q元准循环LDPC码中最短环的长度称为围长。当Q元准循环LDPC码的围长等于2i时，长度为2i的环存在的充分必要条件为下面公式成立：
Figure GDA0003958777310000065
其中，ji+1＝j1,li+1＝l1,js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000066
由于准循环LDPC码的结构特性，准循环LDPC码的环也称为校验矩阵H(或者循环移位值矩阵P在扩展因子P下)的环。
下面结合具体技术方案来论述本发明提供的基于任意阵列的Q元准循环LDPC码构造方法。
参见附图1，本发明实施例公开了一种基于任意阵列的Q元准循环LDPC码构造方法，包括：
(1)根据所要构造的Q元准循环LDPC码的码长和码率，选取一个大小为m×n的任意阵列A＝[pi,j]和相应的扩展因子P；
(2)根据公式
Figure GDA0003958777310000071
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000072
找到阵列A在P下的一条最短环序列；
(3)根据步骤(2)中得到的一个最短环序列，改变该序列中一个元素的值,并同步更新该元素在阵列A中的值，使得阵列A在P下的最短环数目减少，或者围长变大；
(4)重复步骤(2)和步骤(3)，直至阵列A在P下的最短环数目不再减少或者围长不再变大，得到了一个ZP上的阵列
Figure GDA0003958777310000073
(5)将步骤(4)中得到的阵列A1中大于等于0的元素替换为大小为P×P的相应的循环移位矩阵，而小于0的元素替换为大小为P×P的全零矩阵，得到一个二元校验矩阵H1，若Q＝2，则二元校验矩阵H1所定义的LDPC码即为所要构造的二元准循环LDPC码；
(6)如果Q≠2，对于步骤(1)中的阵列A，依据公式
Figure GDA0003958777310000074
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000075
找到一条阵列A在(Q-1)下的最短环序列；
(7)根据步骤(6)中得到的最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在(Q-1)下的最短环数目减少，或者围长变大。
(8)重复步骤(6)和步骤(7)，直到阵列A在(Q-1)下的最短环数目不再减少或者围长不再变大，从而得到一个ZQ-1上的阵列
Figure GDA0003958777310000076
(9)根据步骤(4)中得到ZP上的阵列A1和步骤(8)中得到ZQ-1上的阵列A2，将ZP上的阵列A1中大于等于0的元素相应地替换为大小为P×P的循环移位矩阵I(p'i,j)，同时将循环移位矩阵I(p'i,j)中的元素1替换为阵列A2在相同位置上的元素p'i',j；而将ZP上的阵列A1中小于0的元素替换为大小为P×P的全零矩阵，得到一个GF(Q)上的校验矩阵H2，校验矩阵H2所定义的LDPC码即为所要构造的Q元准循环LDPC码。
优选的，步骤(1)中，P＝码长/n。
下面结合具体实施例和效果对本发明的技术方案做进一步论述。
本发明是基于任意阵列来构造Q元准循环LDPC码。一个大小为m×n的任意阵列的定义如下：
Figure GDA0003958777310000081
其中，对于1≤i≤m,1≤j≤n，pi,j是任意整数。当pi,j≥0时，在构造准循环LDPC码过程中，元素pi,j被替换为循环移位矩阵I(pi,j)；而当pi,j＜0时，在构造准循环LDPC码过程中，元素pi,j被替换为全零矩阵。因此，对于初始给定的大小为m×n的任意阵列A，若其中的元素小于0时，在构造准循环LDPC码过程中，统一将它们设置为-1。
基于本发明的构造方法，提供如下两个实施例：
实施例1，构造码长N为120，码率R为31/62的二元(120,62)准循环LDPC码。
本发明实施例1的具体实现步骤如下：
步骤1，根据所要构造的二元准循环LDPC码的码长N为120，码率R为31/62，选取一个大小为3×6的任意阵列A，令
Figure GDA0003958777310000082
因为码长N为120，所以扩展因子P等于N/6＝20。此外，Q等于2。
步骤2，根据步骤1中的阵列A，根据公式
Figure GDA0003958777310000091
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000092
找到阵列A在P下的一条长度最短的环。如，可以找到一条长度为4的环，该环的序列可表示为
p1,1,p2,1,p2,2,p1,2。
步骤3，根据步骤2中得到的一个最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在P下的最短环数目减少，或者围长变大。如，将步骤2的序列中元素p1,1由1变化为0，同时将阵列A中的该元素也更新为0。这时，阵列A在P下的最短环数目由900减少为700。
步骤4，重复步骤2和步骤3，直到阵列A在P下的最短环数目不再减少或者围长不再变大，从而得到了一个Z20上的阵列
Figure GDA0003958777310000093
步骤5，将步骤4中得到的阵列A1中的大于等于0的元素替换为大小为20×20的相应的循环移位矩阵，得到一个大小为60×120、秩为58的二元校验矩阵H1，这个校验矩阵所定义的LDPC码即为所要的二元(120,62)准循环LDPC码。
实施例2，构造码长N为56，码率R为0.5的256元(56,28)准循环LDPC码。
本发明实施例2的具体实现步骤如下：
步骤1，根据所要构造的256元准循环LDPC码的码长N为56，码率R为0.5，选取一个大小为2×4的任意阵列A，令
Figure GDA0003958777310000101
因为码长N为56，所以扩展因子P等于N/4＝14。此外，Q等于256。
步骤2，根据步骤1中的阵列A，根据公式
Figure GDA0003958777310000102
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000103
找到阵列A在P下的一条长度最短的环。如，可以找到一条长度为4的环，该环的序列可表示为
p1,1,p2,1,p2,2,p1,2。
步骤3，根据步骤2中得到的一个最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在P下的最短环数目减少，或者围长变大。如，将步骤2的序列中元素p2,2由0变化为1，同时将阵列A中的该元素也更新为1。这时，阵列A在P下的最短环数目由84减少为42。
步骤4，重复步骤2和步骤3，直到阵列A在P下的最短环数目不再减少或者围长不再变大，从而得到了一个Z14上的阵列
Figure GDA0003958777310000104
步骤5，将步骤4中得到的阵列A1中的大于等于0的元素替换为大小为14×14的相应的循环移位矩阵，得到一个大小为28×56的二元校验矩阵H1，这个校验矩阵所定义了一个二元(56,29)准循环LDPC码。
步骤6，因为Q等于256，不等于2，基于步骤1中的阵列A，根据公式
Figure GDA0003958777310000105
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure GDA0003958777310000106
找到阵列A在(Q-1)下的一条最短环。如，可以找到一条长度为4的环，该环的序列可表示为
p1,1,p2,1,p2,2,p1,2。
步骤7，根据步骤6中得到的最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在(Q-1)下的最短环数目减少，或者围长变大。如，将步骤6的序列中元素p1,1由0变化为8，同时将阵列A中的该元素也更新为8。这时，阵列A在P下的最短环数目由1530减少为765。
步骤8，重复步骤6和步骤7，直到阵列A在(Q-1)下的最短环数目不再减少或者围长不再变大，从而得到一个Z255上的阵列
Figure GDA0003958777310000111
步骤9，根据步骤4中得到Z14上的阵列A1和步骤(8)中得到Z255上的阵列A2，将Z14上的阵列A1中大于等于0的元素相应地替换为大小为14×14的循环移位矩阵，同时将循环移位矩阵中的元素1替换为阵列A2在相同位置上的元素，从而可以得到一个GF(256)上的、大小为28×56的256元校验矩阵H2，这个校验矩阵所定义的LDPC码即为所要的256元(56,28)准循环LDPC码。
以上所述实施例仅仅是为了更好的说明本发明基于任意阵列构造Q元准循环LDPC码的方法，而不仅限于此，实际中根据所选的任意阵列不同，可以得到码长、码率都不同的准循环LDPC码。用本发明能方便地构造一系列不同码长、码率的Q元准循环LDPC码。
本发明的效果可通过如下仿真进一步说明：
1、仿真条件
调制方式为二进制相移键控BPSK，信道为加性高斯白噪声(AWGN)信道，二元准循环LDPC码的译码算法为迭代50次的和积译码算法(SPA)，而Q元准循环LDPC码的译码算法为迭代50次的Q元和积译码算法(QSPA)。
2、仿真内容
仿真1：对用本发明构造的二元(120,62)准循环LDPC码和基于PEG算法构造的码长、码率相近的二元(120,60)LDPC码进行误码率性能仿真比较，仿真结果请参见附图2。
由图2可见，当误比特率BER＝10-6时，本发明构造的二元(120,62)准循环LDPC码相比于基于PEG算法构造的二元(120,60)LDPC码，有0.2dB的编码增益。
仿真2：对用本发明构造的256元(56,28)准循环LDPC码和基于PEG算法构造的码长、码率相同的256元(56,28)LDPC码进行误码率性能仿真比较，仿真结果请参见附图3。
由图3可见，当误比特率BER＝2×10-6时，本发明构造的256元(56,28)准循环LDPC码相比于基于PEG算法构造的256元(56,28)LDPC码，有0.3dB的编码增益。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (2)

1.一种基于任意阵列的Q元准循环LDPC码构造方法，其特征在于，包括：
(1)根据所要构造的Q元准循环LDPC码的码长和码率，选取一个大小为m×n的任意阵列A＝[pi,j]和相应的扩展因子P；
(2)根据公式
Figure FDA0003958777300000011
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure FDA0003958777300000012
找到阵列A在P下的一条最短环序列；
(3)根据步骤(2)中得到的一个最短环序列，改变该序列中一个元素的值,并同步更新该元素在阵列A中的值，使得阵列A在P下的最短环数目减少，或者围长变大；
(4)重复步骤(2)和步骤(3)，直至阵列A在P下的最短环数目不再减少或者围长不再变大，得到了一个ZP上的阵列
Figure FDA0003958777300000013
(5)将步骤(4)中得到的阵列A1中大于等于0的元素替换为大小为P×P的相应的循环移位矩阵，而小于0的元素替换为大小为P×P的全零矩阵，得到一个二元校验矩阵H1，若Q＝2，则二元校验矩阵H1所定义的LDPC码即为所要构造的二元准循环LDPC码；
(6)如果Q≠2，对于步骤(1)中的阵列A，依据公式
Figure FDA0003958777300000014
其中，js≠js+1,ls≠ls+1,1≤js≤m,1≤ls≤n且
Figure FDA0003958777300000015
找到一条阵列A在(Q-1)下的最短环序列；
(7)根据步骤(6)中得到的最短环序列，改变该序列中一个元素的值，并同步更新该元素在阵列A中的值，使得阵列A在(Q-1)下的最短环数目减少，或者围长变大；
(8)重复步骤(6)和步骤(7)，直到阵列A在(Q-1)下的最短环数目不再减少或者围长不再变大，从而得到一个ZQ-1上的阵列
Figure FDA0003958777300000016
(9)根据步骤(4)中得到ZP上的阵列A1和步骤(8)中得到ZQ-1上的阵列A2，将ZP上的阵列A1中大于等于0的元素相应地替换为大小为P×P的循环移位矩阵I(p'i,j)，同时将循环移位矩阵I(p'i,j)中的元素1替换为阵列A2在相同位置上的元素p″i,j；而将ZP上的阵列A1中小于0的元素替换为大小为P×P的全零矩阵，得到一个GF(Q)上的校验矩阵H2，校验矩阵H2所定义的LDPC码即为所要构造的Q元准循环LDPC码。
2.根据权利要求1所述的一种基于任意阵列的Q元准循环LDPC码构造方法，其特征在于，步骤(1)中，P＝码长/n。
CN201811399196.0A 2018-11-22 2018-11-22 一种基于任意阵列的q元准循环ldpc码构造方法 Active CN109617554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811399196.0A CN109617554B (zh) 2018-11-22 2018-11-22 一种基于任意阵列的q元准循环ldpc码构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811399196.0A CN109617554B (zh) 2018-11-22 2018-11-22 一种基于任意阵列的q元准循环ldpc码构造方法

Publications (2)

Publication Number Publication Date
CN109617554A CN109617554A (zh) 2019-04-12
CN109617554B true CN109617554B (zh) 2023-02-03

Family

ID=66004409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811399196.0A Active CN109617554B (zh) 2018-11-22 2018-11-22 一种基于任意阵列的q元准循环ldpc码构造方法

Country Status (1)

Country Link
CN (1) CN109617554B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159435A (zh) * 2007-11-14 2008-04-09 中国人民解放军理工大学 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
CN101335596A (zh) * 2006-06-14 2008-12-31 北京新岸线移动多媒体技术有限公司 一类低密度奇偶校验码的实现装置
CN102651652A (zh) * 2008-05-04 2012-08-29 华为技术有限公司 生成码率兼容ldpc码及harq方案的方法及装置
CN103795424A (zh) * 2014-02-25 2014-05-14 清华大学 一种qc-ldpc码的校验矩阵的构造方法
CN103944585A (zh) * 2013-09-02 2014-07-23 中山大学 一种基于环熵的多进制准循环低密度奇偶校验码构造方法
CN104821831A (zh) * 2015-03-24 2015-08-05 东南大学 一种适用于高码率qc-ldpc码的双循环构造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550655C (zh) * 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US20110154151A1 (en) * 2008-07-04 2011-06-23 Mitsubishi Electric Corporation Check matrix creation device, check matrix creation method, check matrix creation program, transmitter, receiver, and communication system
US8103931B2 (en) * 2008-08-27 2012-01-24 Mitsubishi Electric Research Laboratories, Inc. Method for constructing large-girth quasi-cyclic low-density parity-check codes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335596A (zh) * 2006-06-14 2008-12-31 北京新岸线移动多媒体技术有限公司 一类低密度奇偶校验码的实现装置
CN101159435A (zh) * 2007-11-14 2008-04-09 中国人民解放军理工大学 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
CN102651652A (zh) * 2008-05-04 2012-08-29 华为技术有限公司 生成码率兼容ldpc码及harq方案的方法及装置
CN103944585A (zh) * 2013-09-02 2014-07-23 中山大学 一种基于环熵的多进制准循环低密度奇偶校验码构造方法
CN103795424A (zh) * 2014-02-25 2014-05-14 清华大学 一种qc-ldpc码的校验矩阵的构造方法
CN104821831A (zh) * 2015-03-24 2015-08-05 东南大学 一种适用于高码率qc-ldpc码的双循环构造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Morteza Esmaeili ; Mohammad Gholami.Geometrically-structured maximum-girth LDPC block and convolutional codes.《 IEEE Journal on Selected Areas in Communications 》.2009,831-845. *
基于移位矩阵优化的LDPC码构造;薛栋亮等;《信息安全与通信保密》;20110310(第03期);55-57、60 *

Also Published As

Publication number Publication date
CN109617554A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
Li et al. Algebraic quasi-cyclic LDPC codes: Construction, low error-floor, large girth and a reduced-complexity decoding scheme
Chen et al. Two low-complexity reliability-based message-passing algorithms for decoding non-binary LDPC codes
US20060242534A1 (en) Low density parity check (LDPC) code
Li et al. A matrix-theoretic approach to the construction of non-binary quasi-cyclic LDPC codes
CA3068497C (en) Design method and apparatus for quasi-cyclic low-density parity-check
Liu et al. Constructions of quasi-cyclic measurement matrices based on array codes
WO2018093286A1 (en) Generation of spatially-coupled quasi-cyclic ldpc codes
CN110611510B (zh) 一种二元ldpc短码构造方法及其构造装置、终端、存储介质
CN106656210B (zh) 一种基于完备循环差集的可快速编码的type-II QC-LDPC码构造方法
Liu et al. A revolving iterative algorithm for decoding algebraic cyclic and quasi-cyclic LDPC codes
Xiao et al. Reed-Solomon based quasi-cyclic LDPC codes: Designs, girth, cycle structure, and reduction of short cycles
CN1753315A (zh) 一种低密度奇偶校验码的编码方法
CN108390676A (zh) 一种结合等差数列与原模图的qc-ldpc码新颖构造方法
CN113949390A (zh) 一种基于斐波那契与gcd的非规则ldpc码构造方法
Liu et al. Quasi-cyclic LDPC codes: Construction and rank analysis of their parity-check matrices
CN105871385B (zh) 一种ldpc卷积码构造方法
CN109617554B (zh) 一种基于任意阵列的q元准循环ldpc码构造方法
Huang et al. Low-density arrays of circulant matrices: Rank and row-redundancy, and QC-LDPC codes
Zhang et al. Girth-10 LDPC codes based on 3-D cyclic lattices
Bajpai et al. A new construction method for large girth quasi-cyclic ldpc codes with optimized lower bound using chinese remainder theorem
Genga et al. A low complexity encoder construction for systematic quasi-cyclic LDPC codes
Park Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes.
CN111740747A (zh) 一种低秩循环矩阵的构造方法及其关联的多元ldpc码
CN108199722B (zh) 一种基于矩阵格的bibd-ldpc码构造方法
WO2010047662A1 (en) Computer-aided method for generation of a channel transmission error detection code matrix, encoder, decoder, and computer program product

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant