CN109617530A - 一种push-push注锁式倍频器电路 - Google Patents

Abstract

本发明公开了一种push‑push注锁式倍频器电路，包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、LC电路或变压器；第一NMOS管的漏极与第二NMOS管的漏极连接；第一NMOS管的源极与第二NMOS管的源极连接，且共源极端接地；第一NMOS管的栅极与第二NMOS管的栅极接一对差分输入信号；交叉耦合对管由第三NMOS管和第四NMOS管组成；第三NMOS管的栅极与第四NMOS管的漏极连接，第四NMOS管的栅极与第三NMOS管的漏极连接，第三NMOS管的源极和第四NMOS管的源极连接。本发明实现了一个push‑push注锁式倍频器电路，具有较大的输出功率，对输入功率的要求也不高，即与现有技术相比，具有低功耗高效率的优点。

Description

一种push-push注锁式倍频器电路

技术领域

本发明涉及集成电路技术领域，更具体的说是涉及一种push-push注锁式倍频器电路。

背景技术

近年来，随着无线通讯4G的持续演进和第五代移动通信系统5G的即将商用，更高的数据率要求6GHz以上更高的频段进行通讯，比如28GHz、39GHz和60GHz等逐渐被纳入3GPP通信协议中。而有限通讯中高速串行数据率也在不断上升，28Gbps和56Gbps也已成为业界主流，正在朝着更高速率的112Gbps迈进。无论是无线还是有限通讯，都需要相对应的高频时钟频率。通常使用VCO产生对应的频率，但是直接产生高频VCO往往遇到工艺特征频率、低相位噪声和高输出功率等要求限制，面临较大技术挑战。通常，采用较低频率的VCO加级联倍频器的方法是常用的解决方案。

常见的倍频器结构包括基于吉尔伯特混频、二次谐波放大器、注入锁定和push-push结构。吉尔伯特混频结构成熟，但需要正交输入信号以抑制输出谐波；二次谐波放大器是将输入信号跨导电流的二次谐波提取并进行放大，输出功率低效率低；注入锁定结构优点是功耗低、输出功率高，但其原理是输出级工作在二次谐波附近，输入信号为一次谐波并对输出进行频率牵引，工作频率范围窄；push-push结构简单，但需要较大的输入信号摆幅，且输出功率仍然不够高。

因此，如何提供一种功耗低、输出功率高的二倍频器电路是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种push-push注锁式倍频器电路，具有较大的输出功率，在毫米波频段降低对前级电路的输出功率和后级电路对输入功率的要求，进而降低级联电路的功耗。

为了实现上述目的，本发明提供如下技术方案：

一种push-push注锁式倍频器电路，包括：输入差分对管、交叉耦合对管、LC电路；所述输入差分对管由第一NMOS管和第二NMOS管组成；所述第一NMOS管的漏极与所述第二NMOS管的漏极连接，形成共漏极端；所述第一NMOS管的源极与所述第二NMOS管的源极连接，形成第一共源极端，且所述共源极端接地；所述第一NMOS管的栅极与所述第二NMOS管的栅极接一对差分输入信号；所述交叉耦合对管由第三NMOS管和第四NMOS管组成；所述第三NMOS管的栅极与所述第四NMOS管的漏极连接，构成第一栅漏连接端；所述第四NMOS管的栅极与第三NMOS管的漏极连接，构成第二栅漏连接端；所述第三NMOS管的源极和所述第四NMOS管的源极连接，形成第二共源极端；所述共漏极端与所述第二共源极端连接；所述第一栅漏连接端和所述第二栅漏连接端接在所述LC电路的两端，且所述第一栅漏连接端和所述第二栅漏连接端为输出；所述LC电路的电感上设置有中心抽头，所述中心抽头为高电位。

通过上述的技术方案，本发明的技术效果：当第一NMOS管和第二NMOS管没有交流信号输入时，第三NMOS管、第四NMOS管和LC电路实际上构成一个振荡器，谐振在输入频率的二倍频附近。当第一NMOS管和第二NMOS管输入一次谐波电压时，将输入的一次谐波电压转换成二次谐波电流，注入到第三NMOS管、第四NMOS管和LC电路组成的振荡器中，牵引振荡器的输出频率，使其等于输入频率的二倍。由于振荡器天然具有输出摆幅大的优点，所以此结构的输出功率很大。同时第三NMOS管、第四NMOS管和LC电路实际上是一个注入锁定的倍频器，第一NMOS管和第二NMOS管的漏极向上注入的是二次谐波的电流，需要的注入电流不需要太大，所以第一NMOS管和第二NMOS管的输入摆幅并不需要很大。

一种push-push注锁式倍频器电路，包括：输入差分对管、交叉耦合对管、变压器；所述输入差分对管由第一NMOS管和第二NMOS管组成；所述第一NMOS管的漏极与所述第二NMOS管的漏极连接，形成共漏极端；所述第一NMOS管的源极与所述第二NMOS管的源极连接，形成第一共源极端，且所述共源极端接地；所述第一NMOS管的栅极与所述第二NMOS管的栅极接一对差分输入信号；所述交叉耦合对管由第三NMOS管和第四NMOS管组成；所述第三NMOS管的栅极与所述第四NMOS管的漏极连接，构成第一栅漏连接端；所述第四NMOS管的栅极与第三NMOS管的漏极连接，构成第二栅漏连接端；所述第三NMOS管的源极和所述第四NMOS管的源极连接，形成第二共源极端；所述共漏极端与所述第二共源极端连接；所述第一栅漏连接端和所述第二栅漏连接端分别与所述变压器的初级线圈的两端连接；所述初级线圈上设置有中心抽头，所述中心抽头为高电位；所述变压器的次级线圈的两端为输出。

通过上述的技术方案，本发明的技术效果：采用变压器替代LC电路，除了具有LC电路的优点，而且可以将实部很小、虚部极大的对应在史密斯圆图边沿的阻抗点，快速变换到合理便于匹配的阻抗位置，从而有效的解决倍频器电路设计中的高虚部阻抗点匹配问题；同时直接实现了直流隔离功能，省去了隔直电容的使用，简化了倍频器的输出匹配网络并优化了电路性能。

优选的，在上述的一种push-push注锁式倍频器电路中，采用集成电路工艺进行单片集成。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种push-push注锁式倍频器电路，具有较大的输出功率，在毫米波频段降低对前级电路的输出功率和后级电路对输入功率的要求，进而降低级联电路的功耗。其中，一种push-push注锁式LC输出倍频器电路，功耗低，输出功率高，对于输入摆幅要求低。另外一种push-push注锁式变压器输出倍频器电路，除上述技术效果外，还具有可以将实部很小、虚部极大的对应在史密斯圆图边沿的阻抗点，快速变换到合理便于匹配的阻抗位置，从而有效的解决倍频器电路设计中的高虚部阻抗点匹配问题；同时直接实现了直流隔离功能，省去了隔直电容的使用，简化了倍频器的输出匹配网络并优化了电路性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本发明的实施例1电路原理图；

图2附图为本发明的实施例2电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种push-push注锁式倍频器电路，具有较大的输出功率，在毫米波频段降低对前级电路的输出功率和后级电路对输入功率的要求，进而降低级联电路的功耗。

实施例1：

一种push-push注锁式倍频器电路，包括：输入差分对管、交叉耦合对管、LC电路；输入差分对管由第一NMOS管M1和第二NMOS管M2组成；第一NMOS管M1的漏极与第二NMOS管M2的漏极连接，形成共漏极端；第一NMOS管M1的源极与第二NMOS管M2的源极连接，形成第一共源极端，且所述第一共源极端接地；第一NMOS管M1的栅极Vip与第二NMOS管M2的栅极Vin接一对差分输入信号；交叉耦合对管由第三NMOS管M3和第四NMOS管M4组成；第三NMOS管M3的栅极与第四NMOS管M4的漏极连接，形成第一栅漏连接端；第四NMOS管M4的栅极与第三NMOS管M3的漏极连接，形成第二栅漏连接端；第三NMOS管M3的源极和第四NMOS管M4的源极连接形成第二共源极端；共漏极端与第二共源极端连接；第一栅漏连接端和第二栅漏连接端接在LC电路的两端，且第一栅漏连接端和第二栅漏连接端做输出分别为Vop和Von；LC电路的电感L1上设置有中心抽头，中心抽头为高电位；LC电路的电容(未画出)与电感L1并联。

当第一NMOS管M1和第二NMOS管M2没有交流信号输入时，第三NMOS管M3、第四NMOS管M4和LC电路实际上构成一个振荡器，谐振在输入频率的二倍频附近。当第一NMOS管M1和第二NMOS管M2入一次谐波电压时，将输入的一次谐波电压转换成二次谐波电流，注入到第三NMOS管M3、第四NMOS管M4和LC电路组成的振荡器中，牵引振荡器的输出频率，使其等于输入频率的二倍。由于振荡器天然具有输出摆幅大的优点，所以此结构的输出功率很大。同时第三NMOS管M3、第四NMOS管M4和LC电路实际上是一个注入锁定的倍频器，第一NMOS管M1和第二NMOS管M2的漏极向上注入的是二次谐波的电流，需要的注入电流不需要太大，所以第一NMOS管M1和第二NMOS管M2的输入摆幅并不需要很大。

实施例2：

一种push-push注锁式倍频器电路，包括：输入差分对管、交叉耦合对管、变压器；输入差分对管由第一NMOS管M1和第二NMOS管M2组成；第一NMOS管M1的漏极与第二NMOS管M2的漏极连接，形成共漏极端；第一NMOS管M1的源极与第二NMOS管M2的源极连接，形成第一共源极端，且所述第一共源极端接地；第一NMOS管M1的栅极Vip与第二NMOS管M2的栅极Vin接一对差分输入信号；交叉耦合对管由第三NMOS管M3和第四NMOS管M4组成；第三NMOS管M3的栅极与第四NMOS管M4的漏极连接，形成第一栅漏连接端；第四NMOS管M4的栅极与第三NMOS管M3的漏极连接，形成第二栅漏连接端；第三NMOS管M3的源极和第四NMOS管M4的源极连接形成第二共源极端；共漏极端与第二共源极端连接；第一栅漏连接端和第二栅漏连接端接在变压器的初级线圈的两端，初级线圈上设置有中心抽头，中心抽头为高电位；变压器的次级线圈的两端做输出分别是Vop和Von。

当第一NMOS管M1和第二NMOS管M2没有交流信号输入时，第三NMOS管M3、第四NMOS管M4和变压器实际上构成一个振荡器，谐振在输入频率的二倍频附近。当第一NMOS管M1和第二NMOS管M2注入一次谐波电压时，将输入的一次谐波电压转换成二次谐波电流，注入到第三NMOS管M3、第四NMOS管M4和LC电路组成的振荡器中，牵引振荡器的输出频率，使其等于输入频率率的二倍。由于振荡器天然具有输出摆幅大的优点，所以此结构的输出功率很大。同时第三NMOS管M3、第四NMOS管M4和变压器实际上是一个注入锁定的倍频器，第一NMOS管M1和第二NMOS管M2的漏极向上注入的是二次谐波的电流，需要的注入电流不需要太大，所以第一NMOS管M1和第二NMOS管M2的输入摆幅并不需要很大。采用变压器替代LC电路，可以将实部很小、虚部极大的对应在史密斯圆图边沿的阻抗点，快速变换到合理便于匹配的阻抗位置，从而有效的解决倍频器电路设计中的高虚部阻抗点匹配问题；同时直接实现了直流隔离功能，省去了隔直电容的使用，简化了倍频器的输出匹配网络并优化了电路性能。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种push-push注锁式倍频器电路，其特征在于，包括：输入差分对管、交叉耦合对管、LC电路；所述输入差分对管由第一NMOS管和第二NMOS管组成；所述第一NMOS管的漏极与所述第二NMOS管的漏极连接，形成共漏极端；所述第一NMOS管的源极与所述第二NMOS管的源极连接，形成第一共源极端，且所述第一共源极端接地；所述第一NMOS管的栅极与所述第二NMOS管的栅极接一对差分输入信号；所述交叉耦合对管由第三NMOS管和第四NMOS管组成；所述第三NMOS管的栅极与所述第四NMOS管的漏极连接，构成第一栅漏连接端；所述第四NMOS管的栅极与第三NMOS管的漏极连接，构成第二栅漏连接端；所述第三NMOS管的源极和所述第四NMOS管的源极连接，形成第二共源极端；所述共漏极端与所述第二共源极端连接；所述第一栅漏连接端和所述第二栅漏连接端接在所述LC电路的两端，且所述第一栅漏连接端和所述第二栅漏连接端为输出；所述LC电路的电感上设置有中心抽头，所述中心抽头为高电位。

2.根据权利要求1所述的一种push-push注锁式倍频器电路，其特征在于，所述LC电路替换为变压器；所述第一栅漏连接端和所述第二栅漏连接端分别与所述变压器的初级线圈的两端连接；所述初级线圈上设置有中心抽头，所述中心抽头为高电位；所述变压器的次级线圈的两端做输出。

3.根据权利要求1或2所述的一种push-push注锁式倍频器电路，其特征在于，采用集成电路工艺进行单片集成。