CN103475310B

CN103475310B - 一种低功耗注入锁定三倍频器

Info

Publication number: CN103475310B
Application number: CN201310428255.3A
Authority: CN
Inventors: 李巍; 周自波
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2013-09-21
Filing date: 2013-09-21
Publication date: 2017-01-11
Anticipated expiration: 2033-09-21
Also published as: CN103475310A

Abstract

本发明属于射频频率综合器集成电路技术领域，具体为一种低功耗注入锁定三倍频器电路。该电路包括谐波产生器和注入锁定振荡器。谐波产生器由一对NMOS管构成，偏置在弱反型区，输入基频信号f₀产生最大效率的三次谐波信号3f₀；注入锁定振荡器由一对交叉耦合晶体管、电感、可变电容、数字控制电容阵列和可调电流源组成，其工作频率在3f₀附近。在自由振荡模式下，一对NMOS管栅极无输入信号，注入锁定振荡器偏置电流由可调电流源提供，输出自激振荡频率；在注入锁定模式下，一对NMOS管栅极有频率在f₀附近的基频信号，使得注入锁定三倍频电路锁定在频率3f₀，此时直流功耗非常低。该电路电源电压为0.8V，直流功耗仅为0.16mW。

Description

一种低功耗注入锁定三倍频器

技术领域

本发明属于集成电路技术领域，具体涉及一种应用于射频频率综合器的低功耗注入锁定三倍频器（Injection locked frequency tripler）。

背景技术

当今社会，信息化发展日新月异。随着无线通信技术的发展，对于高速通信的需求越来越大。然而，不同于低频情况，设计高频接收机面临着诸多挑战，其中之一是频率综合器及其重要组成部分压控振荡器（VCO）的设计。通常毫米波压控振荡器应该达到或接近低频压控振荡器的类似性能，包括较低的相位噪声，低功耗，适当的输出功率，适当的调节范围和一个相对低的VCO增益（对调谐电容敏感），才能使得其应用于锁相环时对环路滤波器的设计限制不大。然而，随着频率的升高谐振腔变得对电容更加敏感，寄生电容将极易缩小压控振荡器的调节范围和降低谐振腔Q值；此外，为了获得更高的差分跨导必须将电流变大；为了获得要求的相位噪声特性，必须增大差分对的尺寸；另一方面，电流和差分对尺寸的变大会使得静态功耗和寄生电容增大，使毫米波压控振荡器的这些性能都难于实现。同时工作在高频的压控振荡器会消耗很大的功耗，而紧跟压控振荡器的第一级分频器-预分频器由于工作在高频也会消耗很大功耗，使得系统功耗大大增加。为了解决这些问题，人们普遍使用一种低频锁相环加一个倍频器的结构。这种结构，一方面，压控振荡器能工作在更低的频率下，使得其相噪，调谐范围和功耗等性能得到大大的提升；另一方面，工作在更低频率下的预分频器也能降低功耗。由此，使得整个系统的性能得到极大的改善。在高频的情况下传统倍频器的大功耗及电路的复杂性严重地限制了其在频率综合器中的广泛应用。因此在高频情况下消耗较低功耗的注入锁定倍频器成为了研究热点。相较于二倍频器，三倍频器能使其频率源频率更低，具有更好的相噪性能，而由于器件四次谐波很小导致四倍频器锁定范围有限、应用有限，所以三倍频器得到了更多的关注和研究。

发明内容

本发明的目的是提供一种消耗低功耗的注入锁定三倍频器电路。

本发明提供的三倍频器，是一种基于注入锁定技术的三倍频电路，它由谐波产生器和注入锁定振荡器组成；其中，所述谐波产生器包括一对NMOS管M1和M2，其原理是由MOS器件的非线性产生输入信号f₀的三次谐波3f₀；所述注入锁定振荡器，包括一对交叉耦合晶体管M3和M4、电感L1、可变电容C1、数字控制电容阵列（DCCA）和可调电流源（I_bias），其工作频率在3f₀附近。其中，一对交叉耦合晶体管M3和M4组成负阻产生器，电感L1和2个可变电容C1组成一个片上电感电容（LC）谐振腔；负阻产生器、电容阵列（DCCA）、谐振腔并联；谐波产生器偏置在注入锁定振荡器的弱反型区，即谐波产生器的一对NMOS管M1和M2的漏端连接到交叉耦合晶体管M3和M4的源端，将一对NMOS管M1和M2产生的三次谐波信号通过一对晶体管M3和M4注入到谐振腔中。其电路原理图如图3所示，其中，右侧子图为数字控制电容阵列（DCCA）结构图示。

本发明的三倍频电路，在自由振荡模式下，NMOS管M1和M2栅极无输入信号，注入锁定振荡器偏置电流由可调电流源（I_bias）提供，输出自激振荡频率。在注入锁定模式下，将可调电流源（I_bias）关闭，若此时NMOS管M1和M2的栅极无信号输入，NMOS管M1和M2均被偏置在弱反型区的特性使得其通过的直流电流非常小，整个电路无信号输出，处在“待机”状态，此时电路直流功耗几乎可以忽略；当有频率在f₀附近的基频信号输入时，注入的谐波电流使得谐振腔“开启”，输出频率为3f₀的信号，电路锁定输入信号成功倍频，此时由于注入信号的影响，使得总的功耗增加，然而直流功耗仅为0.16mW，保持在很低的水平；该电路电源电压为0.8V。

由上可见，本发明的注入锁定三倍频器电路，包括：

（1）一个片上电感电容（LC）谐振腔；

（2）用来对振荡频率进行调谐的片上可变电容；

（3）用来增大输出频率范围的数字控制电容阵列（DCCA）；

（4）用2个NMOS管交叉耦合连接成的负阻产生器；

（5）偏置在弱反型区的谐波产生器。

本发明的注入锁定三倍频电路可以通过调节可变电容和数字控制电容阵列的值来增大输出锁定频率的范围。

本发明的突出改进主要在于将传统注入锁定倍频器中由谐波产生器晶体管提供自激振荡直流偏置电流和输入信号通过其注入谐振腔的两种功能分开，由单独的可调直流电流源（I_bias）来提供自激振荡所需偏置电流，此时谐波产生器晶体管可以偏置在弱反型区以获得最大的三次谐波分量，增大输出频率锁定范围。同时，在注入锁定模式下，将可调直流电流源（I_bias）关闭，由谐波产生器晶体管的低直流电流和输入信号的注入电流所叠加产生的总电流使得谐振腔正常起振，输出信号锁定在输入信号的三倍处，此时电路的直流功耗仅为偏置在弱反型区的谐波产生器晶体管的直流电流，直流功耗非常低。综上所述，基于以上技术实现了一种低功耗的注入锁定三倍器电路。

附图说明

图1 传统结构的注入锁定三倍频电路原理图。

图2 输出三次谐波电流随注入管导通角变化曲线图。

图3 本发明提出的注入锁定三倍频电路原理图。

图4 测试得到的输出频谱和相位噪声曲线图，其中，（a）自激振荡输出频率19.86GHz频谱图，（b）锁定频率19.86GHz频谱图，（c）自激振荡频率为19.86GHz、锁定后输出19.86GHz和注入6.62GHz信号的相位噪声对比图。

图5 本发明注入锁定三倍频器电路的输入灵敏度曲线。

具体实施方式

下面结合附图进行说明：

如图1所示，传统的注入锁定三倍器电路由L1和C1组成谐振腔，交叉耦合管M3和M4提供负阻维持震荡。信号通过片外巴伦单转双后输入到注入管M1和M2的栅极，晶体管M1和M2产生的三次谐波通过M3和M4的源极注入到谐振腔中。同时，晶体管M1和M2还为电路提供直流偏置，使得整个电路能正常起振。图2为晶体管M1和M2产生三次谐波电流的效率与导通角的关系，显然，为了获得更大的三次谐波电流使得锁定范围更大，晶体管M1和M2应该被偏置在弱反型区（导通角50~100度）。然而，在传统的注入锁定三倍频器电路（图1）中，M1和M2不得不为谐振腔提供偏置电流使其正常起振，所以其栅电压偏置不得不大于晶体管阈值电压V_th，换句话说其不得不偏置在导通角为250~300度的范围，而不是50~100度。

如图3所示，本发明的低电压低功耗注入锁定三倍频器电路，由谐波产生器和注入锁定振荡器组成。其中谐波产生器包括一对NMOS管M1和M2，其原理是MOS器件的非线性产生输入信号f₀的三次谐波3f₀；注入锁定振荡器，包括交叉耦合晶体管M3和M4，电感L1，可变电容C1，数字控制电容阵列（DCCA）和可调电流源（I_bias）。输谐波产生器M1和M2的漏端连接到交叉耦合晶体管M3和M4的源端，将M1和M2产生的三次谐波信号通过M3和M4注入到谐振腔中。在自由振荡模式下，晶体管M1和M2栅极无输入信号，注入锁定振荡器偏置电流由可调电流源提供，输出自激振荡频率。在注入锁定模式下，将可调电流源（I_bias）关闭，若此时晶体管M1和M2的栅极无信号输入，M1和M2均被偏置在弱反型区的特性使得其通过的直流电流非常小，整个电路无信号输出，处在“待机”状态，此时电路直流功耗几乎可以忽略；当有频率在f₀附近的基频信号输入时，注入的谐波电流使得谐振腔“开启”，输出频率为3f₀的信号，电路锁定输入信号成功倍频，此时由于注入信号的影响，使得总的功耗增加，然而直流功耗仍未改变，保持在很低的水平。本发明的注入锁定三倍频器电路，由单独的可调直流电流源（I_bias）提供注入锁定振荡器所需直流偏置电流，由M1和M2晶体管产生输入信号的三次谐波电流并将其注入谐振腔中，使得M1和M2能被偏置在弱反型区，并且在注入锁定模式下，将可调电流源（I_bias）关闭，减小直流功耗。

图4（a）为本发明电路自激振荡输出频率为19.86GHz的频谱图，（b）为输入6.62GHz信号输出频率锁定在19.86GHz的频谱图，（c）为自激振荡频率为19.86GHz、锁定后输出19.86GHz和注入6.62GHz信号的相位噪声对比图，可以发现在1MHz频偏处，当输出信号锁定后其相位噪声比自激振荡输出频率优化30dB左右，锁定输出相位噪声比输入信号高10dB左右（与理论值9.8dB接近）。

图5为本发明注入锁定三倍频器电路的输入灵敏度曲线。由于本发明电路中引入了数字控制电容阵列（DCCA）和可变电容（C1），其输出频率已覆盖了18.6GHz~20.6GHz，当外加输入信号在-4dBm上时输出信号即可锁定。随着输入信号功率的增大，输出锁定频率也增大。当输入信号为5dBm时，输出信号锁定为17.9GHz~21GHz。

Claims

1.一种低功耗注入锁定三倍频器电路，其特征在于由谐波产生器和注入锁定振荡器组成；其中，所述谐波产生器包括一对NMOS管（M1和M2），由MOS器件的非线性产生输入信号f₀的三次谐波3f₀；所述注入锁定振荡器包括一对交叉耦合晶体管（M3和M4）、电感（L1）、2个可变电容（C1）、数字控制电容阵列（DCCA）和可调电流源（I_bias）；

一对交叉耦合晶体管（M3和M4）组成负阻产生器，电感（L1）和2个可变电容（C1）组成一个片上电感电容谐振腔；负阻产生器、数字控制电容阵列（DCCA）、谐振腔并联；谐波产生器偏置在注入锁定振荡器的弱反型区，即谐波产生器的一对NMOS管（M1和M2）的漏端连接到一对交叉耦合的晶体管（M3和M4）的源端，将一对NMOS管（M1和M2）产生的三次谐波信号通过一对交叉耦合的晶体管（M3和M4）注入到谐振腔中。