CN110401442A - 一种包含变压器耦合除三分频的宽带注入锁定除四分频器 - Google Patents

一种包含变压器耦合除三分频的宽带注入锁定除四分频器 Download PDF

Info

Publication number
CN110401442A
CN110401442A CN201910646613.5A CN201910646613A CN110401442A CN 110401442 A CN110401442 A CN 110401442A CN 201910646613 A CN201910646613 A CN 201910646613A CN 110401442 A CN110401442 A CN 110401442A
Authority
CN
China
Prior art keywords
nmos tube
inductance
capacitor
frequency
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910646613.5A
Other languages
English (en)
Inventor
薛泉
宛操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910646613.5A priority Critical patent/CN110401442A/zh
Publication of CN110401442A publication Critical patent/CN110401442A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种包含变压器耦合除三分频的宽带注入锁定除四分频器，包括第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、电源VDD、第一电阻、第二电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一偏置电压和第二偏置电压等；所述第一电感和第二电感的正端均接电源VDD，第一电阻的两端分别接到第一电感和第二电感的负端；第一电容连接第一电感的负端，第一电容另一端接地；第二电容连接第一电感的负端，第二电容另一端接地等。本发明增加了信号注入效率，从而实现了宽带除四分频，减小输出端信号三次谐波强度。

Description

一种包含变压器耦合除三分频的宽带注入锁定除四分频器
技术领域
本发明涉及电子通信技术的毫米波前端电路领域，提供一种包含变压器耦合除三技术的宽带注入锁定除四分频器。
背景技术
近年来，许多业界及学术界研究机构将研究热点转向第五代（5G）通信，毫米波前端电路是5G通信系统中重要的一环，其中一个关键是锁相环中紧随压控振荡器的第一级分频器——注入锁定分频器的研究。该分频器工作在锁相环模块中的最高频率，需要跟踪振荡器的频率并对其进行分频，注入锁定分频器最重要的性能指标是输入信号带宽。
目前已有的方案中，[Wu L, Luong H C. Analysis and design of a 0.6 V 2.2mW 58.5-to-72.9 GHz divide-by-4 injection-locked frequency divider withharmonic boosting[J]. IEEE Transactions on Circuits and Systems I: RegularPapers, 2013, 60(8): 2001-2008. ]中提出了一种三次谐波增强型除四分频器，其输入频率范围是58.5-72.9 GHz，相对带宽是21.3%；[Jang S L, Fu C C. Wide locking rangedivide-by-4 LC-tank injection-locked frequency divider using series-mixers[J]. Analog Integrated Circuits and Signal Processing, 2014, 78(2): 523-528.]中发表了利用串联混频器的除四分频器，输入频率范围是9.9-12.5 GHz，相对带宽是23.2%；[Garghetti A, Lacaita A L, Levantino S. A Single-Inductor Two-Step-Mixing Injection-Locked Frequency Divider by Four with Concurrent Tail-Injection[C]//2018 25th IEEE International Conference on Electronics,Circuits and Systems (ICECS). IEEE, 2018: 349-352.]中提出了一种尾部并行注入的二步混频除四分频器，其中心频率为20GHz，相对带宽为22.2%。该类分频器适用于毫米波通信前端电路。上述分频器的分频带宽都不够大，相对带宽均不超过25%。其中输出端口包含有较强的三次谐波，功耗太大，不适用于终端设备内的电路。
发明内容
本发明的目的在于解决增大输入信号带宽，减小电路输出端的三次谐波，以便后续滤波。
本发明至少通过如下技术方案之一实现。
一种包含变压器耦合除三分频的宽带注入锁定除四分频器，包括第一电感L1+、第二电感L1-、第三电感L2+、第四电感L2-、第五电感L3+、第六电感L3-、电源VDD、第一电阻Rp、第二电阻R1、第一电容C1+、第二电容C1-、第三电容C2+、第四电容C2-、第五电容Cin、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第一偏置电压VB1和第二偏置电压VB2；
所述第一电感L1+和第二电感L1-的正端均接电源VDD，第一电阻Rp的两端分别接到第一电感L1+和第二电感L1-的负端；第一电容C1+连接第一电感L1+的负端，第一电容C1+另一端接地；第二电容C1-连接第二电感L1-的负端，第二电容C1-另一端接地；第三电感L2+和第四电感L2-的正端分别接第一电感L1+和第二电感L1-的负端；第三电容C2+连接第三电感L2+的负端，第三电容C2+另一端接地；第四电容C2-连接第四电感L2-的负端，第四电容C2-的另一端接地；
第五电感L3+和第六电感L3-的正端分别连接第四NMOS管M4和第五NMOS管M5的栅极，第五电感L3+和第六电感L3-的负端均与第二偏置电压VB2相连；第四NMOS管M4的源极连接第五NMOS管M5的源极，第四NMOS管M4的漏极连接第三电感L2+的负端，第五NMOS管M5的漏极连接第四电感L2-的负端；第三NMOS管M3的源极和漏极分别连接第四NMOS管M4和第五NMOS管M5的漏极；
第二电阻R1一端连接第一偏置电压VB1，第二电阻R1另一端连接M3的栅极；第五电容Cin一端连接第三NMOS管M3的栅极，第五电容Cin另一端连接输入信号IN；第一NMOS管M1和第二NMOS管M2的源极接地，第一NMOS管M1的栅极连接第二NMOS管M2的漏极，第一NMOS管M1的漏极连接第三NMOS管M3的漏极，第二 NMOS管M2的栅极连接第一NMOS管M1的漏极，第二 NMOS管M2的漏极连接第三NMOS管M3的源极；
第六NMOS管M6的栅极连接第四NMOS管M4的漏极，第六NMOS管M6的源极接地，第六NMOS管M6的漏极开漏输出；第七NMOS管M7的栅极连接第五NMOS管M5的漏极，第七NMOS管M7的源极接地，第七NMOS管M7的漏极开漏输出。
进一步的，所述第三电感L2+和第四电感L2-的正端分别与第五电感L3+和第六电感L3-的正端耦合，耦合系数均为k。
进一步的，第三电感L2+的正端和第五电感L3+的正端耦合，构成第一变压器T1；第四电感L2-的正端和第六电感L3-的正端耦合，构成第二变压器T2；第一变压器T1和第二变压器T2的耦合系数均为k。
进一步的，第一电感L1+、第二电感L1-、第一电容C1+、第二电容C1-、第二电阻Rp、第一变压器T1和第二变压器T2 构成谐振器。
进一步的，所述谐振器阻抗有两个峰值，对应中心频率分别为ω和3ω，3ω频率处对应的阻抗幅值要小于ω频率处对应的阻抗幅值，以保证振荡器振荡频率为ω。
进一步的，所述振荡器主要由谐振器、第一NMOS管M1和第二NMOS管M2组成。
进一步的，输入信号IN的频率为ωin（ωin=4ω），通过电容Cin交流耦合注入到第三NMOS管M3的栅极，第三NMOS管M3的工作原理如Drain-Pumpedmixer（漏极混频器），输入信号IN与振荡器输出端信号混频，频率变化过程为ωin-3ω = ω和ωin- ω =3ω,但振荡器振荡频率为ω，因此电路实现四分频，同时输出端信号包含有三次谐波。
进一步的，第四NMOS管M4和第五NMOS管M5为差分浮动源极注入管，电路在工作过程中，振荡器正负输出端频率为ω的共模点即CM点， CM点信号包含2ω频率；
进一步的，振荡器的差分输出端的三次谐波被第一变压器T1和第二变压器T2耦合到第四NMOS管M4和第五NMOS管M5的栅极；第四NMOS管M4和第五NMOS管M5栅极的3ω频率成分信号与CM点的2ω频率成分信号相混频，频率变化过程为3ω - 2ω = ω和3ω + 2ω = 5ω；发生混频后，得到包含有ω和5ω频率的信号输出，但振荡器振荡在频率ω，因此5ω频率成分被谐振器滤除，实现了三分频。
四分频和三分频是同时发生的，两种分频得到的频率为ω的信号最后叠加在一起经过谐振器滤波后进入开漏输出缓冲级。本发明在除四分频器的基础上，引入了三分频，增加了一路分频；由原来的一路分频变成了两路分频，因此提升了信号注入效率，从而提升了整个电路的输入信号带宽。
与现有技术相比，本发明的有益效果为：本发明在已发表的除四分频器基础上，利用输出端原本要被滤除的三次谐波频率分量进行三分频，在同一个电路里实现除四和除三两种分频。对于这两种分频，除四分频为主，除三分频为辅，两种分频的共同作用显著增加了整个电路输入信号带宽。在0dBm功率注入时频率范围为22.8-32.4 GHz，中心频率为27.6GHz，带宽达到34.8%。目前国内外各研究机构广泛采用的5G通信系统频带范围为24.25-29.5 GHz,因此本发明的工作频率范围完全能覆盖5G通信的频段，可用于5G通信前端电路种锁相环的第一级分频。
除了增加了电路带宽以外，因为输出端的一部分三次谐波被第一变压器T1和第二变压器T2耦合到第三NMOS管M3和第四NMOS管M4的栅极用以三分频，本发明还减小了输出端信号三次谐波强度，因此输出信号的滤波会更彻底，或者说输出信号三次谐波抑制比会更高。在输出端没有滤波的情况下，不同输入频率下振荡器的输出经开漏输出缓冲级后的输出信号及其三次谐波的比值，该比值最小也能达到约8dB，最大接近22dB。
附图说明
图1是发明一种包含变压器耦合除三分频的宽带注入锁定除四分频器的原理图；
图2是本发明谐振器的阻抗幅值曲线图；
图3是本发明输入信号灵敏度曲线图；
图4是本发明不同输入频率下输出端信号及其三次谐波比值图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
一种包含变压器耦合除三分频的宽带注入锁定除四分频器，如图1所示，包括第一电感L1+、第二电感L1-、第三电感L2+、第四电感L2-、第五电感L3+、第六电感L3-、电源VDD、第一电阻Rp、第二电阻R1、第一电容C1+、第二电容C1-、第三电容C2+、第四电容C2-、第五电容Cin、第一NMOS管M1、第二 NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第一偏置电压VB1和第二偏置电压VB2。
所述第一电感L1+和第二电感L1-的正端均接电源VDD，第一电阻Rp的两端分别接到第一电感L1+和第二电感L1-的负端；第一电容C1+连接第一电感L1+的负端，第一电容C1+另一端接地；第二电容C1-连接第二电感L1-的负端，第二电容C1-另一端接地；第三电感L2+和第四电感L2-的正端分别接第一电感L1+和第二电感L1-的负端；第三电容C2+连接第三电感L2+的负端，第三电容C2+另一端接地；第四电容C2-连接第四电感L2-的负端，第四电容C2-的另一端接地。
第三电感L2+的正端和第五电感L3+的正端耦合，组成第一变压器T1；第四电感L2-的正端和第六电感L3-的正端耦合，组成第二变压器T2；第一变压器T1和第二变压器T2的耦合系数均为k。
第一电感L1+、第二电感L1-、第一电容C1+、第二电容C1-、第二电阻Rp、第一变压器T1和第二变压器T2 组合成谐振器。
第五电感L3+和第六电感L3-的正端分别连接第四NMOS管M4和第五NMOS管M5的栅极，第五电感L3+和第六电感L3-的负端均与第二偏置电压VB2相连；第四NMOS管M4的源极连接第五NMOS管M5的源极，第四NMOS管M4的漏极连接第三电感L2+的负端，第五NMOS管M5的漏极连接第四电感L2-的负端；第三NMOS管M3的源极和漏极分别连接第四NMOS管M4和第五NMOS管M5的漏极。
第二电阻R1一端连接第一偏置电压VB1，第二电阻R1另一端连接M3的栅极；第五电容Cin一端连接第三NMOS管M3的栅极，第五电容Cin另一端连接输入信号IN；第一NMOS管M1和第二 NMOS管M2的源极接地，第一NMOS管M1的栅极连接第二NMOS管M2的漏极，第一NMOS管M1的漏极连接第三NMOS管M3的漏极，第二 NMOS管M2的栅极连接第一NMOS管M1的漏极，第二NMOS管M2的漏极连接第三NMOS管M3的源极。
第六NMOS管M6的栅极连接第四NMOS管M4的漏极，第六NMOS管M6的源极接地，第六NMOS管M6的漏极开漏输出；第七NMOS管M7的栅极连接第五NMOS管M5的漏极，第七NMOS管M7的源极接地，第七NMOS管M7的漏极开漏输出。
所述第三电感L2+和第四电感L2-的正端分别与第五电感L3+和第六电感L3-的正端耦合，耦合系数均为k。
第三电感L2+和第五电感L3+形成一个第一变压器T1，第四电感L2-和第六电感L3-形成一个变压器第二变压器T2。
如图2所示，谐振器阻抗有两个峰值，对应中心频率分别为ω（7GHz）和3ω（21GHz），3ω频率处对应的阻抗幅值要小于ω频率处对应的阻抗幅值，以保证振荡器振荡频率为ω左右。所述振荡器主要由谐振器、第一NMOS管M1和第二NMOS管M2组成。
四分频：整个电路的输入信号IN的频率为ωin（频率为ωin = 4ω），通过电容Cin交流耦合注入到第三NMOS管M3的栅极，第三NMOS管M3的工作原理如Drain-Pumpedmixer（漏极混频器），频率变化过程为ωin-3ω = ω和ωin- ω =3ω,但振荡器振荡频率为ω，因此电路实现四分频，同时本发明的分频器中的振荡器输出端信号包含有较强的三次谐波。
三分频：第四NMOS管M4和第五NMOS管M5为差分浮动源极注入管，电路在工作过程中，CM点是振荡器正负输出端（频率为ω）的共模点， CM点信号包含较强的2ω频率。
第三电感L2+与第五电感L3+、第四电感L2--与第六电感L3--之间有一定程度的耦合，耦合系数为k，形成变压器结构；第三电感L2+和第五电感L3+形成一个第一变压器T1，第四电感L2-和第六电感L3-形成一个变压器第二变压器T2。
如前所述，分频器中的振荡器的差分输出端的三次谐波被第一变压器T1和第二变压器T2分别耦合到第四NMOS管M4和第五NMOS管M5的栅极；第四NMOS管M4和第五NMOS管M5栅极的3ω频率成分信号与CM点的2ω频率成分信号相混频，频率变化过程为3ω - 2ω = ω和3ω + 2ω = 5ω；发生混频后，得到包含有ω和5ω频率的信号输出，但振荡器振荡在频率ω，因此5ω频率成分被谐振器滤除，分频器实现了三分频。如图3所示的输入信号灵敏度曲线，0dBm功率注入时频率范围为22.8-32.4 GHz，中心频率为27.6GHz，带宽达到34.8%。如图4所示是在输出端没有额外进行滤波的情况下，不同输入频率下振荡器的输出经开漏输出缓冲级后的输出信号及其三次谐波的比值（三次谐波抑制比），该比值最小也能达到约8dB，最大接近22dB。
上述实施例均为本发明的较佳实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (9)

1.一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，包括第一电感L1+、第二电感L1-、第三电感L2+、第四电感L2-、第五电感L3+、第六电感L3-、电源VDD、第一电阻Rp、第二电阻R1、第一电容C1+、第二电容C1-、第三电容C2+、第四电容C2-、第五电容Cin、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七NMOS管M7、第一偏置电压VB1和第二偏置电压VB2；
所述第一电感L1+和第二电感L1-的正端均接电源VDD，第一电阻Rp的两端分别接到第一电感L1+和第二电感L1-的负端；第一电容C1+连接第一电感L1+的负端，第一电容C1+另一端接地；第二电容C1-连接第二电感L1-的负端，第二电容C1-另一端接地；第三电感L2+和第四电感L2-的正端分别接第一电感L1+和第二电感L1-的负端；第三电容C2+连接第三电感L2+的负端，第三电容C2+另一端接地；第四电容C2-连接第四电感L2-的负端，第四电容C2-的另一端接地；
第五电感L3+和第六电感L3-的正端分别连接第四NMOS管M4和第五NMOS管M5的栅极，第五电感L3+和第六电感L3-的负端均与第二偏置电压VB2相连；第四NMOS管M4的源极连接第五NMOS管M5的源极，第四NMOS管M4的漏极连接第三电感L2+的负端，第五NMOS管M5的漏极连接第四电感L2-的负端；第三NMOS管M3的源极和漏极分别连接第四NMOS管M4和第五NMOS管M5的漏极；
第二电阻R1一端连接第一偏置电压VB1，第二电阻R1另一端连接M3的栅极；第五电容Cin一端连接第三NMOS管M3的栅极，第五电容Cin另一端连接输入信号IN；第一NMOS管M1和第二NMOS管M2的源极接地，第一NMOS管M1的栅极连接第二NMOS管M2的漏极，第一NMOS管M1的漏极连接第三NMOS管M3的漏极，第二NMOS管M2的栅极连接第一NMOS管M1的漏极，第二 NMOS管M2的漏极连接第三NMOS管M3的源极；
第六NMOS管M6的栅极连接第四NMOS管M4的漏极，第六NMOS管M6的源极接地，第六NMOS管M6的漏极开漏输出；第七NMOS管M7的栅极连接第五NMOS管M5的漏极，第七NMOS管M7的源极接地，第七NMOS管M7的漏极开漏输出。
2.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，所述第三电感L2+和第四电感L2-的正端分别与第五电感L3+和第六电感L3-的正端耦合，耦合系数均为k。
3.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，第三电感L2+的正端和第五电感L3+的正端耦合，构成第一变压器T1；第四电感L2-的正端和第六电感L3-的正端耦合，构成第二变压器T2；第一变压器T1和第二变压器T2的耦合系数均为k。
4.根据权利要求1或3所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，第一电感L1+、第二电感L1-、第一电容C1+、第二电容C1-、第二电阻Rp、第一变压器T1和第二变压器T2 构成谐振器。
5.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，所述谐振器阻抗有两个峰值，对应中心频率分别为ω和3ω，3ω频率处对应的阻抗幅值要小于ω频率处对应的阻抗幅值，以保证振荡器振荡频率为ω。
6.根据权利要求5所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，所述振荡器主要由谐振器、第一NMOS管M1和第二NMOS管M2组成。
7.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，输入信号IN的频率为ωin，通过电容Cin交流耦合注入到第三NMOS管M3的栅极，输入信号IN与振荡器输出端信号混频，频率变化过程为ωin-3ω = ω和ωin- ω =3ω,振荡器振荡频率为ω，电路实现四分频，同时输出端信号包含有三次谐波。
8.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，第四NMOS管M4和第五NMOS管M5为差分浮动源极注入管，电路在工作过程中，振荡器正负输出端频率为ω的共模点即CM点，CM点信号包含2ω频率。
9.根据权利要求1所述的一种包含变压器耦合除三分频的宽带注入锁定除四分频器，其特征在于，振荡器的差分输出端的三次谐波被第一变压器T1和第二变压器T2分别耦合到第四NMOS管M4和第五NMOS管M5的栅极；第四NMOS管M4和第五NMOS管M5栅极的3ω频率成分信号与CM点的2ω频率成分信号相混频，频率变化过程为3ω - 2ω = ω和3ω + 2ω = 5ω；发生混频后，得到包含有ω和5ω频率的信号输出，振荡器振荡在频率ω，因此5ω频率成分被谐振器滤除，实现三分频。
CN201910646613.5A 2019-07-17 2019-07-17 一种包含变压器耦合除三分频的宽带注入锁定除四分频器 Pending CN110401442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910646613.5A CN110401442A (zh) 2019-07-17 2019-07-17 一种包含变压器耦合除三分频的宽带注入锁定除四分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910646613.5A CN110401442A (zh) 2019-07-17 2019-07-17 一种包含变压器耦合除三分频的宽带注入锁定除四分频器

Publications (1)

Publication Number Publication Date
CN110401442A true CN110401442A (zh) 2019-11-01

Family

ID=68324523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910646613.5A Pending CN110401442A (zh) 2019-07-17 2019-07-17 一种包含变压器耦合除三分频的宽带注入锁定除四分频器

Country Status (1)

Country Link
CN (1) CN110401442A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787659A (zh) * 2020-12-30 2021-05-11 瑞声科技（南京）有限公司 三分频器电路
CN113381697A (zh) * 2021-05-14 2021-09-10 华南理工大学 一种基于65nm CMOS工艺的二次谐波压控振荡器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200835134A (en) * 2007-02-15 2008-08-16 Univ Nat Taiwan Science Tech Injection locked frequency divider
TW200849825A (en) * 2007-06-13 2008-12-16 Univ Nat Taiwan Science Tech Divide-by-three injection-locked frequency divider
US20100301955A1 (en) * 2009-05-29 2010-12-02 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique
KR101624462B1 (ko) * 2015-04-23 2016-05-26 중앙대학교 산학협력단 저 전력의 특성을 가지는 주입 잠금형 주파수 분주기
CN106059578A (zh) * 2016-07-19 2016-10-26 清华大学 基于电感值可变的注入锁定分频器电路
KR101678786B1 (ko) * 2015-07-06 2016-12-06 충북대학교 산학협력단 Ｒｆ 부성 저항 탱크와 트랜스포머 피드백을 이용한 주입동기 주파수 분배기
KR20170006538A (ko) * 2015-07-08 2017-01-18 충북대학교 산학협력단 교차 결합된 상보형 트랜지스터와 트랜스포머 커플링을 이용한 주입동기 주파수 분배기
CN211296713U (zh) * 2019-07-17 2020-08-18 华南理工大学 一种包含变压器耦合除三分频的宽带注入锁定除四分频器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200835134A (en) * 2007-02-15 2008-08-16 Univ Nat Taiwan Science Tech Injection locked frequency divider
TW200849825A (en) * 2007-06-13 2008-12-16 Univ Nat Taiwan Science Tech Divide-by-three injection-locked frequency divider
US20100301955A1 (en) * 2009-05-29 2010-12-02 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique
KR101624462B1 (ko) * 2015-04-23 2016-05-26 중앙대학교 산학협력단 저 전력의 특성을 가지는 주입 잠금형 주파수 분주기
KR101678786B1 (ko) * 2015-07-06 2016-12-06 충북대학교 산학협력단 Ｒｆ 부성 저항 탱크와 트랜스포머 피드백을 이용한 주입동기 주파수 분배기
KR20170006538A (ko) * 2015-07-08 2017-01-18 충북대학교 산학협력단 교차 결합된 상보형 트랜지스터와 트랜스포머 커플링을 이용한 주입동기 주파수 분배기
CN106059578A (zh) * 2016-07-19 2016-10-26 清华大学 基于电感值可变的注入锁定分频器电路
CN211296713U (zh) * 2019-07-17 2020-08-18 华南理工大学 一种包含变压器耦合除三分频的宽带注入锁定除四分频器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JIAN-XIN CHEN ET AL: "Universal Design Approach for Multiport Filtering Power Divider", 《IEEE ACCESS》, 23 January 2019 (2019-01-23), pages 15340 - 15348 *
YU-SHENG LIN ET AL: "A Divide-by-Four Transformer-Coupled Regenerative Frequency Divider With Quadrature Outputs", 《IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS》, vol. 24, no. 4, 30 April 2004 (2004-04-30), pages 260 - 262, XP011544639, DOI: 10.1109/LMWC.2013.2296313 *
张文海 等: "基于互补源的紧凑型圆极化倾斜波束天线", 《南京信息工程大学学报（自然科学版）》, no. 1, 28 February 2019 (2019-02-28), pages 13 - 16 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787659A (zh) * 2020-12-30 2021-05-11 瑞声科技（南京）有限公司 三分频器电路
CN113381697A (zh) * 2021-05-14 2021-09-10 华南理工大学 一种基于65nm CMOS工艺的二次谐波压控振荡器
CN113381697B (zh) * 2021-05-14 2022-05-10 华南理工大学 一种基于65nm CMOS工艺的二次谐波压控振荡器

Similar Documents

Publication Publication Date Title
CN106877819A (zh) 基于复合型谐振器的压控振荡器
CN110401442A (zh) 一种包含变压器耦合除三分频的宽带注入锁定除四分频器
CN109245726B (zh) 一种适用于极高频的双推式倍频器
CN204465511U (zh) 一种基于pll锁相环与分频器的程控倍频装置
CN109617530A (zh) 一种push-push注锁式倍频器电路
CN211296713U (zh) 一种包含变压器耦合除三分频的宽带注入锁定除四分频器
CN105306047A (zh) 一种高性能同步时钟参考源及同步时钟参考产生方法
CN106953598A (zh) 一种基于二次谐波交叉注入锁定技术的正交压控振荡器电路
CN105811883B (zh) 一种采用硅基cmos工艺实现的太赫兹振荡器
CN201878129U (zh) 一种微波频段低相噪锁相介质振荡器
CN206894589U (zh) 一种Ka波段四倍频芯片
CN207782757U (zh) 低功耗宽频带二倍频器电路
CN207588841U (zh) 一种低相位噪声、宽频域cmos集成压控振荡器
CN103312322A (zh) 一种本振电路及本振信号产生方法
CN204103864U (zh) 一种相位共轭电路
CN206727960U (zh) 一种基于二次谐波交叉注入锁定技术的正交压控振荡器电路
FI89990C (fi) Diodblandare
CN212367254U (zh) 一种宽频率范围的二分频电路
CN105429632B (zh) 小型集成化的微波本振信号发生器
CN208316703U (zh) 一种x波段场面监视雷达多路高稳定本振源电路
CN208046572U (zh) 一种同时输出多个频率点的多次谐波振荡器
CN105577172B (zh) 抗震恒温低相噪锁相参考源
CN206332664U (zh) 一种航天电子侦察五通道接收机中的k波段频率综合器
CN205566265U (zh) 一种不需要环路滤波器的锁相环电路
CN207732749U (zh) 一种新型的频率合成器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination