CN104052405B - 用于倍频器的系统和方法 - Google Patents

Abstract

按照实施例，倍频电路包括被耦合到倍频电路的输入端口的差分晶体管对、其输入被耦合到差分晶体管对的输出的第一差分共源共栅级、耦合在差分晶体管对的输出和第一差分共源共栅级的输入之间的多个第一阻抗元件，和耦合在第一差分共源共栅级和倍频电路的输出端口之间的输出组合网络。

Description

用于倍频器的系统和方法

技术领域

本发明大体上涉及半导体电路和方法，并且尤其涉及用于倍频器的系统和方法。

背景技术

由于像硅锗（SiGe）的低成本的半导体技术以及精细几何互补金属氧化物半导体（CMOS）工艺的快速进步，在过去几年中，在毫米波频范围中的应用已经得到显著的关注。高速双极和MOS晶体管的可用性已经产生更多的对在60GHz、77GHz、和80GHz以及超过100GHz的毫米波应用的集成电路的需要。这些应用包括例如自动雷达和多千兆位通信系统。

随着RF系统的工作频率继续增加，在这些高频率下的信号的生成提出主要的挑战。在高频下工作的振荡器在一些系统中可能遭受差的相噪声性能和低输出功率。此外，在这样的高频下用于锁相环（PLL）中的分频器可能消耗大量功率。

应对生成高频信号的挑战的一种方式是通过使用倍频器。例如，与倍频器结合的电压控制振荡器（VCO）可以被用于生成高频信号。通过使VCO在输出频率的一半下工作，使得系统能够生成高频信号，与被配置为在全输出频率下工作的VCO相比，该高频信号具有更好的相位噪声和更高的输出功率。然而，在毫米波频率下的频率倍增器的设计提出其自己的一组设计挑战，包括提供高输出功率的能力和摒弃基本输入频率的能力。

发明内容

按照实施例，倍频电路包括被耦合到倍频电路的输入端口的差分晶体管对、具有耦合到差分晶体管对的输出的输入的第一差分共源共栅级、耦合在差分晶体管对的输出和第一差分共源共栅级的输入之合的多个第一阻抗元件和耦合在第一差分共源共栅级和倍频电路的输出端口之间的输出组合网络。

附图说明

为了更完全的理解本发明及其优点，现在结合附图参考下列描述，其中：

图1说明了一般的倍频器的方框图；

图2a-2b说明了实施例倍频器电路的示意图；

图3说明了实施例LO缓冲器电路的示意图；

图4a-e说明了实施例倍频器的性能比较图；

图5说明了实施例方法的方框图；和

图6说明了倍频器的共源共栅级的另外的实施例。

除非另外指示，不同图中的相应数字和符号大体指代相应零件。附图被画出以清楚说明优选实施例的相关方面，并且不必按比例绘制。为了更清楚地说明某些实施例，指示相同结构、材料或过程步骤的变型的字母可以跟着附图号改变。

具体实施方式

下面详细讨论本优选方案的制造和使用。然而，应该理解，本发明提供了许多适合的发明概念，这些概念能够在各种具体背景中实现。所讨论的具体实施例仅仅说明制造和使用本发明的具体方式，而不限制本发明的保护范围。

本发明将参考在具体背景（即倍频电路）中的优选实施例描述。然而，本发明也可以被应用于针对高频RF通信系统的其他类型的电路、系统和方法。

通过将差分输入对经由传输线元件与共源共栅级耦合以便提供峰值，并且将共源共栅级的输出与谐波滤波器耦合，本发明的实施例实施了倍频电路。该共源共栅结构可以用于获得高转换增益和输出功率，并且在差分输入对和共源共栅级之间使用传输线元件则提高了在输入频率的第二谐波处的输出功率和增益。该输出滤波器可以被形成作为共振网络，以增强在第二谐波处的输出功率，并且其提供了对基本输入信号的强烈摒弃。

实施例倍频电路可以在各种背景中使用。例如，实施例倍频器可以在RF信号发生器的发射器内部被用作与电压控制振荡器（VCO）结合的本地振荡器（LO）信号源，或者作为外部信号源。实施例倍频电路也可以在RF收发器电路的实施中使用。例如，倍频器可以用作用于发射器的LO信号源，以及用作用于接收器中的混合器的LO源和/或外部信号源。

图1说明了实例系统的方框图，该实例系统可以被用于使输入信号的频率加倍。频率f₀的输入信号102被耦合到乘法网络104的输入，该乘法网络104产生频率2f₀的输出信号106。乘法网络104可以以任何数目的方式实施。在其最基本的水平上，乘法网络104引入二次非线性，其产生输入频率的两倍的谐波。例如，使用非线性半导体器件，诸如二极管，可以产生这样的二次非线性。在其他常规方法中，使用诸如Gilbert混合器的模拟乘法器电路可以产生这个二次非线性，特别是平方项（即，x²），其中输入信号被耦合到两个输入端口。尽管这些常规解决方法在较低的频率下提供了可接受的性能，但是随着输入频率向毫米波范围增大，维持性能呈现出各种挑战。这样的挑战包括信号衰减，信号衰减在某种程度上由在较高频率下变得更加突出的器件寄生现象和过程变化引起。

图2a说明了根据本发明的实施例的倍频器电路200，其包括共源共栅核232、谐波滤波器234、输入耦合网络254和偏置网络256。平衡转换器202和LO缓冲器204被示出将信号源258耦合到输入耦合网络254，然而应该清楚，实施例倍频器可以以不同的方式耦合到各种类型的信号源。在实施例中，信号源258提供输入频率f₀，并且倍频器电路200在输出端口RFOUT提供频率2f₀的信号。

共源共栅核232包括由晶体管218和220组成的差分输入对，其集电极被耦合到包括晶体管228和230的共源共栅级的发射极。在实施例中，共源共栅晶体管228和230被用偏压VBIASC偏置，并且被去耦合以经由电容器226接地。例如，可以使用双极结型晶体管（BJT）或场效应晶体管来实施晶体管218、220、228和230，其中场效应晶体管诸如金属氧化物场效应晶体管（MOSFET）、结型场效应晶体（JFET）及其他类型晶体管。在所说明的实施例中，使用配置在共基极配置中的BJT晶体管228和230来实施共源共栅级。然而，应该理解，在使用场效应晶体管的实施例中，该共源共栅级可以使用在共栅极配置中的MOSFET或JFET来实施，或者使用等价配置中的其他类型器件来实施。差分输入对和共源共栅级之间的级间匹配是由传输线元件222和224提供的，该传输线元件222和224可以用于提高由共源共栅核232提供的增益和输出功率，该共源共栅核232经由偏置网络256被耦合接地，该偏置网络256包括电阻器216和可选的传输线元件214。在实施例中，传输线元件214是以输入频率的两倍2f₀的四分之一波传输线；然而，也可以使用其他长度的传输线元件。

谐波滤波器234包括无源元件250、252、236、238、240、255、242，并且用于两个主要目的，也就是摒弃在频率f₀的基波并增强在负载259的第二谐波输出功率。例如，谐波滤波器234可以被示为电路，该电路将在频率f₀的基波信号分流，并且将在2f₀的第二谐波信号有效地传递到负载250。分别被耦合到晶体管228和230的集电极的传输线元件250和252可以通过在晶体管228和230的集电极共振出寄生电容，而增强该系统的增益。然后，使用无源元件238、240、255、242和244使该电路与该输出匹配。在一些实施例中，传输线元件250和252大约是在基波频率f₀的四分之一波长，以便提供良好的对基波频率的摒弃。在其他实施例中，传输线250和252可以被设计为与谐波滤波器234的共振网络的其它无源元件结合而在第二谐波实现最大输出功率，并且实现最大基波摒弃。应该理解，随着工作频率变得更低，用于基波频率的四分之一波长线的长度变得更大。

传输线236将DC偏置电流提供给共源共栅核232，并且可以被配置为在输出频率2f₀下的四分之一波长，以便提供高输出信号。此外，传输线元件238、255和244与电容器240和242一起形成对端口RFOUT的匹配网络，以便为负载259提供匹配。

输入耦合网络254包括AC耦合电容器206和208和传输线元件210和212。在一个实施例中，传输线元件210和212被配置为在输入频率f₀的四分之一波传输线，并且被用于为晶体管218和220的基极提供DC偏置电压VBIASIN。

在实施例中，倍频器电路200在集成电路上实施，并且被配置为在假定输入信号源258为60GHz输出信号时提供120GHz输出信号。在这个实例实施例中，每个传输线元件是具有5μm的顶金属层和15μm宽的接地的底金属层的线。输入网络254内部的传输线元件210和212每个都具有大约630μm的长度，偏置网络256内部的传输线214具有大约65μm的长度，共源共栅级232内部的传输线元件222和224具有大约55μm的长度，传输线元件250和252具有大约330μm的长度，谐波滤波器234内部的传输线元件236、238、255和244分别具有大约310μm、40μm、150μm和250μm的长度。通过共源共栅核232的偏置电流大约是9mA，并且流过LO缓冲器的DC电流大约是21mA。在大信号情况下，取决于输入信号水平，共源共栅核232的电流消耗可以增加到大约20mA。这个增加的电流消耗包括大约9mA的偏置电流和高达11mA的由于电路的大信号激励造成的额外电流消耗。应该理解，上述工作频率和传输线元件尺寸、偏置电流及其他实施细节就是许多可能实施例的一个实例。在本发明的可替换实施例中，可以使用不同的传输长度和宽度、不同的工作频率和不同的功率电流消耗水平。在另外的可替换实施例中，可以用电感器电感替换一些或所有传输线段210、212、214、222、224、250、252、236、238、255和244。

图2b说明了类似于图2a中所示实施例的实施例倍频器电路，其还包括偏置发生器260。偏置发生器260包括与二极管连接的晶体管262和266和串联耦合的电阻器264和268。共源共栅晶体管228和230的基极被耦合到晶体管262的发射极，并且差分对晶体管218和220的基极经由传输线元件210和212被耦合到晶体管266的集电极，这在输入频率f₀下有效地将在晶体管266的集电极处的低阻抗变换为在晶体管218和220的基极处的高阻抗。应该理解，偏置发生器260不过是许多偏置发生器电路的一个实例，其可以被用于将实施例倍频器电路偏置。在替代实施例中，也可以使用本领域中已知的其他偏置电路和偏置技术。

图3说明了实施例LO缓冲器300，例如其可以被用于实现图2a中所示的LO缓冲器204。LO缓冲器300具有两个LO缓冲器级380₁和380₂，其每个都可以包括由经由传输线元件328和330耦合到共源共栅晶体管332和334的晶体管326和324组成的差分输入对。在所述的实施例中，两个级被用于确保在基波频率f₀下的足够的输入功率到在高频率的倍频器。在可替换的实施例中，取决于特定实施例及其说明书，可以使用多于或少于两个LO缓冲器级。

该差分输入对由电阻器318和传输线元件320偏置，该传输线元件320代表电阻器318与晶体管326和324的发射极之间的互连传输线。传输线元件336和338分别被耦合到晶体管332和334的集电极。传输元件340和342被耦合到VCC，并且由此提供电源电流。每个LO缓冲器级380₁和380₂的输入都具有传输线元件306和308，所述传输线元件提供DC偏置电流给输入差分对晶体管326和324，并且分别经由传输线元件336和338从共源共栅晶体管332和334的集电极提取每个LO缓冲器级380₁和380₂的输出。可以使用四分之一波长RF扼流圈实施传输线元件306和308。由晶体管310、电阻器312、晶体管314和电阻器316的串联连接形成的偏置网络为由晶体管326和304组成的输入差分对和共源共栅晶体管332和334的基极提供DC偏置电压。晶体管332和334的偏置连接经由电容器333被去耦合到接地，可以为了适当接地使用RF电容器来实施该电容器。无源元件336、338、340、342、350-360和362-372形成级间匹配网络，其包括传输线和电容器，例如这些传输器和电容器可以被配置为提供级之间的最大功率传递。

两个LO缓冲器级380₁和380₂的级间耦合和匹配由AC耦合电容器352和358提供，并且传输线元件350、354、356和360可以被配置为在LO缓冲器级380的第一级的输出和第二级的输入之间提供阻抗匹配。耦合电容器302和304被耦合到LO缓冲器级380₁的输入，并且AC耦合电容器364和370与传输线元件362、366、368和372一起被耦合到LO缓冲器级380₂的输出。应该理解，图3中所说明的LO缓冲器300就是许多可能的LO缓冲器电路的一个实例，其可以用于为实施例倍频器提供输入信号。在本发明可替换的实施例中，可以使用本领域中已知的其他LO缓冲器电路和架构。

图4a说明了用于两个实例倍频器的被传递到50Ω负载的输出功率对频率的图。迹线402是用于图2a中所示的实施例倍频器的输出功率对频率的图，并且迹线404是用于具有共发射极结构的倍频器的输出功率对频率图，该倍频器基本是图2a中所示的倍频器但去掉了共源共栅晶体管228和230。如图所示，使用共源共栅级的倍频器的输出功率比不使用共源共栅级的倍频器高。如进一步看到的那样，迹线404的振幅在较高频率快速下降。由共源共栅晶体管228和230提供的性能提高部分地是由于关于共发射极结构的密勒效应的减少造成的。从58GHz到82GHz范围的X轴代表被传递到倍频器的输入的输入频率f₀。

图4b说明了用于两个实例倍频器的输出功率对LO输入功率的图。迹线406代表图2a中所示的实施例倍频器的性能，并且迹线408代表具有共发射极结构而没有共源共栅晶体管的倍频器的性能。由图4b示出的性能图代表61GHz的输入频率f₀，和121GHz的输出频率2f₀。如图所示，图2A的共源共栅实施例具有比没有共源共栅晶体管的共发射极实施例高的输出功率。图4c说明了在与被用于生成图4b的相同情况下基波抑制对LO输入功率的图。迹线410代表图2a中所示的实施例倍频器的基波摒弃，并且迹线412代表具有共发射极结构而没有共源共栅晶体管的倍频器的基波抑制。

图4d说明了输出功率对LO输入功率的图。迹线414代表图2a中所示的实施例倍频器的输出功率，并且迹线416代表图2a中所示的倍频器（去掉了传输线元件250和252）（即，晶体管228和230的集电极直接连接在一起）的输出。如上所示，具有传输线元件250和252的图2的实施例比不具有传输线元件250和252的实施例输出功率大约高4dB，该传输线元件250和252在差分输入对和共源共栅级之间提供了阻抗匹配。由图4d示出的性能图代表61GHz的输入频率f₀和121GHz的输出频率2f₀。

图4e说明了输出功率对LO输入功率的图。迹线418代表图2a中所示的实施例倍频器的输出功率，并且迹线420代表图2a中所示的倍频器去掉了传输线元件222和224（即，晶体管218和220的集电极分别直接连接到晶体管228和230的发射极）的输出。如图所示，具有传输线元件222和224的图2A的实施例比不具有传输线元件222和224的实施例的输出功率高1.5dB。由图4e示出的性能图代表61GHz的输入频率f₀和121GHz的输出频率2f₀。

图5说明了操作实施例倍频器的实施例方法500的流程图。在实施例中，在步骤502，在第一频率f₀的第一信号被提供到实施例倍频器电路。在一些实施例中，这个第一频率是30GHz或更大。接着，在步骤504中，在第二频率2f₀的第二信号是从实施例倍频器电路接收的。

图6说明了共源共栅核600的可替换的实施例，其具有多共源共栅架构，例如，该多共源共栅架构可以被用于代替在上文中参考图2a-b描述的共源共栅核232。共源共栅600具有由晶体管602和604组成的输入差分对，和被表示为第一共源共栅级、第二共源共栅级、和第三共源共栅级的多个共源共栅级，该第一共源共栅级具有晶体管614和616和传输线元件608和610，第二共源共栅级具有晶体管624和626和传输线元件618和620，并且第三共源共栅级具有晶体管628和630和传输线元件628和630。共源共栅核600的操作沿着如上所述的单个共源共栅实施例的相同原理进行。用于第一共源共栅级的偏置电压是VBIASC1，其由电容器612去耦合；用于第二共源共栅级的偏置电压是VBIASC2，其由电容器622去耦合；并且用于第三共源共栅级的偏执电压是VBIASC3，其由电容器632去耦合。在可替换的实施例中，使用多共源共栅构造的倍频器可以具有两个共源共栅级或多于三个共源共栅级。

按照实施例，倍频电路包括被耦合到倍频电路的输入端口的差分晶体管对、其输入被耦合到差分晶体管对的输出的第一差分共源共栅级、被耦合在差分晶体管对的输出和第一差分共源共栅级的输入之间的多个第一阻抗元件，和被耦合在第一差分共源共栅级和倍频电路的输出端口之间的输出组合网络。该差分晶体管对可以包括多个第一双极结型（BJT）晶体管，并且第一差分共源共栅级可以包括多个第二BJT。可替换地，可以使用场效应晶体管，诸如MOSFET和JFET。

在实施例中，多个第一阻抗元件是传输线元件。可替换地，电感器可以代替传输线元件使用。多个第一阻抗元件可以被配置为在差分晶体管对的输出和第一差分共源共栅级的输入之间提供阻抗匹配。此外，该倍频电路可以被配置为以大于30GHz的输入频率工作。

在实施例中，该输出组合网络包括耦合在第一差分共源共栅级的输出和公共节点之间的多个第二阻抗元件，并且包括被耦合在在公共节点和倍频电路的输出端口之间的输出匹配网络。在一些情形中，许多第二阻抗元件和输出匹配网络使用传输线元件实施。可替换地，许多第一阻抗元件可以使用电感器实施。

在各种实施例中，差分晶体管对、第一差分共源共栅级、许多第一阻抗元件和输出组合网络被设置在集成电路中。同时，在一些实施例中，倍频电路可以包括第二差分共源共栅级和多个第三阻抗元件，该第二差分共源共栅级的输入被耦合到第一差分共源共栅级的输出，并且多个第三阻抗被耦合在第一差分共源共栅级的输出和第二差分共源共栅级的输入之间。

按照进一步实施例，半导体电路包括具有第一晶体管和第二晶体管的输入级。第一晶体管和第二晶体管的基极被耦合到输入端口，并且第一晶体管的发射极被耦合到第二晶体管的发射极。半导体电路还包括共源共栅级和输出级（该共源共栅级包括第三晶体管和第四晶体管）、被耦合在第一晶体管的集电极和第三晶体管的发射极之间的第一传输线元件、被耦合在第二晶体管的集电极和第四晶体管的发射极之间的第二传输线元件，并且输出级的第一输入被耦合到第三晶体管的集电极，而输出级的第二输入被耦合到第四晶体管的集电极，以及被耦合到输出端口的输出。

在实施例中，该输出级包括被耦合在第三晶体管的集电极和公共节点之间的第三传输线元件、被耦合在第四晶体管的集电极和公共节点之间的第四传输线元件，和匹配网络，该匹配网络包括被耦合在公共节点和该电路的输出端口之间的至少一个传输线。该半导体电路也可以包括被耦合在公共节点和电源节点之间的第一四分之一波传输线。第一四分之一波传输线被配置为大约为具有电路在输入端口的输入频率的两倍的四分之一波频率。

在实施例中，半导体电路还包括第二四分之一波传输线，其被耦合在第一和第二晶体管的发射极和电源参考节点之间，该电源参考节点可以是接地节点或其他参考节点。在一些实施例中，该输入端口被配置为耦合到驱动极，和/或该输出端口被配置为提供输出信号，所述输出信号的频率为输入端口处的信号的频率的两倍。在输入处的信号的频率可以大于30GHz。

按照进一步实施例，使频率加倍的方法包括将具有第一频率的第一信号提供给倍频电路的输入端口，该倍频电路包括被耦合到倍频电路的输入端口的差分晶体管对、其输入被耦合到差分晶体管对的输出的差分共源共栅级、被耦合在差分晶体管对的输出和差分共源共栅级的输入之间的多个第一传输线元件，和被耦合在差分共源共栅级和倍频电路的输出端口之间的输出组合网络。该方法也包括从倍频电路的输出端口接收第二信号，以便第二信号具有为第一频率两倍的第二频率。在一些实施例中，第一频率大于30GHz。

在实施例中，提供第一信号包括将第一信号提供给包括倍频电路的集成电路。此外，提供第一信号包括从本地振荡器（LO）缓冲器提供第一信号。

实施例的优点包括实施倍频器电路的能力，该倍增器电路在毫米波频率下实现了高功率和强烈基波摒弃。具有高二次谐波转换增益的实施例的优点包括减少产生强烈二次谐波所需要的LO功率。

本发明的一些实施例的另一有利方面是直接使用实施例倍频器的输出作为用于要求低传输输出功率的应用的发射器输出。在这个实施例中，可不再需要功率放大级。

尽管已经参考说明性实施例描述了本发明，但是本发明不是要以限制的意义被解读。说明性实施例的各种修改和组合以及本发明的其他实施例依据对本描述的参考将对本领域技术人员显而易见。例如，在本文中呈现的实施例实例中，传输线段可以用电感器替换。

Claims (22)

1.一种倍频电路，包括：

差分晶体管对，被耦合到所述倍频电路的输入端口；

第一差分共源共栅级，其输入被耦合到所述差分晶体管对的输出；

多个第一阻抗元件，被耦合在所述差分晶体管对的所述输出和所述第一差分共源共栅级的所述输入之间；和

输出组合网络，被耦合在所述第一差分共源共栅级和所述倍频电路的输出端口之间。

2.根据权利要求1所述的倍频电路，其中：

所述差分晶体管对包括第一多个双极结型晶体管BJT；并且所述第一差分共源共栅级包括第二多个BJT。

3.根据权利要求1所述的倍频电路，其中所述多个第一阻抗元件包括传输线元件。

4.根据权利要求1所述的倍频电路，其中所述多个第一阻抗元件包括电感器。

5.根据权利要求1所述的倍频电路，其中所述多个第一阻抗元件被配置为在所述差分晶体管对的所述输出和所述第一差分共源共栅级的所述输入之间提供阻抗匹配。

6.根据权利要求1所述的倍频电路，其中所述倍频电路被配置为操作于大于30GHz的输入频率。

7.根据权利要求1所述的倍频电路，其中所述输出组合网络包括：

多个第二阻抗元件，被耦合在所述第一差分共源共栅级的所述输出和公共节点之间；和

输出匹配网络，被耦合在所述公共节点和所述倍频电路的所述输出端口之间。

8.根据权利要求7所述的倍频电路，其中所述多个第二阻抗元件和所述输出匹配网络包括传输线元件。

9.根据权利要求1所述的倍频电路，其中所述差分晶体管对所述第一差分共源共栅级、所述多个第一阻抗元件和所述输出组合网络被设置在集成电路中。

10.根据权利要求1所述的倍频电路，进一步包括：

第二差分共源共栅级，其输入被耦合到所述第一差分共源共栅级的输出；和

多个第三阻抗元件，被耦合在所述第一差分共源共栅级的所述输出和所述第二差分共源共栅级的所述输入之间。

11.一种半导体电路，包括：

输入级，包括第一晶体管和第二晶体管，其中所述第一晶体管和所述第二晶体管的基极被耦合到输入端口，并且所述第一晶体管的发极被耦合到所述第二晶体管的发射极；

共源共栅级，包括第三晶体管和第四晶体管；

第一传输线元件，被耦合在所述第一晶体管的集电极和所述第三晶体管的发射极之间；

第二传输线元件，被耦合在所述第二晶体管的集电极和所述第四晶体管的发射极之间；和

输出级，其第一输入被耦合到所述第三晶体管的集电极，其第二输入被耦合到所述第四晶体管的集电极，并且其输出被耦合到输出端口。

12.根据权利要求11所述的电路，其中所述输出级包括：

第三传输线元件，被耦合在所述第三晶体管的集电极和公共节点之间；

第四传输线元件，被耦合在所述第四晶体管的集电极和所述公共节点之间；和

匹配网络，其包括被耦合在所述公共节点和所述电路的所述输出端口之间的至少一个传输线。

13.根据权利要求12所述的电路，进一步包括第一四分之一波传输线，所述第一四分之一波传输线被耦合在所述公共节点和电源节点之间，其中所述第一四分之一波传输线被配置为具有是所述电路在所述输入端口处的输入频率的两倍的四分之一波频率。

14.根据权利要求11所述的电路，进一步包括第二四分之一波传输线，所述第二四分之一波传输线被耦合在所述第一和第二晶体管的发射极和电源参考节点之间。

15.根据权利要求14所述的电路，其中所述电源参考节点包括接地节点。

16.根据权利要求11所述的电路，其中所述输入端口被配置为耦合到驱动级。

17.根据权利要求11所述的电路，其中所述输出端口被配置为提供输出信号，所述输出信号具有的频率为在所述输入端口处的信号的频率的两倍。

18.根据权利要求17所述的电路，其中在所述输入处的所述信号的频率大于30GHz。

19.一种使频率加倍的方法，所述方法包括：

提供具有第一频率的第一信号给倍频电路的输入端口，所述倍频电路包括差分晶体管对，被耦合到所述倍频电路的输入端口，

差分共源共栅级，其输入被耦合到所述差分晶体管对的输出，

多个第一传输线元件，被耦合在所述差分晶体管对的所述输出和所述差分共源共栅级的所述输入之间，和

输出组合网络，被耦合在所述差分共源共栅级和所述倍频电路的输出端口之间；和

从所述倍频电路的所述输出端口接收第二信号，所述第二信号具有为所述第一频率两倍的第二频率。

20.根据权利要求19所述的方法，其中所述第一频率大于30GHz。

21.根据权利要求19所述的方法，其中提供第一信号包括将所述第一信号提供给包括所述倍频电路的集成电路。

22.根据权利要求19所述的方法，其中提供所述第一信号包括从本地振荡器(LO)缓冲器提供所述第一信号。