CN109617381A - 双模式隔离控制电路 - Google Patents
双模式隔离控制电路 Download PDFInfo
- Publication number
- CN109617381A CN109617381A CN201910090438.6A CN201910090438A CN109617381A CN 109617381 A CN109617381 A CN 109617381A CN 201910090438 A CN201910090438 A CN 201910090438A CN 109617381 A CN109617381 A CN 109617381A
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- control circuit
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims description 97
- 230000008878 coupling Effects 0.000 claims description 27
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 230000006641 stabilisation Effects 0.000 claims description 10
- 238000011105 stabilization Methods 0.000 claims description 10
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 10
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 9
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种双模式隔离控制电路，其通过对内部电源模块、开关控制单元及隔离单元的协调设计，隔离单元的工作可经由两种方式进行，所述内部电源模块在关断时产生控制信号，所述开关控制单元处于空置状态时，所述隔离单元输出隔离信号；所述开关控制单元处于工作状态时，所述隔离单元输出隔离信号。从而提高了隔离单元输出的灵活性。该电路功耗低，灵活度高，可实现在后端应用上的极高复用性。
Description
技术领域
本发明涉及电路领域，具体为一种双模式隔离控制电路。
背景技术
集成电路是国民生产生活中必不可少的核心器件。
集成电路进入深亚微米以后，规模越来越大，集成度越来越高。因此层次化的版图设计方案越来越重要。在进行后端设计时，集成电路版图通常被分作若干个模块，分别予以实现，然后在顶层进行集成。
其中，集成电路的低功耗设计方案，通常会引入若干种特殊标准单元，如开关和隔离单元等，开关是用于关闭电路模块，隔离单元用于在电路模块关闭后产生固定电平防止高阻态引起的漏电。目前亟需更为设计合理，基于模块级的后端实现的隔离控制信号的方案。
发明内容
本发明目的在于提供一种基于可关断电源域的隔离信号电路，以进一步降低功耗，提高电路复用率。
为了达到上述目的，本发明的技术方案包括一种双模式隔离控制电路，其特征在于，所述双模式隔离控制电路的第一端用于与隔离使能信号模块相连，第二端用于与内部电源模块相连，第三端用于与隔离单元相连；
所述隔离使能信号模块的输出端为空置状态时，所述内部电源模块关断，所述双模式隔离控制电路输出隔离信号，控制隔离单元进行隔离；
所述隔离使能信号模块的输出端处于工作状态时，所述双模式隔离控制电路输出隔离信号，控制隔离单元进行隔离。
可选的，所述隔离单元为一个或多个。
可选的，还包括缓冲器，所述缓冲器设置在所述双模式隔离控制电路和隔离单元之间。
可选的，所述双模式隔离控制电路为锁存稳定控制电路。
可选的，所述锁存稳定控制电路包括：第七MOS管、第八MOS管、二极管和差分耦合电路，所述第七MOS管、第八MOS管的控制端、二极管的负极与第一端相连，二极管的正极接地，所述第七MOS管的输入端与第二端相连，所述第七MOS管的输出管、所述第八MOS管的输入端和输出端与差分耦合电路的不同输入端相连，所述差分耦合电路与内部电源模块相连，且差分耦合电路的输出端作为双模式隔离控制电路的第三端。
可选的，所述差分耦合电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管，所述第一MOS管和第五MOS管的控制端相连且与差分耦合电路的输出端相连，所述第二MOS管和第六MOS管的控制端与第七MOS管的输出端相连，所述第五MOS管、第六MOS管的输入端与内部电源模块相连，所述第五MOS管的输出端与第七MOS管的输出端相连，所述第六MOS管的的输出端与差分耦合电路的输出端相连，所述第三MOS管、第四MOS管的控制端与内部电源模块相连，所述第三MOS管的输入端与第八MOS管的输入端、第七MOS管的输出端相连，所述第三MOS管的输出端与第一MOS管的输入端相连，所述第三MOS管的输出端接地，所述第四MOS管的输入端与耦合电路的输出端相连，所述第四MOS管的输出端接地。
根据本发明的双模式隔离控制电路，其通过对内部电源模块VDDI、开关控制单元及隔离单元的协调设计，隔离单元的工作可经由两种方式进行，所述内部电源模块在关断时产生控制信号，所述开关控制单元处于空置状态时，所述隔离单元输出隔离信号；所述开关控制单元处于工作状态时，所述隔离单元输出隔离信号。从而提高了隔离单元输出的灵活性。该电路功耗低，灵活度高，可实现在后端应用上的极高复用性。
附图说明
图1为本发明实施例的双模式隔离控制电路的结构示意图；
图2为本发明实施例的双模式隔离控制电路的真值表；
图3为本发明实施例的双模式隔离控制电路的电路结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合附图，对本发明的具体实现方式进行图示和说明：
参考图1，图1示出了一种双模式隔离控制电路4，所述双模式隔离控制电路4的第一端用于与隔离使能信号模块2相连，第二端用于与内部电源模块1相连，第三端用于与隔离单元3相连；
所述隔离使能信号模块2的输出端EN为空置状态时，所述内部电源模块1关断，所述双模式隔离控制电路4输出隔离信号，控制隔离单元3进行隔离；
所述隔离使能信号模块2的输出端处于工作状态时，所述双模式隔离控制电路4输出隔离信号，控制隔离单元3进行隔离。
具体的，当隔离使能信号模块(EN)2空置时，隔离使能信号模块(EN)2信号在隔离使能信号模块内部被下拉。此时，隔离单元(Z)3跟随内部电源模块(VDDI)1而变化，当内部电源模块(VDDI)1内部电源变为0时，双模式隔离控制电路4的输出端变为1，控制隔离单元3输出隔离信号。
当内部电源模块(VDDI)1时，双模式隔离控制电路4的输出端变为0，电路正常工作。
当隔离使能信号模块(EN)2被驱动时，如果隔离使能信号模块(EN)2为0，则隔离单元(Z)3不响应隔离使能信号模块(EN)2；
当隔离使能信号模块(EN)2为1时，双模式隔离控制电路4的输出端变为1，同样输出隔离信号，相当于隔离单元(Z)3被隔离使能信号模块(EN)2控制。
在本实施例中，双模式隔离控制电路驱动一个隔离单元。在其他实施例中隔离信号还可以使能并驱动n个隔离单元3。
在其他实施例中，还可以在所述双模式隔离控制电路和隔离单元之间设置缓冲器。缓冲器有助于提高驱动能力。并通过设置多级的逐级尺寸增大的缓冲器，有利于形成良好的驱动能力，便于驱动多个隔离单元。
在本实施例中，所述隔离使能信号模块的输出端(EN)可以空置，但当用户需要特别时序设计时，也可以直接控制隔离使能信号模块的输出端(EN)。
当需要关断的模块为功耗较大的MCU模块，当MCU不工作时上层电路可将其关断，此时需要考虑隔离模块来隔离。本发明实施例的双模式隔离控制电路可以实现自动产生隔离信号，同时作为备选，用户也可以在必要时精确控制隔离信号产生的时序，以符合某些特殊的电路需求，增加可关断模块的可复用性。
按照以上机理，图2示出了真值表示意图。
在本实施例中，上层电路既可以忽略隔离使能信号，也可以使用隔离使能信号以满足某些时序或者逻辑上的要求，提供了低功耗，高灵活性的硬核设计基础。
在本实施例中，请参考图3，所述双模式隔离控制电路为锁存稳定控制电路。所述锁存稳定控制电路包括：第七MOS管M7、第八MOS管M8、二极管D1和差分耦合电路，所述第七MOS管、第八MOS管的控制端、二极管的负极与第一端相连，二极管的正极接地，所述第七MOS管的输入端与第二端相连，所述第七MOS管的输出管、所述第八MOS管的输入端和输出端与差分耦合电路的不同输入端相连，所述差分耦合电路与内部电源模块相连，且差分耦合电路的输出端作为双模式隔离控制电路的第三端，且所述差分耦合电路作为锁存器，用于锁存稳定控制电路输出信号的锁存。
其中，当隔离使能信号模块的输出端(EN)的电压从0到1时，或者EN保持为0，内部电源模块(VDDI)的电压从高电压到0时；一开始保持不动，在达到锁存器的开关阈值时迅速切换，因为正反馈的作用，锁存稳定控制电路的输出端(Z)迅速从1变成0；在隔离使能信号模块的输出端(EN)的电压从1到0，或者内部电源模块(VDDI)的电压从0到高电压时，在锁存器的另一开关阈值附近迅速切换，锁存稳定控制电路的输出端(Z)从0变成1。
其中，所述差分耦合电路包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6，所述第一MOS管和第五MOS管的控制端相连且与差分耦合电路的输出端相连，所述第二MOS管和第六MOS管的控制端与第七MOS管的输出端相连，所述第五MOS管、第六MOS管的输入端与内部电源模块相连，所述第五MOS管的输出端与第七MOS管的输出端相连，所述第六MOS管的输出端与差分耦合电路的输出端相连，所述第三MOS管、第四MOS管的控制端与内部电源模块相连，所述第三MOS管的输入端与第八MOS管的输入端、第七MOS管的输出端相连，所述第三MOS管的输出端与第一MOS管的输入端相连，所述第三MOS管的输出端接地，所述第四MOS管的输入端与耦合电路的输出端相连，所述第四MOS管的输出端接地。
其中，本实施例中的第三MOS管M3、第四MOS管M4用来增加差分耦合对在过渡区的增益，减少过渡区的功耗，并使得电路可靠地切换。
其中，本发明在所述隔离使能信号模块的输出端EN连接有二极管D1，即使隔离使能信号不使用，即空置，此时EN被反向的二极管D1下拉到0，也可以产生隔离信号；而当隔离使能信号模块连到上层模块作为隔离使能信号，利用隔离使能信号可以直接控制隔离单元。本发明实施例的双模式隔离控制电路既可以忽略隔离使能信号，自己产生隔离信号，也可以使用隔离使能信号以满足某些时序或者逻辑上的要求，提供了灵活性，方便作为硬核设计。
具体的，当隔离使能信号模块(EN)2没有驱动、或者开关控制单元(EN)2被空置为0时，M7导通，隔离单元(Z)3根据可关断电源内部电源模块(VDDI)1的变化而变化。
内部电源模块(VDDI)1关断时，隔离单元(Z)3输出为1；否则为0。
当隔离使能信号模块(EN)2为1时，M8导通，输出隔离控制信号为1，即隔离单元(Z)3输出为1。
综上所述：
根据本发明的双模式隔离控制电路，其通过对内部电源模块VDDI、隔离使能信号模块及隔离单元的协调设计，隔离单元的工作可经由两种方式进行，所述内部电源模块在关断时产生控制信号，所述开关控制单元处于空置状态时，所述隔离单元输出隔离信号；所述开关控制单元处于工作状态时，所述隔离单元输出隔离信号。从而提高了隔离单元输出的灵活性。该电路功耗低，灵活度高，可实现在后端应用上的极高复用性。
应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (6)
1.一种双模式隔离控制电路，其特征在于，所述双模式隔离控制电路的第一端用于与隔离使能信号模块相连，第二端用于与内部电源模块相连，第三端用于与隔离单元相连；
所述隔离使能信号模块的输出端为空置状态时，所述内部电源模块关断，所述双模式隔离控制电路输出隔离信号，控制隔离单元进行隔离；
所述隔离使能信号模块的输出端处于工作状态时，所述双模式隔离控制电路输出隔离信号，控制隔离单元进行隔离。
2.根据权利要求1所述的双模式隔离控制电路，其特征在于，所述隔离单元为一个或多个。
3.根据权利要求1所述的双模式隔离控制电路，其特征在于，还包括缓冲器，所述缓冲器设置在所述双模式隔离控制电路和隔离单元之间。
4.根据权利要求1所述的双模式隔离控制电路，其特征在于，所述双模式隔离控制电路为锁存稳定控制电路。
5.根据权利要求4所述的双模式隔离控制电路，其特征在于，所述锁存稳定控制电路包括：第七MOS管、第八MOS管、二极管和差分耦合电路，所述第七MOS管、第八MOS管的控制端、二极管的负极与第一端相连，二极管的正极接地，所述第七MOS管的输入端与第二端相连，所述第七MOS管的输出管、所述第八MOS管的输入端和输出端与差分耦合电路的不同输入端相连，所述差分耦合电路与内部电源模块相连，且差分耦合电路的输出端作为双模式隔离控制电路的第三端，且所述差分耦合电路作为锁存器，用于所述锁存稳定控制电路输出信号的锁存。
6.根据权利要求5所述的双模式隔离控制电路，其特征在于，所述差分耦合电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管，所述第一MOS管和第五MOS管的控制端相连且与差分耦合电路的输出端相连，所述第二MOS管和第六MOS管的控制端与第七MOS管的输出端相连，所述第五MOS管、第六MOS管的输入端与内部电源模块相连，所述第五MOS管的输出端与第七MOS管的输出端相连，所述第六MOS管的的输出端与差分耦合电路的输出端相连，所述第三MOS管、第四MOS管的控制端与内部电源模块相连，所述第三MOS管的输入端与第八MOS管的输入端、第七MOS管的输出端相连，所述第三MOS管的输出端与第一MOS管的输入端相连，所述第三MOS管的输出端接地，所述第四MOS管的输入端与耦合电路的输出端相连，所述第四MOS管的输出端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090438.6A CN109617381B (zh) | 2019-01-30 | 2019-01-30 | 双模式隔离控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090438.6A CN109617381B (zh) | 2019-01-30 | 2019-01-30 | 双模式隔离控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109617381A true CN109617381A (zh) | 2019-04-12 |
| CN109617381B CN109617381B (zh) | 2024-03-22 |
Family
ID=66019251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910090438.6A Active CN109617381B (zh) | 2019-01-30 | 2019-01-30 | 双模式隔离控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109617381B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010010476A1 (en) * | 2000-02-01 | 2001-08-02 | Chih-Hsien Weng | Protecting apparatus for protecting the isolation circuit between different power domains |
| CN103701456A (zh) * | 2013-12-30 | 2014-04-02 | 京信通信系统（中国）有限公司 | 功放对外接口电路 |
| CN105577160A (zh) * | 2015-12-21 | 2016-05-11 | 合肥工业大学 | 一种基于延时单元的自恢复抗单粒子锁存器结构 |
| CN105577170A (zh) * | 2015-12-25 | 2016-05-11 | 无锡华大国奇科技有限公司 | 隔离控制电路 |
| CN209313715U (zh) * | 2019-01-30 | 2019-08-27 | 无锡华大国奇科技有限公司 | 双模式隔离控制电路 |
-
2019
- 2019-01-30 CN CN201910090438.6A patent/CN109617381B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010010476A1 (en) * | 2000-02-01 | 2001-08-02 | Chih-Hsien Weng | Protecting apparatus for protecting the isolation circuit between different power domains |
| CN103701456A (zh) * | 2013-12-30 | 2014-04-02 | 京信通信系统（中国）有限公司 | 功放对外接口电路 |
| CN105577160A (zh) * | 2015-12-21 | 2016-05-11 | 合肥工业大学 | 一种基于延时单元的自恢复抗单粒子锁存器结构 |
| CN105577170A (zh) * | 2015-12-25 | 2016-05-11 | 无锡华大国奇科技有限公司 | 隔离控制电路 |
| CN209313715U (zh) * | 2019-01-30 | 2019-08-27 | 无锡华大国奇科技有限公司 | 双模式隔离控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109617381B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102332898B (zh) | 零待机功耗开关机电路 | |
| CN102522063A (zh) | 一种消除led动态显示残影的led显示系统 | |
| CN108847176A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN106059552A (zh) | 基于mosfet开关动态特性的驱动电路 | |
| CN205490463U (zh) | 上电复位电路 | |
| CN103051325B (zh) | 可防止反灌电的上拉电阻电路 | |
| CN105406845A (zh) | 一种pmos关断控制电路及供电装置 | |
| CN209313715U (zh) | 双模式隔离控制电路 | |
| CN105720956B (zh) | 一种基于FinFET器件的双时钟控制触发器 | |
| CN110098830A (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN109327209A (zh) | 一种高速可再生比较器电路 | |
| CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN103365222B (zh) | 电源时序控制电路以及集成电路 | |
| CN109617381A (zh) | 双模式隔离控制电路 | |
| CN104836438B (zh) | 一种开关电路装置及驱动电路 | |
| CN106200846A (zh) | 上电掉电复位电路及芯片 | |
| CN109755928A (zh) | 防反向电动势电路和无人机 | |
| CN101958652B (zh) | 电源多组输出电路 | |
| CN101227181B (zh) | 电位切换器 | |
| CN209570933U (zh) | 驱动电路 | |
| CN106375690A (zh) | 一种爆破音消除电路 | |
| CN209625152U (zh) | 一种定时开关机电路和电子设备 | |
| CN106788493A (zh) | 一种低速发射器电路 | |
| CN107800421A (zh) | 芯片、可选模式缓冲电路及其模式选择方法 | |
| CN207070036U (zh) | 一种按键复用电源开关电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |