CN109616515A - 一种金属栅极结构及其制造方法 - Google Patents

一种金属栅极结构及其制造方法 Download PDF

Info

Publication number
CN109616515A
CN109616515A CN201811415934.6A CN201811415934A CN109616515A CN 109616515 A CN109616515 A CN 109616515A CN 201811415934 A CN201811415934 A CN 201811415934A CN 109616515 A CN109616515 A CN 109616515A
Authority
CN
China
Prior art keywords
layer
metal
diffusion barrier
titanium
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811415934.6A
Other languages
English (en)
Other versions
CN109616515B (zh
Inventor
刘晓钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201811415934.6A priority Critical patent/CN109616515B/zh
Publication of CN109616515A publication Critical patent/CN109616515A/zh
Priority to PCT/CN2019/099580 priority patent/WO2020107941A1/zh
Priority to US17/295,062 priority patent/US20220223709A1/en
Application granted granted Critical
Publication of CN109616515B publication Critical patent/CN109616515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种金属栅极结构，由内向外包括：金属电极层，包围金属电极层的粘结层、第一扩散阻挡层和功函数层，设于第一扩散阻挡层以内的第二扩散阻挡层，第二扩散阻挡层为包括一金属层及设于金属层以内的一金属氧化物层的复合阻挡层结构。本发明还公开了一种金属栅极结构的制造方法，包括：通过常规的金属栅极工艺，在衬底沟槽中沉积形成功函数层；在功函数层之上，形成第一扩散阻挡层；在第一扩散阻挡层之上，沉积形成金属层；在金属层表面上形成金属氧化物层，形成第二扩散阻挡层；在第二扩散阻挡层之上，沉积形成粘结层；在粘结层之上，沉积金属电极层材料，形成金属栅极。本发明有效解决了电极金属扩散的问题。

Description

一种金属栅极结构及其制造方法
技术领域
本发明涉及集成电路制造工艺技术领域，更具体地，涉及一种可控制金属扩散的金属栅极结构及其制造方法。
背景技术
金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effecttransistor，MOSFET)是目前集成电路中最主要的器件结构。随着器件尺寸的减小，越来越多新的工艺被引入到器件的生产过程中。
到32nm工艺节点，Intel(英特尔)公司首先引入了金属栅极工艺来取代原有的多晶硅栅极工艺。与多晶硅栅极相比，金属栅极电阻更小，提高了讯号的传递速度，并且金属栅极不存在多晶硅栅极的多晶硅耗尽现象，有利于减小器件的MOS电容，提高器件性能。
然而，金属栅极存在着电极金属铝扩散的问题。通常的工艺解决方法是，在沉积完功函数层以后再沉积一层阻挡层(例如氮化钽+氮化钛层)来阻挡Al的扩散；随后沉积金属钛作为粘结层，防止铝剥落(peeling)的问题。图1显示一种现有的金属栅极膜层结构，其由内而外依次包括：金属铝电极14，金属钛粘结层13、氮化钽+氮化钛扩散阻挡层12和功函数层11。
在实际工艺条件下，随着工艺特征尺寸的缩小，在金属栅极工艺中沉积阻挡层和电极金属的开口大小也越来越小。这就要求阻挡层的厚度必须随之减薄，使得阻挡能力大大减弱，金属铝更容易扩散到功函数层，影响器件性能。同时，由于物理气相沉积(PVD)技术对孔道的侧壁填充能力一般较弱，使得这种扩散在金属栅极的侧壁尤其明显。
因此，在14nm及以下工艺，通常会使用金属钨来代替铝作为电极材料。由于金属钨的熔点非常高，所以几乎不会发生扩散的问题。但其缺点是，金属钨的电阻率大约是铝的两倍，作为电极材料会明显增大电阻，并且在填充钨时容易产生孔洞，影响器件的良率。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种金属栅极结构及其制造方法，以解决电极金属扩散的问题。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种金属栅极结构，由内向外包括：金属电极层，包围所述金属电极层的粘结层、第一扩散阻挡层和功函数层；还包括：设于所述第一扩散阻挡层以内的第二扩散阻挡层；其中，所述第二扩散阻挡层为包括一金属层及设于所述金属层以内的一金属氧化物层的复合阻挡层结构。
进一步地，所述金属氧化物层材料为所述金属层材料的氧化物。
进一步地，所述金属氧化物层为直接形成于所述金属层内表面上的所述金属层材料的氧化物层。
进一步地，所述金属层和粘结层材料为钛。
进一步地，所述金属电极层材料为铝，所述第一扩散阻挡层材料为氮化钽和氮化钛的复合层材料，所述功函数层材料为氮化钽和氮化钛的复合层材料，或者，所述功函数层材料为氮化钽和钛铝合金的复合层材料。
本发明还提供了一种金属栅极结构的制造方法，包括以下步骤：
步骤S01，通过常规的金属栅极工艺，在衬底沟槽中沉积形成功函数层；
步骤S02，在功函数层之上，沉积氮化钽和氮化钛，形成第一扩散阻挡层；
步骤S03，在第一扩散阻挡层之上，沉积形成金属层；
步骤S04，在金属层表面上形成金属氧化物层，与金属层共同形成第二扩散阻挡层；
步骤S05，在第二扩散阻挡层之上，沉积形成粘结层；
步骤S06，在粘结层之上，沉积金属电极层材料，形成金属栅极。
进一步地，步骤S04中，形成金属氧化物层的方法包括：
将衬底直接暴露于空气中，在金属层表面上形成自然氧化层作为金属氧化物层；或者，
将衬底送入物理气相沉积机台配套的脱气预处理工艺腔，通入氧气，形成氧化层作为金属氧化物层；或者，
将衬底送入炉管设备进行表面氧化，形成氧化层作为金属氧化物层。
进一步地，所述金属层的沉积厚度为常规的金属栅极工艺中基准工艺条件下粘结层厚度的三分之一到三分之二，所述粘结层的沉积厚度为常规的金属栅极工艺中基准工艺条件下粘结层厚度的三分之二到三分之一。
进一步地，所述金属层和粘结层材料为钛。
进一步地，所述金属电极层材料为铝，所述第一扩散阻挡层材料为氮化钽和氮化钛的复合层材料，所述功函数层材料为氮化钽和氮化钛的复合层材料，或者，所述功函数层材料为氮化钽和钛铝合金的复合层材料。
与现有的金属栅极工艺相比，本发明通过在金属栅极的金属薄膜层中夹入了一层金属氧化物层，与金属层一起作为第二扩散阻挡层，在原有的第一扩散阻挡层基础上，有效增加了扩散阻挡层对金属电极扩散的阻挡能力，提高了器件的性能，降低了器件失效的风险。同时，在采用氧化层作为扩散阻挡层膜层时，不会增加原有膜层的总厚度，因而不会减小金属电极填充时的开口大小，避免了金属电极难以填充的问题。
附图说明
图1是一种现有的金属栅极膜层结构示意图。
图2是本发明一较佳实施例的一种金属栅极结构示意图。
图3是本发明一种金属栅极结构的制造方法流程图。
图4-图9是本发明根据图3的方法制造一种金属栅极结构的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图2，图2是本发明一较佳实施例的一种金属栅极结构示意图。如图2所示，本发明的一种金属栅极结构，可设置在一硅片衬底(图略)上，例如可以是一种沟槽栅结构。本发明不限于此。本发明的金属栅极结构由外向内可包括：沉积在衬底上的沟槽中的功函数层21，沉积在功函数层21之上的第一扩散阻挡层22，沉积在第一扩散阻挡层22之上的第二扩散阻挡层23、24，沉积在第二扩散阻挡层23、24之上的粘结层25，以及沉积在粘结层25之上的金属电极层26。其中，粘结层25、第二扩散阻挡层23、24、第一扩散阻挡层22和功函数层21可从金属电极层26的四周及底部将金属电极层26包围，金属电极层26可由其上端进行引出。金属栅极结构的上表面可经过平坦化处理。
请参考图2。在上述金属栅极结构中，第二扩散阻挡层23、24可为包括一金属层23及设于该金属层23以内的一金属氧化物层24的复合阻挡层结构23和24。
作为一可选的实施方式，金属氧化物层24材料可为金属层23材料的氧化物。
作为另一可选的实施方式，金属氧化物层24也可为直接形成于金属层23内表面上的该金属层23材料的氧化物层。
可以采用作为金属层23材料的例如可为金属钛等。本发明不限于此。
可以采用作为粘结层25材料的例如也可为金属钛等。本发明不限于此。其中，金属层23材料与粘结层25材料可采用同一金属或不同金属。
作为其他可选的实施方式，金属电极层26材料可为铝等。第一扩散阻挡层22材料可为氮化钽和氮化钛的复合层材料。对于PMOS而言，功函数层21材料从下至上一般包括为氮化钽和氮化钛的复合层材料；对于NMOS而言，功函数层21材料从下至上一般包括为氮化钽和钛铝合金的复合层材料。
下面通过具体实施方式及附图，对本发明的一种金属栅极结构的制造方法进行详细说明。
请参考图3，图3是本发明一种金属栅极结构的制造方法流程图；同时，请参考图4-图9，图4-图9是本发明根据图3的方法制造一种金属栅极结构的工艺步骤示意图。本发明的一种金属栅极结构的制造方法，可用于制造上述的金属栅极结构，并可包括以下步骤：
步骤S01，通过常规的金属栅极工艺，在衬底沟槽中沉积形成功函数层。
请参考图4。可采用一硅片衬底(图略)，通过常规的金属栅极工艺，先在衬底上形成一沟槽。其中，该沟槽可以是除去了Dummy栅极(虚拟栅极)后形成的一个沟槽状开口。
接着，可采用PVD或ALD工艺，在沟槽中沉积形成功函数层21。其中，需要制作PMOS器件时，可从下至上沉积氮化钽+氮化钛材料，形成由氮化钽+氮化钛复合层材料组成的功函数层21；当需要制作NMOS器件时，可从下至上沉积氮化钽+钛铝合金材料，形成由氮化钽+钛铝合金复合层材料组成的功函数层21。
步骤S02，在功函数层之上，沉积氮化钽和氮化钛，形成第一扩散阻挡层。
请参考图5。然后，可采用PVD或ALD工艺，在功函数层21之上沉积形成常规的阻挡层(第一扩散阻挡层22)。沉积时，从下至上一般包括为氮化钽+氮化钛层，这层的主要作用是阻挡电极金属(铝)的扩散，如果电极金属铝扩散到功函数层21，会导致功函数的漂移，影响MOS管开启电压。其中，对于原子层沉积工艺(ALD)，通常通过循环次数调节膜厚；对于物理气相沉积(PVD)，通常通过溅射功率和沉积时间来调节膜厚。
步骤S03，在第一扩散阻挡层之上，沉积形成金属层。
请参考图6。接下来，可采用PVD工艺，在第一扩散阻挡层22之上沉积金属层23。例如，金属层23材料可采用金属钛。其中，沉积金属钛的厚度为基准工艺条件下的三分之一到三分之二(即原有的金属钛粘结层厚度的三分之一到三分之二)。
步骤S04，在金属层表面上形成金属氧化物层，与金属层共同形成第二扩散阻挡层。
请参考图7。接下来，需要在步骤S03沉积的金属钛23表面生成一层致密的氧化层(金属氧化物层24)。
与金属铝类似，金属钛本身非常容易氧化，氧化后的氧化层非常致密，可以防止体相金属进一步氧化。因此，通过控制工艺条件可以在步骤S03生成的金属钛表面生成1～2nm厚度的致密氧化钛。
此氧化层24可通过多种方式生成：
方法一，直接将硅片衬底暴露于空气中1～30min，即可形成自然氧化层24。
方法二，将硅片衬底送入物理气相沉积机台配套的脱气预处理工艺腔，通入1～50sccm的氧气，在100～300℃温度下停留5～60s，形成氧化层24。即采用等离子氧化工艺。
方法三，将硅片衬底送入炉管设备进行表面氧化形成氧化层24。即采用工艺腔热氧化工艺。
步骤S05，在第二扩散阻挡层之上，沉积形成粘结层。
请参考图8。接下来，继续沉积一层金属钛作为粘结层25。其中，所沉积金属钛粘结层25的厚度为基准工艺条件下原有粘结层的厚度减去步骤S03下沉积的金属钛粘结层25的厚度，以保证步骤S03、步骤S04和步骤S05总共沉积的钛+氧化钛+钛的总厚度基本等于基准工艺条件下金属钛粘结层的厚度，从而不会减小金属电极填充时的开口大小。
步骤S06，在粘结层之上，沉积金属电极层材料，形成金属栅极。
请参考图9。接下来，可采用物理气相沉积的铝回流工艺沉积金属电极层26材料，例如沉积金属电极铝。
最后，可通过化学机械抛光完成平坦化，形成如同图2的完整的金属栅极结构。
与图1现有的金属栅极结构相比，本发明通过在金属栅极的金属薄膜层中夹入了一层氧化钛层24，与钛金属层23一起作为金属阻挡层(第二扩散阻挡层23、24)，在原有的第一扩散阻挡层22基础上，有效增加了整个扩散阻挡层对金属电极铝扩散的阻挡能力，提高了器件的性能，降低了器件失效的风险。同时，在采用氧化层作为扩散阻挡层膜层时，不会增加原有膜层的总厚度，因而不会减小金属电极填充时的开口大小，从而有效避免了金属电极难以填充的问题。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种金属栅极结构，其特征在于，由内向外包括：金属电极层，包围所述金属电极层的粘结层、第一扩散阻挡层和功函数层；还包括：设于所述第一扩散阻挡层以内的第二扩散阻挡层；其中，所述第二扩散阻挡层为包括一金属层及设于所述金属层以内的一金属氧化物层的复合阻挡层结构。
2.根据权利要求1所述的金属栅极结构，其特征在于，所述金属氧化物层材料为所述金属层材料的氧化物。
3.根据权利要求1所述的金属栅极结构，其特征在于，所述金属氧化物层为直接形成于所述金属层内表面上的所述金属层材料的氧化物层。
4.根据权利要求1所述的金属栅极结构，其特征在于，所述金属层和粘结层材料为钛。
5.根据权利要求1所述的金属栅极结构，其特征在于，所述金属电极层材料为铝，所述第一扩散阻挡层材料为氮化钽和氮化钛的复合层材料，所述功函数层材料为氮化钽和氮化钛的复合层材料，或者，所述功函数层材料为氮化钽和钛铝合金的复合层材料。
6.一种金属栅极结构的制造方法，其特征在于，包括以下步骤：
步骤S01，通过常规的金属栅极工艺，在衬底沟槽中沉积形成功函数层；
步骤S02，在功函数层之上，沉积氮化钽和氮化钛，形成第一扩散阻挡层；
步骤S03，在第一扩散阻挡层之上，沉积形成金属层；
步骤S04，在金属层表面上形成金属氧化物层，与金属层共同形成第二扩散阻挡层；
步骤S05，在第二扩散阻挡层之上，沉积形成粘结层；
步骤S06，在粘结层之上，沉积金属电极层材料，形成金属栅极。
7.根据权利要求6所述的金属栅极结构的制造方法，其特征在于，步骤S04中，形成金属氧化物层的方法包括：
将衬底直接暴露于空气中，在金属层表面上形成自然氧化层作为金属氧化物层；或者，
将衬底送入物理气相沉积机台配套的脱气预处理工艺腔，通入氧气，形成氧化层作为金属氧化物层；或者，
将衬底送入炉管设备进行表面氧化，形成氧化层作为金属氧化物层。
8.根据权利要求6所述的金属栅极结构的制造方法，其特征在于，所述金属层的沉积厚度为常规的金属栅极工艺中基准工艺条件下粘结层厚度的三分之一到三分之二，所述粘结层的沉积厚度为常规的金属栅极工艺中基准工艺条件下粘结层厚度的三分之二到三分之一。
9.根据权利要求6或7所述的金属栅极结构的制造方法，其特征在于，所述金属层和粘结层材料为钛。
10.根据权利要求6所述的金属栅极结构的制造方法，其特征在于，所述金属电极层材料为铝，所述第一扩散阻挡层材料为氮化钽和氮化钛的复合层材料，所述功函数层材料为氮化钽和氮化钛的复合层材料，或者，所述功函数层材料为氮化钽和钛铝合金的复合层材料。
CN201811415934.6A 2018-11-26 2018-11-26 一种金属栅极结构及其制造方法 Active CN109616515B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811415934.6A CN109616515B (zh) 2018-11-26 2018-11-26 一种金属栅极结构及其制造方法
PCT/CN2019/099580 WO2020107941A1 (zh) 2018-11-26 2019-08-07 一种金属栅极结构及其制造方法
US17/295,062 US20220223709A1 (en) 2018-11-26 2019-08-07 Metal gate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811415934.6A CN109616515B (zh) 2018-11-26 2018-11-26 一种金属栅极结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109616515A true CN109616515A (zh) 2019-04-12
CN109616515B CN109616515B (zh) 2021-06-15

Family

ID=66003682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811415934.6A Active CN109616515B (zh) 2018-11-26 2018-11-26 一种金属栅极结构及其制造方法

Country Status (3)

Country Link
US (1) US20220223709A1 (zh)
CN (1) CN109616515B (zh)
WO (1) WO2020107941A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020107941A1 (zh) * 2018-11-26 2020-06-04 上海集成电路研发中心有限公司 一种金属栅极结构及其制造方法
CN113629136A (zh) * 2020-05-06 2021-11-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114481068A (zh) * 2022-01-27 2022-05-13 上海华力集成电路制造有限公司 保护功函数金属层的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026578A1 (en) * 2011-07-28 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
US20150364427A1 (en) * 2013-01-24 2015-12-17 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949981B1 (ko) * 2012-08-31 2019-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN107437562B (zh) * 2016-05-27 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107689393B (zh) * 2016-08-04 2020-11-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109616515B (zh) * 2018-11-26 2021-06-15 上海集成电路研发中心有限公司 一种金属栅极结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026578A1 (en) * 2011-07-28 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US20150364427A1 (en) * 2013-01-24 2015-12-17 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing same
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020107941A1 (zh) * 2018-11-26 2020-06-04 上海集成电路研发中心有限公司 一种金属栅极结构及其制造方法
CN113629136A (zh) * 2020-05-06 2021-11-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113629136B (zh) * 2020-05-06 2024-02-27 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114481068A (zh) * 2022-01-27 2022-05-13 上海华力集成电路制造有限公司 保护功函数金属层的方法

Also Published As

Publication number Publication date
CN109616515B (zh) 2021-06-15
US20220223709A1 (en) 2022-07-14
WO2020107941A1 (zh) 2020-06-04

Similar Documents

Publication Publication Date Title
US9768069B2 (en) Method of manufacturing semiconductor device
US4557036A (en) Semiconductor device and process for manufacturing the same
CN109616515B (zh) 一种金属栅极结构及其制造方法
KR100832177B1 (ko) 반도체 집적회로장치 및 그 제조방법
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
CN102810561B (zh) 半导体器件及其制造方法
TWI463606B (zh) 於積體電路設備上形成銅基導電結構之方法
TW201715590A (zh) 半導體元件及其製造方法
TW201241925A (en) Cobalt metal barrier layers
TW200931534A (en) Method of forming integrated circuit structure
US8350341B2 (en) Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG)
JP2019165110A (ja) 半導体装置
JP5960491B2 (ja) 半導体装置およびその製造方法
KR100682643B1 (ko) 게이트 전극 스택, 이를 포함하는 회로 디바이스 및 그 제조 방법
JP2004031866A (ja) 半導体集積回路装置
EP3093874B1 (en) Tungsten layer depositing method capable of improving adhesive performance and filling performance
CN105551957B (zh) Nmos晶体管及其形成方法
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
US20030216020A1 (en) Method for forming multi-layer gate structure
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
US8835292B2 (en) Method of manufacturing semiconductor devices including replacement metal gate process incorporating a conductive dummy gate layer
WO2024055423A1 (zh) 半导体结构及其形成方法
JP2004165174A (ja) 多層ゲート構造の形成方法
TW504793B (en) Method for producing barrier layer with plasma treatment
CN111128889A (zh) 具有金属栅极的半导体器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant