CN109585328A - 芯片键合装置及方法 - Google Patents

芯片键合装置及方法 Download PDF

Info

Publication number
CN109585328A
CN109585328A CN201710900060.2A CN201710900060A CN109585328A CN 109585328 A CN109585328 A CN 109585328A CN 201710900060 A CN201710900060 A CN 201710900060A CN 109585328 A CN109585328 A CN 109585328A
Authority
CN
China
Prior art keywords
chip
station
detection unit
pickup model
chip bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710900060.2A
Other languages
English (en)
Inventor
陈飞彪
王玉峰
杨腾骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Micro Electronics Equipment Co Ltd
Original Assignee
Shanghai Micro Electronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Micro Electronics Equipment Co Ltd filed Critical Shanghai Micro Electronics Equipment Co Ltd
Priority to CN201710900060.2A priority Critical patent/CN109585328A/zh
Publication of CN109585328A publication Critical patent/CN109585328A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了一种芯片键合装置及方法，所述拾取模块拾取芯片，所述转盘转动以带动所述拾取模块从芯片拾取工位转动至芯片键合工位，所述检测模块检测所述拾取模块从芯片拾取工位至芯片键合工位时的位置偏差，所述基底供应模块对所述位置偏差进行补偿，再将所述芯片键合至基底供应模块上的基底上，以保证芯片键合的精度，在不影响芯片键合效率和产能基础上，增加了测量拾取模块位置偏差的检测模块，再通过基底供应模块对所述位置偏差进行补偿，降低了对转盘转轴高精度及高成本要求、降低芯片键合装置对热防护高要求、降低芯片键合装置对低转动惯量的要求，通过偏差检测，补偿键合位置偏差，达到提高键合精度的要求。

Description

芯片键合装置及方法
技术领域
本发明涉及半导体加工与制造领域，尤其涉及一种芯片键合装置及方法。
背景技术
芯片键合是将芯片与基底直接安装互联的一种方法，通常采用芯片键合设备对芯片进行键合，芯片键合装置是芯片键合设备中的关键，其决定了芯片封装的精度、效率和可靠性。
现有转盘式芯片键合设备，因转盘受热产生变形，转盘转速快、转动惯量大、急停时存在冲击力，转盘与主轴磨损、或存在微小间隙等原因会影响键合装置在键合位置的键合精度。芯片键合装置对重复定位精度要求非常高，现有技术仅对芯片键合设备的转动角度进行控制，但实际中若因其它因素干扰(转盘冲击力、转盘受热变形、转轴精度等)，键合位置存在偏差，则不能判断与校正。
发明内容
本发明的目的在于提供一种芯片键合装置，以解决现有技术中因转盘冲击力、转盘受热变形、转轴精度等原因产生的键合位置偏差，从而导致键合精度下降等问题。
为了达到上述目的，本发明提供了一种芯片键合装置所述芯片键合装置包括转盘、多个拾取模块、标记模块、检测模块、用于提供芯片的芯片供应模块和用于提供基底的基底供应模块；
所述多个拾取模块设置于所述转盘上并与所述转盘同步转动或停止；
所述多个拾取模块可同步从所述芯片供应模块的芯片拾取工位拾取芯片和将所述芯片键合至所述基底上的芯片键合工位；
所述标记模块设置在所述多个拾取模块上或与所述多个拾取模块安装位置对应的所述转盘上；
所述检测模块设置于所述转盘的周边，用于识别转动至对应位置的所述标记模块的位置信息，至少检测得到所述多个拾取模块在芯片键合工位的位置偏差；
所述基底供应模块对所述多个拾取模块在芯片键合工位的位置偏差进行运动补偿。
可选的，所述检测模块还用于检测所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述多个拾取模块在芯片拾取工位的位置偏差进行运动补偿。
可选的，所述检测模块包括第一检测单元和第二检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差。
可选的，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直。
可选的，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置。
可选的，所述检测模块还包括第三检测单元和第四检测单元，所述第三检测单元和第四检测单元设于所述多个拾取模块从芯片键合工位转动至芯片拾取工位的路径中，用于检测所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述芯片拾取工位的位置偏差进行运动补偿。
可选的，所述第三检测单元和第四检测单元与所述转盘中心之间的连线相互垂直。
可选的，所述第三检测单元和第四检测单元中的一个对应所述芯片拾取工位设置。
可选的，所述标记模块包括一个标记。
可选的，所述标记模块包括多个标记，所述多个标记的数量与所述多个拾取模块的数量相同。
可选的，所述芯片键合装置还包括芯片拾取对准单元，用于识别所述多个拾取模块在芯片拾取工位与芯片供应模块上芯片的位置之间的位置偏差。
可选的，所述多个拾取模块均匀设置于所述转盘上。
可选的，所述芯片供应模块包括第一承载台和设置于所述第一承载台上的芯片载体，所述芯片放置于所述芯片载体上。
可选的，所述基底供应模块包括第二承载台和设置于所述第二承载台上的基底载体，所述基底放置于所述基底载体上。
可选的，所述第一承载台和所述第二承载台均可六自由度运动。
可选的，所述转盘的形状包括圆形或正多边形。
本发明还提供一种芯片键合方法，包括如下步骤：
设置至少一个转盘和多个拾取模块，将所述多个拾取模块固定于所述转盘上并与所述转盘同步转动或停止；
在所述多个拾取模块上或与所述多个拾取模块安装位置对应的所述转盘上设置标记模块；
提供承载有芯片的芯片供应模块和承载有基底的基底供应模块，所述多个拾取模块可同步从所述芯片供应模块的芯片拾取工位拾取芯片和将所述芯片键合至所述基底上的芯片键合工位；
在所述转盘的周边设置检测模块，用于识别转动至对应位置的所述标记模块的位置信息，根据所述标记模块的位置信息计算得到所述多个拾取模块在芯片键合工位的位置偏差；
所述基底供应模块对所述多个拾取模块在芯片键合工位的位置偏差进行运动补偿，实现所述多个拾取模块上的芯片与所述基底上的芯片键合工位对准。
可选的，还包括根据所述标记模块的位置信息计算得到所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述多个拾取模块在芯片拾取工位的位置偏差进行运动补偿，实现所述多个拾取模块与所述芯片供应模块上的芯片对准。
可选的，所述标记模块包括一个标记，所述检测模块周期性识别转动至对应位置的所述标记的位置信息，根据所述标记的位置信息计算与所述标记对应的拾取模块在芯片键合工位的位置偏差，对于一个周期内的其他拾取模块在将芯片键合至所述基底上时，所述基底供应模块均根据与所述标记对应的拾取模块在芯片键合工位的位置偏差进行运动补偿。
可选的，所述标记模块包括多个标记，所述多个标记的数量与所述多个拾取模块的数量相同，所述检测模块识别每一个转动至对应位置的标记的位置信息，根据每一个标记的位置信息计算与标记对应的每个拾取模块在芯片键合工位的位置偏差，所述基底供应模块分别根据每个拾取模块在芯片键合工位的位置偏差进行运动补偿。
可选的，根据所述标记的位置信息还可计算与所述标记对应的拾取模块在芯片拾取工位的位置偏差，对于一个周期内的其他拾取模块在进行芯片拾取时，所述芯片供应模块均根据与所述标记对应的拾取模块在芯片拾取工位的位置偏差进行运动补偿。
可选的，根据每一个标记的位置信息还可计算与标记对应的每个拾取模块在芯片拾取工位的位置偏差，所述芯片模块分别根据每个拾取模块在芯片拾取工位的位置偏差进行运动补偿。
可选的，所述检测模块包括第一检测单元和第二检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差。
可选的，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直。
可选的，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置。
可选的，所述检测模块第一检测单元、第二检测单元、第三检测单元和第四检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差，所述第三检测单元和第四检测单元设于所述多个拾取模块从芯片键合工位转动至芯片拾取工位的路径中，用于检测所述多个拾取模块在芯片拾取工位的位置偏差。
可选的，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直，所述第三检测单元和第四检测单元与所述转盘中心之间的连线相互垂直。
可选的，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置，所述第三检测单元和第四检测单元中的一个对应所述芯片拾取工位设置。
本发明提供的芯片键合装置及方法，在不影响芯片键合效率和产能基础上，增加了测量拾取模块位置偏差的检测模块，再通过基底供应模块对所述位置偏差进行补偿，降低了对转盘转轴高精度及高成本要求、降低芯片键合装置对热防护高要求、降低芯片键合装置对低转动惯量的要求，通过偏差检测，补偿键合位置偏差，达到提高键合精度的要求。
附图说明
图1为实施例一、二提供的转盘为圆形的芯片键合装置的侧视图；
图2为实施例一、二提供的转盘为圆形的芯片键合装置的俯视图；
图3为实施例一、二提供的转盘为八边形的芯片键合装置的侧视图；
图4为实施例一、二提供的转盘为八边形的芯片键合装置的俯视图；
图5为实施例三提供的芯片键合装置的俯视图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1-图3，其为本发明提供的芯片键合装置的示意图，如图1所示，所述芯片键合装置包括转盘11、多个拾取模块13、标记模块、检测模块4、用于提供芯片22的芯片供应装置2和用于提供基底32的基底供应模块3；
所述多个拾取模块13设置于所述转盘11上并与所述转盘11同步转动或停止；
所述多个拾取模块13可同步从所述芯片供应模块2的芯片拾取工位拾取芯片22和将所述芯片22键合至所述基底32上的芯片键合工位；
所述标记模块设置在所述多个拾取模块13上(如图1)或与所述多个拾取模块13安装位置对应的所述转盘11上(如图3)；
所述检测模块4设置于所述转盘11的周边，用于识别转动至对应位置的所述标记模块的位置信息，至少检测得到所述多个拾取模块13在芯片键合工位的位置偏差；
所述基底供应模块3对所述多个拾取模块13在芯片键合工位的位置偏差进行补偿。
所述转盘11围绕其转轴12转动，所述多个拾取模块13在所述芯片拾取工位拾取芯片22后，旋转至基底32的芯片键合工位，所述检测模块4检测所述多个拾取模块13从芯片拾取工位转动至芯片键合工位时的位置偏差，所述基底供应模块3补偿这个位置偏差，然后再将芯片22键合至基底32上以保证键合的精度，本发明在不影响芯片键合效率和产能基础上，增加了测量拾取模块位置偏差的检测模块4，再通过基底供应模块3对所述位置偏差进行补偿，降低了对转盘转轴高精度及高成本要求、降低键合装置对热防护高要求、降低键合装置和转盘对低转动惯量的要求，通过偏差检测，补偿键合位置偏差，达到提高键合精度的要求。
所述多个拾取模块13的数量为多个，例如是4个、8个、10个等，不限于此，多个拾取模块13均匀分布于所述转盘11的圆周上，转盘11带动所述多个拾取模块13旋转，每旋转至一个工位则停止一次，位于芯片拾取工位的拾取模块13拾取芯片，同时，位于芯片键合工位的拾取模块13键合芯片，转盘11再重新开始旋转，以此往复，多个拾取模块13的设置提高了键合的效率，增加了机台的产量。每个所述拾取模块13设置有吸嘴，用于吸附所述芯片供应模块2上的芯片22，优选的，每个拾取模块13上也可以设置多个吸嘴。
请继续参见附图1，所述芯片供应模块2包括第一承载台21和设置于所述第一承载台21上的芯片载体23，所述芯片22放置于所述芯片载体23上。所述基底供应模块3包括第二承载台31和设置于所述第二承载台31上的基底载体33，所述基底32放置于所述基底载体33上。所述第一承载台21和所述第二承载台31均可六自由度运动，以使芯片22和基底32与拾取模块13对准，实现拾取模块13拾取芯片22并将芯片22键合至基底32上。
所述转盘11的形状可以为圆形，如图2所示，也可以是正多边形，例如是正八边形，如图4所示，每个拾取模块13设置于正八边形的每条边的中点上。
本发明还提供一种芯片键合方法，包括如下步骤：
设置至少一个转盘11和多个拾取模块13，将所述多个拾取模块13固定于所述转盘11上并与所述转盘11同步转动或停止；
在所述多个拾取模块13上或与所述多个拾取模块13安装位置对应的所述转盘11上设置标记模块；
提供承载有芯片22的芯片供应模块2和承载有基底32的基底供应模块3，所述多个拾取模块13可同步从所述芯片供应模块2的芯片拾取工位拾取芯片22和将所述芯片22键合至所述基底32上的芯片键合工位；
在所述转盘11的周边设置检测模块4，用于识别转动至对应位置的所述标记模块的位置信息，根据所述标记模块的位置信息计算得到所述多个拾取模块13在芯片键合工位的位置偏差；
所述基底供应模块3对所述多个拾取模块13在芯片键合工位的位置偏差进行运动补偿，实现所述多个拾取模块13上的芯片与所述基底上的芯片键合工位对准。
实施例一
请继续参见图1、2，所述检测模块4包括用于检测所述标记模块的至少两个检测单元，本实施例中所述至少两个检测单元包括第一检测单元41和第二检测单元42，所述第一检测单元41和第二检测单元42设于所述多个拾取模块13从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块13在芯片键合工位的位置偏差。
可选的，所述第一检测单元41和第二检测单元42与所述转盘11中心之间的连线相互垂直。
可选的，所述第一检测单元41和第二检测单元42中的一个对应所述芯片键合工位设置。本实施例中所述第二检测单元42对应所述芯片键合工位设置。
可选的，所述标记模块包括一个标记51，所述检测模块4周期性识别转动至对应位置的标记51的位置信息，根据所述标记51的位置信息计算与所述标记51对应的拾取模块在芯片键合工位的位置偏差，对于一个周期内的其他拾取模块13在将芯片键合至所述基底32上时，所述基底供应模块3均根据与所述标记51对应的拾取模块在芯片键合工位的位置偏差进行运动补偿。
为了便于描述，以所述转盘11所在的平面为XY平面，建立三维坐标系。本实施例中，所述多个拾取模块13的数量为8个，将本实施例中的8个拾取模块13按顺时针方向附上1-8的标号，如图2所示，首先选择初始时标号1的拾取模块13正对所述第一检测单元41，标号7的拾取模块13正对所述第二检测单元42，将标记51设置在标号1的拾取模块13上，所述第一检测单元41检测标记51的至少两个X坐标，由此计算标号1的拾取模块13在芯片键合工位的理想X坐标和旋转角度Rz；转盘逆时针旋转直到标记51正对所述第二检测单元42，所述第二检测单元42检测标记51的Y坐标，由此计算标号1的拾取模块13在芯片键合工位的理想Y坐标，将上述坐标信息设定为理想状态的坐标信息。本实施例通过所述第一检测单元41检测同一标记的至少两个X坐标，进而得到旋转角度Rz，也可通过所述第二检测单元42检测同一标记的至少两个Y坐标，进而得到旋转角度Rz。可选的，为检测得到同一标记的至少两个X/Y坐标，所述第一检测单元41/第二检测单元42包括一个可发射至少两束检测光束的激光位移传感器，或至少两个并排设置的可发射一束检测光束的激光位移传感器。
本实施例所述的芯片键合装置的芯片键合过程具体如下：
将标记51从第一检测单元41的位置开始转动，直到下一次到达第一检测单元41称为一个周期，在第一周期内默认所有拾取模块13在芯片键合工位的位置偏差均忽略不计；
从第二周期开始，标号1的拾取模块13对应第一检测单元41，所述第一检测单元41检测标记51的至少两个X坐标，转盘继续逆时针旋转，直到标号1的拾取模块13对应第二检测单元42，所述第二检测单元42检测标记51的Y坐标，根据检测结果计算标号1的拾取模块13在芯片键合工位的X坐标、Y坐标和旋转角度Rz，通过对比理想状态的坐标信息，可以得出标号1的拾取模块13在芯片键合工位的位置偏差△X1、△Y和旋转角度△Rz，并输出位置偏差给基底供应模块3，基底供应模块3对该位置偏差进行运动补偿，之后标号1的拾取模块13将芯片22键合至基底32上；在第二周期内，对于其他标号的拾取模块13在进行芯片键合时，基底供应模块3均根据标号1的拾取模块13在芯片键合工位的位置偏差对其他标号的拾取模块进行运动补偿，直到下一周期时再更新标号1的拾取模块13在芯片键合工位的位置偏差。注意本发明并不限于转盘逆时针运动，顺时针运动亦属于本发明的保护范围。
实施例二
与实施例一不同的是，本实施例中所述标记模块包括多个标记51，所述多个标记51的数量与所述多个拾取模块13的数量相同。
如图2所示，首先选择初始时标号1的拾取模块13正对所述第一检测单元41，标号7的拾取模块13正对所述第二检测单元42，标号7的拾取模块13位于芯片键合工位，所述第一检测单元41检测标号1的拾取模块13的至少两个X坐标，所述第二检测单元42检测标号7的拾取模块13的Y坐标，由此计算拾取模块13在芯片键合工位的X坐标、Y坐标和旋转角度Rz，并将此坐标信息设定为理想状态的坐标信息。
本实施例所述的芯片键合装置的芯片键合过程具体如下：
标号3的拾取模块13从芯片供应装置2上拾取芯片，转盘11逆时针旋转使得标号3的拾取模块13经过第一检测单元41的检测工位之后再到达芯片键合工位，当标号3的拾取模块13正对所述第一检测单元41时，所述第一检测单元41检测标号3的拾取模块13的两个X坐标，同时标号5的拾取模块13正对芯片拾取工位；
转盘11继续旋转，当标号3的拾取模块13正对所述第二检测单元42时，所述第二检测单元42检测标号3的拾取模块13在芯片键合工位的Y坐标，同时第一检测单元41检测标号5的两个X坐标；
根据检测得到的所述标号3的拾取模块13的X坐标和Y坐标，计算得出标号3的拾取模块13在芯片键合工位的X坐标、Y坐标和旋转角度Rz，通过对比理想状态的坐标信息，可以得出标号3的拾取模块13在芯片键合工位的位置偏差△X1、△Y和旋转角度△Rz，并输出位置偏差给基底供应模块3，基底供应模块3对该位置偏差进行运动补偿，使得拾取模块13上的芯片与芯片键合工位对准，之后将芯片键合在基底32上。对于其他标号的拾取模块的芯片键合过程均相同，则不再赘述。
实施例三
如图5所示，与实施例一、二的区别在于，本实施例中还可在多个拾取模块13从芯片键合工位转动至芯片拾取工位的路径中设置第三检测单元43和第四检测单元44，第三检测单元43和第四检测单元44与转盘11中心的连线相互垂直，优选的，第四检测单元44对应芯片拾取工位设置。拾取模块13将芯片键合结束后，在随着转盘11从芯片键合工位转动至芯片拾取工位的路径中，第三检测单元43检测拾取模块13的X坐标，第四检测单元检测拾取模块的Y坐标，根据检测得到的位置信息计算出拾取模块13在芯片拾取工位的位置偏差，并发送给芯片供应装置22，芯片供应装置22运动补偿该位置偏差，提高拾取模块13拾取芯片的精度。
实施例四
与实施例三的区别在于，本实施例在实施例一或二所述的芯片键合装置的基础上还设置有芯片拾取对准单元，用于识别所述多个拾取模块13在芯片拾取工位与芯片供应模块上芯片的位置之间的位置偏差，芯片供应装置22运动补偿该位置偏差，提高多个拾取模块13拾取芯片的精度。
综上，在本发明实施例提供的芯片键合装置及方法中，具有如下的优点：所述芯片键合装置包括转盘，设置于转盘上的拾取模块，所述拾取模块拾取芯片，所述转盘转动以带动所述拾取模块从芯片拾取工位转动至芯片键合工位，所述检测模块检测所述拾取模块从芯片拾取工位至芯片键合工位时的位置偏差，所述基底供应模块对所述位置偏差进行补偿，再将所述芯片键合至基底供应模块上的基底上，以保证芯片键合的精度。本发明提供的芯片键合装置，在不影响芯片键合效率和产能基础上，增加了测量拾取模块位置偏差的检测模块，再通过基底供应模块对所述位置偏差进行补偿，降低了对转盘转轴高精度及高成本要求、降低芯片键合装置对热防护高要求、降低芯片键合装置对低转动惯量的要求，通过偏差检测，补偿键合位置偏差，达到提高键合精度的要求。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (28)

1.一种芯片键合装置，其特征在于，所述芯片键合装置包括转盘、多个拾取模块、标记模块、检测模块、用于提供芯片的芯片供应模块和用于提供基底的基底供应模块；
所述多个拾取模块设置于所述转盘上并与所述转盘同步转动或停止；
所述多个拾取模块可同步从所述芯片供应模块的芯片拾取工位拾取芯片和将所述芯片键合至所述基底上的芯片键合工位；
所述标记模块设置在所述多个拾取模块上或与所述多个拾取模块安装位置对应的所述转盘上；
所述检测模块设置于所述转盘的周边，用于识别转动至对应位置的所述标记模块的位置信息，至少检测得到所述多个拾取模块在芯片键合工位的位置偏差；
所述基底供应模块对所述多个拾取模块在芯片键合工位的位置偏差进行运动补偿。
2.如权利要求1所述的芯片键合装置，其特征在于，所述检测模块还用于检测所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述多个拾取模块在芯片拾取工位的位置偏差进行运动补偿。
3.如权利要求1所述的芯片键合装置，其特征在于，所述检测模块包括第一检测单元和第二检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差。
4.如权利要求3所述的芯片键合装置，其特征在于，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直。
5.如权利要求4所述的芯片键合装置，其特征在于，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置。
6.如权利要求3所述的芯片键合装置，其特征在于，所述检测模块还包括第三检测单元和第四检测单元，所述第三检测单元和第四检测单元设于所述多个拾取模块从芯片键合工位转动至芯片拾取工位的路径中，用于检测所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述芯片拾取工位的位置偏差进行运动补偿。
7.如权利要求6所述的芯片键合装置，其特征在于，所述第三检测单元和第四检测单元与所述转盘中心之间的连线相互垂直。
8.如权利要求7所述的芯片键合装置，其特征在于，所述第三检测单元和第四检测单元中的一个对应所述芯片拾取工位设置。
9.如权利要求1、2、3或6所述的芯片键合装置，其特征在于，所述标记模块包括一个标记。
10.如权利要求1、2、3或6所述的芯片键合装置，其特征在于，所述标记模块包括多个标记，所述多个标记的数量与所述多个拾取模块的数量相同。
11.如权利要求1所述的芯片键合装置，其特征在于，所述芯片键合装置还包括芯片拾取对准单元，用于识别所述多个拾取模块在芯片拾取工位与芯片供应模块上芯片的位置之间的位置偏差。
12.如权利要求1所述的芯片键合装置，其特征在于，所述多个拾取模块均匀设置于所述转盘上。
13.如权利要求1所述的芯片键合装置，其特征在于，所述芯片供应模块包括第一承载台和设置于所述第一承载台上的芯片载体，所述芯片放置于所述芯片载体上。
14.如权利要求13所述的芯片键合装置，其特征在于，所述基底供应模块包括第二承载台和设置于所述第二承载台上的基底载体，所述基底放置于所述基底载体上。
15.如权利要求14所述的芯片键合装置，其特征在于，所述第一承载台和所述第二承载台均可六自由度运动。
16.如权利要求1所述的芯片键合装置，其特征在于，所述转盘的形状包括圆形或正多边形。
17.一种芯片键合方法，其特征在于，包括如下步骤：
设置至少一个转盘和多个拾取模块，将所述多个拾取模块固定于所述转盘上并与所述转盘同步转动或停止；
在所述多个拾取模块上或与所述多个拾取模块安装位置对应的所述转盘上设置标记模块；
提供承载有芯片的芯片供应模块和承载有基底的基底供应模块，所述多个拾取模块可同步从所述芯片供应模块的芯片拾取工位拾取芯片和将所述芯片键合至所述基底上的芯片键合工位；
在所述转盘的周边设置检测模块，用于识别转动至对应位置的所述标记模块的位置信息，根据所述标记模块的位置信息计算得到所述多个拾取模块在芯片键合工位的位置偏差；
所述基底供应模块对所述多个拾取模块在芯片键合工位的位置偏差进行运动补偿，实现所述多个拾取模块上的芯片与所述基底上的芯片键合工位对准。
18.如权利要求17所述的芯片键合方法，其特征在于，还包括根据所述标记模块的位置信息计算得到所述多个拾取模块在芯片拾取工位的位置偏差，所述芯片供应模块对所述多个拾取模块在芯片拾取工位的位置偏差进行运动补偿，实现所述多个拾取模块与所述芯片供应模块上的芯片对准。
19.如权利要求17所述的芯片键合方法，其特征在于，所述标记模块包括一个标记，所述检测模块周期性识别转动至对应位置的所述标记的位置信息，根据所述标记的位置信息计算与所述标记对应的拾取模块在芯片键合工位的位置偏差，对于一个周期内的其他拾取模块在将芯片键合至所述基底上时，所述基底供应模块均根据与所述标记对应的拾取模块在芯片键合工位的位置偏差进行运动补偿。
20.如权利要求17所述的芯片键合方法，其特征在于，所述标记模块包括多个标记，所述多个标记的数量与所述多个拾取模块的数量相同，所述检测模块识别每一个转动至对应位置的标记的位置信息，根据每一个标记的位置信息计算与标记对应的每个拾取模块在芯片键合工位的位置偏差，所述基底供应模块分别根据每个拾取模块在芯片键合工位的位置偏差进行运动补偿。
21.如权利要求19所述的芯片键合方法，其特征在于，根据所述标记的位置信息还可计算与所述标记对应的拾取模块在芯片拾取工位的位置偏差，对于一个周期内的其他拾取模块在进行芯片拾取时，所述芯片供应模块均根据与所述标记对应的拾取模块在芯片拾取工位的位置偏差进行运动补偿。
22.如权利要求20所述的芯片键合方法，其特征在于，根据每一个标记的位置信息还可计算与标记对应的每个拾取模块在芯片拾取工位的位置偏差，所述芯片模块分别根据每个拾取模块在芯片拾取工位的位置偏差进行运动补偿。
23.如权利要求17、19或20所述的芯片键合方法，其特征在于，所述检测模块包括第一检测单元和第二检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差。
24.如权利要求23所述的芯片键合方法，其特征在于，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直。
25.如权利要求24所述的芯片键合方法，其特征在于，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置。
26.如权利要求18、21或22所述的芯片键合方法，其特征在于，所述检测模块第一检测单元、第二检测单元、第三检测单元和第四检测单元，所述第一检测单元和第二检测单元设于所述多个拾取模块从所述芯片拾取工位运动至芯片键合工位的路径中，用于检测所述多个拾取模块在芯片键合工位的位置偏差，所述第三检测单元和第四检测单元设于所述多个拾取模块从芯片键合工位转动至芯片拾取工位的路径中，用于检测所述多个拾取模块在芯片拾取工位的位置偏差。
27.如权利要求26所述的芯片键合方法，其特征在于，所述第一检测单元和第二检测单元与所述转盘中心之间的连线相互垂直，所述第三检测单元和第四检测单元与所述转盘中心之间的连线相互垂直。
28.如权利要求27所述的芯片键合方法，其特征在于，所述第一检测单元和第二检测单元中的一个对应所述芯片键合工位设置，所述第三检测单元和第四检测单元中的一个对应所述芯片拾取工位设置。
CN201710900060.2A 2017-09-28 2017-09-28 芯片键合装置及方法 Pending CN109585328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710900060.2A CN109585328A (zh) 2017-09-28 2017-09-28 芯片键合装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710900060.2A CN109585328A (zh) 2017-09-28 2017-09-28 芯片键合装置及方法

Publications (1)

Publication Number Publication Date
CN109585328A true CN109585328A (zh) 2019-04-05

Family

ID=65914368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710900060.2A Pending CN109585328A (zh) 2017-09-28 2017-09-28 芯片键合装置及方法

Country Status (1)

Country Link
CN (1) CN109585328A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504176A (zh) * 2019-07-05 2019-11-26 长江存储科技有限责任公司 三维存储器晶圆键合制成中对应晶圆的匹配方法、制备方法及相关产品
CN111495453A (zh) * 2020-05-13 2020-08-07 德运康明(厦门)生物科技有限公司 一种微流控芯片批量对齐键合装置
CN114005778A (zh) * 2021-12-24 2022-02-01 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
WO2023115615A1 (zh) * 2021-12-24 2023-06-29 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN116631928A (zh) * 2023-07-24 2023-08-22 广东工业大学 一种芯片转移方法、系统、设备和介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575833A (zh) * 2015-12-28 2016-05-11 华中科技大学 一种适用于芯片高效转移的倒装键合控制方法
US9508577B2 (en) * 2013-11-29 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatuses comprising bonding heads
CN106373914A (zh) * 2016-11-10 2017-02-01 北京中电科电子装备有限公司 一种芯片键合装置
CN107086199A (zh) * 2016-02-12 2017-08-22 先进科技新加坡有限公司 包括拾取臂校正模块的拾取和放置装置
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508577B2 (en) * 2013-11-29 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatuses comprising bonding heads
CN105575833A (zh) * 2015-12-28 2016-05-11 华中科技大学 一种适用于芯片高效转移的倒装键合控制方法
CN107086199A (zh) * 2016-02-12 2017-08-22 先进科技新加坡有限公司 包括拾取臂校正模块的拾取和放置装置
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法
CN106373914A (zh) * 2016-11-10 2017-02-01 北京中电科电子装备有限公司 一种芯片键合装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504176A (zh) * 2019-07-05 2019-11-26 长江存储科技有限责任公司 三维存储器晶圆键合制成中对应晶圆的匹配方法、制备方法及相关产品
CN110504176B (zh) * 2019-07-05 2020-05-12 长江存储科技有限责任公司 三维存储器晶圆键合制成中对应晶圆的匹配方法、制备方法及相关产品
CN111495453A (zh) * 2020-05-13 2020-08-07 德运康明(厦门)生物科技有限公司 一种微流控芯片批量对齐键合装置
CN111495453B (zh) * 2020-05-13 2021-08-10 德运康明(厦门)生物科技有限公司 一种微流控芯片批量对齐键合装置
CN114005778A (zh) * 2021-12-24 2022-02-01 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
CN114005778B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
WO2023115615A1 (zh) * 2021-12-24 2023-06-29 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN116631928A (zh) * 2023-07-24 2023-08-22 广东工业大学 一种芯片转移方法、系统、设备和介质
CN116631928B (zh) * 2023-07-24 2024-01-05 广东工业大学 一种芯片转移方法、系统、设备和介质

Similar Documents

Publication Publication Date Title
CN109585328A (zh) 芯片键合装置及方法
JP3231028U (ja) 高精度で迅速なチップのピックアップ・実装装置及びそれを用いたチップ実装機
JP3231026U (ja) 長距離、正確で迅速なチップのピックアップ・実装装置
CN106684022B (zh) 一种面向柔性电子制备的高速转塔对称布置贴装系统
KR102560942B1 (ko) 부품들을 기판 상에 실장하기 위한 장치 및 방법
CN100595881C (zh) 标记晶圆的方法、标记劣品芯片的方法、晶圆对位的方法、以及晶圆测试机
CN106783712B (zh) 在awc系统中验证动态晶圆中心偏差位置的方法
JP2019194130A (ja) 構成部品操作装置
CN105590888A (zh) 晶片传送机器人及其控制方法和制造半导体装置的方法
JP5996983B2 (ja) 電子部品装着装置
CN105575833B (zh) 一种适用于芯片转移的倒装键合控制方法
CN104181768A (zh) 压印方法、压印装置和器件制造方法
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
EP2539773A1 (en) Method and apparatus for performing pattern alignment
CN103000553A (zh) 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
JP2008258321A (ja) 切削加工方法および切削加工装置
CN107627468A (zh) 检查方法
CN111755420A (zh) 用于半导体器件接合的对准载具、对准系统及方法
CN208528317U (zh) 激光打标设备
CN107530913A (zh) 物品的制造装置和制造方法
CN110379732A (zh) 一种检测固晶一体化多头贴片机
CN107883964A (zh) 环抛加工中工件环上单点运动轨迹检测装置及利用该装置进行检测的方法
CN107883887A (zh) 一种光学测量装置和方法
CN108511364A (zh) 一种芯片键合装置
CN103808255A (zh) 裸片位置判定系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405