CN109584810A - 像素电路及其驱动方法有机电致发光器件、显示装置 - Google Patents

像素电路及其驱动方法有机电致发光器件、显示装置 Download PDF

Info

Publication number
CN109584810A
CN109584810A CN201710909436.6A CN201710909436A CN109584810A CN 109584810 A CN109584810 A CN 109584810A CN 201710909436 A CN201710909436 A CN 201710909436A CN 109584810 A CN109584810 A CN 109584810A
Authority
CN
China
Prior art keywords
transistor
electrically connected
electrode
pixel circuit
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710909436.6A
Other languages
English (en)
Inventor
文国哲
张九占
吴剑龙
胡思明
朱晖
朱修剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201710909436.6A priority Critical patent/CN109584810A/zh
Publication of CN109584810A publication Critical patent/CN109584810A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了一种像素电路及其驱动方法、有机电致发光器件、显示装置，像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和存储元件，第一晶体管的栅极电连接存储元件，第一电极电连接第一电源电压，第二电极电连接第二晶体管的第二电极；第二晶体管的栅极电连接扫描线，第一电极电连接第一晶体管的栅极，第二电极电连接第一晶体管的第二电极；第三晶体管的栅极电连接扫描线，第一电极电连接数据线，第二电极电连接存储元件；第四晶体管的栅极电连接扫描线，第一电极电连接第一晶体管的第二电极，第二电极电连接一发光器件；第五晶体管的栅极电连接扫描线，第一电极电连接第一电源电压，第二电极电连接存储元件。

Description

像素电路及其驱动方法有机电致发光器件、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路、有机电致发光器件及其驱动方法、显示装置。
背景技术
虚拟现实(Virtual Reality，简称VR)概念是在80年代初提出来的，其具体是指借助计算机及最新传感器技术创造的一种崭新的人机交互手段。增强现实(AugmentedReality，简称AR)，是一种实时地计算摄影机影像的位置及角度并加上相应图像的技术，这种技术的目标是在屏幕上把虚拟世界套在现实世界并进行互动。有机电致发光领域为适应AR、VR产品需求，对像素PPI要求越来越高。
发明内容
本发明的目的在于提供一种像素电路及其驱动方法、有机电致发光器件、显示装置，以解决现有的像素电路工艺要求高的问题。
为解决上述技术问题，本发明提供一种像素电路，所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和存储元件，其中：
所述第一晶体管的栅极电连接至所述存储元件的第二端，所述第一晶体管的第一电极电连接至一第一电源电压，所述第一晶体管的第二电极电连接至所述第二晶体管的第二电极；
所述第二晶体管的栅极电连接至一扫描线，所述第二晶体管的第一电极电连接至所述第一晶体管的栅极，所述第二晶体管的第二电极电连接至所述第一晶体管的第二电极；
所述第三晶体管的栅极电连接至所述扫描线，所述第三晶体管的第一电极电连接至一数据线，所述第三晶体管的第二电极电连接至所述存储元件的第一端；
所述第四晶体管的栅极电连接至所述扫描线，所述第四晶体管的第一电极电连接至所述第一晶体管的第二电极，所述第四晶体管的第二电极电连接至一发光器件；
所述第五晶体管的栅极电连接至所述扫描线，所述第五晶体管的第一电极电连接至所述第一电源电压，所述第五晶体管的第二电极电连接至所述存储元件的第一端。
可选的，在所述的像素电路中，所述第一晶体管、所述第二晶体管和所述第三晶体管为P型薄膜晶体管，所述第四晶体管和所述第五晶体管为N型薄膜晶体管；
或者，所述第一晶体管、所述第四晶体管和所述第五晶体管为P型薄膜晶体管，所述第二晶体管和所述第三晶体管为N型薄膜晶体管。
可选的，在所述的像素电路中，所述扫描线包括第一扫描线和第二扫描线，所述第二晶体管的栅极和所述第三晶体管的栅极电连接至所述第一扫描线，所述第四晶体管的栅极和所述第五晶体管的栅极电连接至所述第二扫描线。
可选的，在所述的像素电路中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为P型薄膜晶体管；
或者，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为N型薄膜晶体管。
可选的，在所述的像素电路中，所述存储元件包括电容元件。
本发明还提供一种有机电致发光器件，包括多个如上述任一项所述的像素电路以及与多个所述像素电路对应的多个发光器件；
数据驱动电路，用于产生数据信号电压，通过多条数据线向所述像素电路提供所述数据信号电压；
扫描电路，用于产生扫描信号，通过多条扫描线向所述像素电路提供所述扫描信号。
本发明还提供一种像素电路的驱动方法，包括：
在第一阶段，所述第二晶体管和所述第三晶体管导通，所述第四晶体管和所述第五晶体管关断，所述数据线上的数据信号电压被写入所述存储元件的第一端，所述第一电源电压叠加所述第一晶体管的阈值电压耦合到所述存储元件的第二端；
在第二阶段，所述第二晶体管和所述第三晶体管关断，所述第四晶体管和所述第五晶体管导通，所述发光器件发光，所述第一电源电压耦合到所述存储元件的第一端，以使两倍所述第一电源电压叠加所述第一晶体管的阈值电压和负的数据信号电压电压耦合到所述存储元件的第二端，所述存储元件上的电压为所述第一电源电压减去数据信号电压电压。
可选的，在所述的像素电路的驱动方法中，在所述发光器件被驱动时，
在放电阶段，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管导通，所述存储元件上的电流放电，所述放电阶段在第一阶段发生前。
可选的，在所述的像素电路的驱动方法中，在所述发光器件被驱动时，
在重置阶段，所述第二晶体管和所述第三晶体管关断，所述第四晶体管和所述第五晶体管导通，所述重置阶段在所述放电阶段发生前。
本发明还提供一种显示装置，包括如上述所述的有机电致发光器件以及封装层。
在本发明提供的像素电路、及其驱动方法、显示装置中，所述像素电路包括五个晶体管，电路结构简单，且只需要输入两个控制时序，发光器件发光时所述存储元件上的电压为所述第一电源电压减去数据信号电压，达到在保持阈值补偿等像素电路功能的同时，简化像素电路架构和驱动时序的效果。
附图说明
图1是本发明一实施例中的像素电路示意图；
图2是本发明一实施例中的像素电路的扫描线时序示意图；
图3是本发明一实施例中的像素电路发光器件的电流与数据信号电压关系示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的像素电路、及其驱动方法、显示装置作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人发现，现有的像素电路，由于器件数量多，控制时序复杂，因此很难克服工艺的诸多要求，实现量产。因此需要提供一种像素电路、及其驱动方法、显示装置，以解决现有的像素电路工艺要求高的问题。
下面结合图1～3对本发明实施例提供的网版结构及其制作方法作进一步说明。
<实施例一>
如图1～2所示，本实施例提供一种像素电路，所述像素电路被布置在以第一方向排列的供应控制信号的扫描线和以第二方向排列的供应数据信号电压的数据线之间，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和存储元件C1，优选的存储元件包括电容元件，其中：所述第一晶体管M1的栅极电连接至所述存储元件C1的第二端，所述第一晶体管M1的第一电极电连接至第一电源电压VDD，所述第一晶体管M1的第二电极电连接至所述第二晶体管M2的第二电极；
所述第二晶体管M2的栅极电连接至所述扫描线，所述第二晶体管M2的第一电极电连接至所述第一晶体管M1的栅极，所述第二晶体管M2的第二电极电连接至所述第一晶体管M1的第二电极；
所述第三晶体管M3的栅极电连接至所述扫描线，所述第三晶体管M3的第一电极电连接至所述数据线，所述第三晶体管M3的第二电极电连接至所述存储元件C1的第一端；
所述第四晶体管M4的栅极电连接至所述扫描线，所述第四晶体管M4的第一电极电连接至所述第一晶体管M1的第二电极，所述第四晶体管M4的第二电极电连接至发光器件D1；
所述第五晶体管M5的栅极电连接至所述扫描线，所述第五晶体管M5的第一电极电连接至所述第一电源电压VDD，所述第五晶体管M5的第二电极电连接至所述存储元件C1的第一端。
有两种驱动方式，第一种驱动方式是第四晶体管和第五晶体管的类型与第一晶体管和第二晶体管的类型不同，例如，所述第一晶体管M1、所述第二晶体管M2和所述第三晶体管M3为P型薄膜晶体管，所述第四晶体管M4和所述第五晶体管M5为N型薄膜晶体管；或者，所述第一晶体管M1、所述第四晶体管M4和所述第五晶体管M5为P型薄膜晶体管，所述第二晶体管M2和所述第三晶体管M3为N型薄膜晶体管，这样扫描线发出信号使第四晶体管和第五晶体管的导通时序与第一晶体管和第二晶体管的导通时序相反，例如在所述发光器件被驱动时，在第一阶段，所述第二晶体管M2和所述第三晶体管M3由所述扫描线控制在导电状态，所述第四晶体管M4和所述第五晶体管M5由所述扫描线控制在不导电状态，所述第一晶体管M1成为二极管接法，传播在所述数据线上的数据信号电压VDATA被写入所述存储元件C1；在第二阶段，所述第二晶体管M2和所述第三晶体管M3由所述扫描线控制在不导电状态，所述第四晶体管M4和所述第五晶体管M5由所述扫描线控制在导电状态，所述发光器件发光。如前所述的不导电状态即关断，导电状态即导通。
还有另一种驱动方式，在所述的像素电路中，所述扫描线包括第一扫描线和第二扫描线，第一扫描线发出的信号为VSCAN，第二扫描线发出的信号为VEM，两者控制时序相反，所述第二晶体管M2的栅极和所述第三晶体管M3的栅极电连接至所述第一扫描线，所述第一扫描线输出扫描电路发出的扫描信号VSCAN，所述第四晶体管M4的栅极和所述第五晶体管M5的栅极电连接至所述第二扫描线，其中所述第二扫描线优选的输出发射控制电路发出的驱动信号VEM，此时，即使第四晶体管和第五晶体管的类型与第一晶体管和第二晶体管的类型相同，(例如：所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4和所述第五晶体管M5均为P型薄膜晶体管；或者，所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4和所述第五晶体管M5均为N型薄膜晶体管)，也可以因为VSCAN和VEM控制时序相反，而使第四晶体管和第五晶体管的导通时序与第一晶体管和第二晶体管的导通时序相反，例如：在所述发光器件D1被驱动时，在第一阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线发出的VSCAN控制在导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线发出的VEM控制在不导电状态，所述第一晶体管M1成为二极管接法，传播在所述数据线上的数据信号电压VDATA被写入所述存储元件C1；在第二阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线VSCAN控制在不导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线VEM控制在导电状态，所述发光器件D1发光。
进一步的，为了使发光器件在进入第一阶段的数据信号电压写入之前，存储元件可以充分放电，避免存储元件本身的电压干扰数据信号电压写入，在第一阶段前还设置有放电阶段，在放电阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线发出的VSCAN控制在导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线发出的VEM控制在导电状态，所述存储元件C1上的电流放电，所述放电阶段在第一阶段发生前。
更进一步的，在所述的像素电路中，在所述发光器件被驱动时，在整个像素电路开启时，需要进行电路的重置，在重置阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线发出的VSCAN控制在不导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线发出的VEM控制在导电状态，所述重置阶段在所述放电阶段发生前。
本实施例还提供一种有机电致发光器件，包括：以第一方向排列的多条扫描线；扫描电路，用于产生扫描信号，通过多条扫描线向所述像素电路提供所述扫描信号，包括第一扫描线发出的信号VSCAN和第二扫描线发出的信号VEM，扫描电路通过第二扫描线发出的信号VEM也可以由另一种实施方式进行替代，例如，通过发射控制驱动电路替代扫描电路，产生发射驱动信号VEM，并通过控制线向像素电路提供发射驱动信号VEM，与多条扫描线分别连接；以第二方向排列的多条数据线；数据驱动电路，用于产生数据信号电压VDATA，与多条数据线分别连接，通过多条数据线向所述像素电路提供所述数据信号电压；还包括多个如上述所述的像素电路以及与多个所述像素电路对应的多个发光器件D1，所述像素电路和发光器件D1被布置在相交叉的所述扫描线和所述数据线之间。
本实施例还提供一种显示装置，包括如上所述的有机电致发光器件。
综上，上述实施例对像素电路及有机电致发光器件的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
<实施例二>
如图1～2所示，本实施例提供一种像素电路的驱动方法，包括：在第一阶段，所述第二晶体管M2和所述第三晶体管M3由所述扫描线控制在导电状态，所述第四晶体管M4和所述第五晶体管M5由所述扫描线控制在不导电状态，所述第一晶体管M1成为二极管接法，传播在所述数据线上的数据信号电压VDATA被写入所述存储元件C1的第一端，所述第一电源电压VDD叠加所述第一晶体管M1的阈值电压耦合到所述存储元件C1的第二端，即电容元件第二端的电位Vc1＝VDATA，电容元件第一端的电位Vc2＝VDD+Vth；
在第二阶段，所述第二晶体管M2和所述第三晶体管M3由所述扫描线控制在不导电状态，所述第四晶体管M4和所述第五晶体管M5由所述扫描线控制在导电状态，所述发光器件D1发光，所述第一电源电压VDD耦合到所述存储元件C1的第一端，两倍所述第一电源电压VDD叠加所述第一晶体管M的阈值电压Vth和负的数据信号电压耦合到所述存储元件C1的第二端；所述存储元件C1上的电压为所述第一电源电压VDD减去数据信号电压VDATA，电容元件第二端的电位Vc1＝VDD，电容元件第一端的电位Vc2＝2VDD+Vth-VDATA。从第一阶段到第二阶段，存储元件的放电电流与电容元件第一端的电位的变化有关，为IOLED＝K(2VDD-VDATA+Vth-Vth-VDD)2＝K(VDD-VDATA)2。其中，K为根据薄膜晶体管的性能而确定的常数。
如图3所示，存储元件的放电电流即为流过发光器件的电流，现有技术流过发光器件的电流与数据信号电压的关系曲线5为流过发光器件的电流IOLED随着数据信号电压VDATA增加而减小，本实施例流过发光器件的电流IOLED与数据信号电压VDATA的关系曲线6为流过发光器件的电流IOLED随着数据信号电压增加而增加，数据信号电压与像素电路的灰度呈正比，即本实施例像素电路的灰度随着流过发光器件的电流IOLED增加而增加，0～255的灰阶值对应0～64nA的数据信号电压的电压值，由图3可知，本实施例的发光器件的电流IOLED可以覆盖所有的灰阶值，最小的发光器件的电流为2pA，可以满足最低灰阶值的要求。
进一步的，为了使发光器件在进入第一阶段的数据信号电压写入之前，存储元件可以充分放电，避免存储元件本身的电压干扰数据信号电压写入，在第一阶段前还设置有放电阶段，在放电阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线发出的VSCAN控制在导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线发出的VEM控制在导电状态，所述存储元件C1上的电流放电，所述放电阶段在第一阶段发生前。
更进一步的，在所述的像素电路中，在所述发光器件被驱动时，在整个像素电路开启时，需要进行电路的重置，在重置阶段，所述第二晶体管M2和所述第三晶体管M3由所述第一扫描线发出的VSCAN控制在不导电状态，所述第四晶体管M4和所述第五晶体管M5由所述第二扫描线发出的VEM控制在导电状态，所述重置阶段在所述放电阶段发生前。
在本发明提供的像素电路、及其驱动方法、显示装置中，所述像素电路包括五个晶体管，电路结构简单，通过输入两个控制时序，发光器件发光时所述存储元件C1上的电压为所述第一电源电压VDD减去数据信号电压VDATA，达到在保持阈值补偿等像素电路功能的同时，简化像素电路架构和驱动时序的效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种像素电路，其特征在于，所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和存储元件，其中：
所述第一晶体管的栅极电连接至所述存储元件的第二端，所述第一晶体管的第一电极电连接至一第一电源电压，所述第一晶体管的第二电极电连接至所述第二晶体管的第二电极；
所述第二晶体管的栅极电连接至一扫描线，所述第二晶体管的第一电极电连接至所述第一晶体管的栅极，所述第二晶体管的第二电极电连接至所述第一晶体管的第二电极；
所述第三晶体管的栅极电连接至所述扫描线，所述第三晶体管的第一电极电连接至一数据线，所述第三晶体管的第二电极电连接至所述存储元件的第一端；
所述第四晶体管的栅极电连接至所述扫描线，所述第四晶体管的第一电极电连接至所述第一晶体管的第二电极，所述第四晶体管的第二电极电连接至一发光器件；
所述第五晶体管的栅极电连接至所述扫描线，所述第五晶体管的第一电极电连接至所述第一电源电压，所述第五晶体管的第二电极电连接至所述存储元件的第一端。
2.如权利要求1所述的像素电路，其特征在于，
所述第一晶体管、所述第二晶体管和所述第三晶体管为P型薄膜晶体管，所述第四晶体管和所述第五晶体管为N型薄膜晶体管；
或者，所述第一晶体管、所述第四晶体管和所述第五晶体管为P型薄膜晶体管，所述第二晶体管和所述第三晶体管为N型薄膜晶体管。
3.如权利要求1所述的像素电路，其特征在于，所述扫描线包括第一扫描线和第二扫描线，所述第二晶体管的栅极和所述第三晶体管的栅极电连接至所述第一扫描线，所述第四晶体管的栅极和所述第五晶体管的栅极电连接至所述第二扫描线。
4.如权利要求3所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为P型薄膜晶体管；
或者，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为N型薄膜晶体管。
5.如权利要求1所述的像素电路，其特征在于，所述存储元件包括电容元件。
6.一种有机电致发光器件，其特征在于，包括：
多个如权利要求1-5任一项所述的像素电路以及与多个所述像素电路对应的多个发光器件；
数据驱动电路，用于产生数据信号电压，通过多条数据线向所述像素电路提供所述数据信号电压；
扫描电路，用于产生扫描信号，通过多条扫描线向所述像素电路提供所述扫描信号。
7.一种如权利要求1-5任一项中所述的像素电路的驱动方法，其特征在于，包括：
在第一阶段，所述第二晶体管和所述第三晶体管导通，所述第四晶体管和所述第五晶体管关断，所述数据线上的数据信号电压被写入所述存储元件的第一端，所述第一电源电压叠加所述第一晶体管的阈值电压耦合到所述存储元件的第二端；
在第二阶段，所述第二晶体管和所述第三晶体管关断，所述第四晶体管和所述第五晶体管导通，所述发光器件发光，所述第一电源电压耦合到所述存储元件的第一端，以使两倍所述第一电源电压叠加所述第一晶体管的阈值电压和负的数据信号电压耦合到所述存储元件的第二端，所述存储元件上的电压为所述第一电源电压减去数据信号电压。
8.如权利要求7所述的像素电路的驱动方法，其特征在于，在所述发光器件被驱动时，
在放电阶段，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管导通，所述存储元件上的电流放电，所述放电阶段在第一阶段发生前。
9.如权利要求8所述像素电路的驱动方法，其特征在于，在所述发光器件被驱动时，
在重置阶段，所述第二晶体管和所述第三晶体管关断，所述第四晶体管和所述第五晶体管导通，所述重置阶段在所述放电阶段发生前。
10.一种显示装置，其特征在于，包括如权利要求6所述的有机电致发光器件。
CN201710909436.6A 2017-09-29 2017-09-29 像素电路及其驱动方法有机电致发光器件、显示装置 Pending CN109584810A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710909436.6A CN109584810A (zh) 2017-09-29 2017-09-29 像素电路及其驱动方法有机电致发光器件、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710909436.6A CN109584810A (zh) 2017-09-29 2017-09-29 像素电路及其驱动方法有机电致发光器件、显示装置

Publications (1)

Publication Number Publication Date
CN109584810A true CN109584810A (zh) 2019-04-05

Family

ID=65918896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710909436.6A Pending CN109584810A (zh) 2017-09-29 2017-09-29 像素电路及其驱动方法有机电致发光器件、显示装置

Country Status (1)

Country Link
CN (1) CN109584810A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380194A (zh) * 2021-06-29 2021-09-10 合肥维信诺科技有限公司 显示面板的显示方法、显示面板、显示装置
CN113539171A (zh) * 2021-07-27 2021-10-22 深圳市华星光电半导体显示技术有限公司 显示像素电路、显示像素电路驱动方法及显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380194A (zh) * 2021-06-29 2021-09-10 合肥维信诺科技有限公司 显示面板的显示方法、显示面板、显示装置
CN113380194B (zh) * 2021-06-29 2022-09-09 合肥维信诺科技有限公司 显示面板的显示方法、显示面板、显示装置
CN113539171A (zh) * 2021-07-27 2021-10-22 深圳市华星光电半导体显示技术有限公司 显示像素电路、显示像素电路驱动方法及显示面板

Similar Documents

Publication Publication Date Title
CN105047137B (zh) Amoled实时补偿系统
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107742502B (zh) 一种显示面板、显示方法及显示装置
CN207217082U (zh) 像素电路及显示装置
CN104835454B (zh) 一种有机电致发光触控面板、其驱动方法显示装置
CN104851392B (zh) 一种像素驱动电路及方法、阵列基板和显示装置
CN106952617B (zh) 像素驱动电路及方法、显示装置
CN105427800B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN104112427B (zh) 像素电路及其驱动方法和显示装置
CN104700783B (zh) 像素驱动电路的驱动方法
CN104680976B (zh) 像素补偿电路、显示装置及驱动方法
CN108597438A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN108281124A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107767819A (zh) 像素驱动电路及方法、显示装置
US10997920B2 (en) Pixel drive circuit and drive method, and display apparatus
CN205645814U (zh) 一种有机发光显示面板
CN104700782A (zh) Oeld像素电路、显示装置及控制方法
CN104465715A (zh) 像素电路、驱动方法、显示面板及显示装置
CN104036731B (zh) 像素电路和显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN105185306A (zh) 像素电路及其驱动方法、显示基板及显示装置
CN104751799A (zh) 像素电路及其驱动方法、显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN108538249A (zh) 像素驱动电路及方法、显示装置
CN208922723U (zh) 像素电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405