CN109582077A - 低耗电电源启动重设电路与参考信号电路 - Google Patents

Abstract

一种低耗电电源启动重设电路与参考信号电路。该电源启动重设电路包括信号产生电路，用以根据输入电压而产生第一信号以及第二信号；以及比较电路，具有一输入偏移，包括第一MOS晶体管，为第一导电型，且具有一第一导电型栅极以及一第一临界电压，以及第二MOS晶体管，为第一导电型，且具有一第二导电型栅极以及一第二临界电压；输入偏移相关于第一临界电压与第二临界电压的差值；第一信号与第二信号分别用以控制第一MOS晶体管与第二MOS晶体管而产生POR信号，当输入电压上升超过一POR阈值时，该比较输出信号由第一状态转为第二状态；其中POR阈值大致上为输入偏移与一默认倍数的乘积。

Description

低耗电电源启动重设电路与参考信号电路

技术领域

本发明涉及一种电源启动重设电路与一种参考信号电路，特别是指一种低耗电，且具有低温度系数的电源启动重设电路与参考信号电路。

背景技术

一般而言，现有技术的电源启动重设(Power-On Reset，POR)电路或参考信号电路，为了能维持POR阈值或参考信号的低温度系数，多半采用以双载子晶体管所形成的能带隙(bandgap)参考电压产生器以产生一具有低温度系数的参考电压，用以作为参考信号，或是将参考电压与电源电压的分压相比较而获得POR信号。

然而以双载子晶体管所形成的能带隙(bandgap)电路所建构的现有技术POR电路或参考信号电路，其缺点在于，需要双载子晶体管且电路复杂，因此制造成本较高，且需要较大的操作电流。

本发明相较于前述的现有技术，具有电路简单的优点，可降低成本，且仅需极低的操作电流。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种低耗电电源启动重设电路与参考信号电路，具有电路简单的优点，可降低成本，且仅需极低的操作电流。

为了实现上述发明目的，就其中一个观点言，本发明提供了一种电源启动重设(Power-On Reset，POR)电路，用以根据一输入电压而产生一电源启动重设(Power-OnReset，POR)信号，包含：一信号产生电路，用以根据该输入电压而产生一第一信号以及一第二信号；以及一比较电路，具有一第一输入端与一第二输入端，分别电连接于该第一信号以及该第二信号，其中该比较电路比较该第一信号与该第二信号而产生一比较输出信号，其中该POR电路根据该比较输出信号而产生该POR信号，该比较电路包括：一第一MOS晶体管，耦接于该第一输入端，其中该第一MOS晶体管为第一导电型，且具有一第一导电型栅极，且具有一第一临界电压；以及一第二MOS晶体管，耦接于该第二输入端，其中该第二MOS晶体管为第一导电型，且具有一第二导电型栅极，且具有一第二临界电压；其中该第一MOS晶体管以及该第二MOS晶体管各自偏压于一次临界电压区；其中该第一信号与该第二信号分别用以控制该第一MOS晶体管与该第二MOS晶体管而产生该比较输出信号；其中该比较电路的一差动输入电平具有一不为零的输入偏移(input offset)，其中该输入偏移相关于该第一临界电压与该第二临界电压的差值；其中当该输入电压上升超过一第一POR阈值时，该比较输出信号由一第一状态转为一第二状态；其中该第一POR阈值大致上为该输入偏移与一默认倍数的乘积。

在一较佳实施例中，该第一MOS晶体管具有一第一长宽比，该第二MOS晶体管具有一第二长宽比，其中该第一MOS晶体管偏压于一第一偏压电流，该第二MOS晶体管偏压于一第二偏压电流，其中通过调整以下参数至少之一而使得该第一POR阈值的一温度系数大致上为零：(1)该第一长宽比，(2)该第二长宽比，(3)该第一偏压电流，(4)该第二偏压电流，(5)上述参数的乘积及/或上述参数间比值。

在一较佳实施例中，该POR电路还包括一信号调整电路，用以将该比较输出信号整形而产生该POR信号。

在一较佳实施例中，该第一MOS晶体管与该第二MOS晶体管形成一输入差动对。

在一较佳实施例中，该输入差动对为一共源极差动对，其中该第一MOS晶体管与该第二MOS晶体管的源极共同耦接于一共源极节点而形成该共源极差动对，该第一MOS晶体管的栅极耦接于该第一输入端，该第二MOS晶体管的栅极耦接于该第二输入端，且该比较电路根据该第一MOS晶体管的一第一漏极电流以及该第二MOS晶体管的一第二漏极电流的差值而产生该比较输出信号。

在一较佳实施例中，该比较电路还包括一电流镜电路，与该第一MOS晶体管以及该第二MOS晶体管耦接，用以镜像且比较该第一漏极电流与该第二漏极电流而产生该比较输出信号。

在一较佳实施例中，通过调整该电流镜电路的一镜像比例而使得该温度系数大致上为零。

在一较佳实施例中，该比较电路还包括一偏压电路，其中该偏压电路包括一偏压电流源或一偏压电阻，耦接于该共源极节点，用以提供该第一偏压电流与该第二偏压电流。

在一较佳实施例中，该第一信号与该第二信号为该输入电压的不同比例的分压。

在一较佳实施例中，该信号产生电路包括一迟滞控制开关，用以根据一POR相关信号而调整该第一信号与该第二信号的比值，使得当该输入电压下降低于一第二POR阈值时，该POR信号由该第二状态转为该第一状态，其中该第二POR阈值低于该第一POR阈值而使该POR信号与该输入电压具有一迟滞关系，其中该POR相关信号相关于该POR信号。

在一较佳实施例中，该第一MOS晶体管与该第二MOS晶体管同为以下之一型态的MOS晶体管：(1)增强型MOS晶体管、(2)耗尽型MOS晶体管或(3)原生型MOS晶体管。

在一较佳实施例中，该POR电路根据该第一信号与该第二信号的比例而调整该第一POR阈值。

就另一个观点言，本发明也提供了一种参考信号电路，用以产生一参考信号，包含：一信号产生电路，包括：一主动元件，用以根据一放大输出信号而转换一输入电压而产生该参考信号；以及一分压电路，耦接于该参考信号，其中该分压电路根据该参考信号产生一第一信号以及一第二信号，其中该第一信号与该第二信号为该输入电压的不同比例的分压；以及一放大电路，具有一第一输入端与一第二输入端，分别电连接于该第一信号以及该第二信号，该放大电路根据该第一信号与该第二信号的差值而产生该放大输出信号，包括：一第一MOS晶体管，耦接于该第一输入端，其中该第一MOS晶体管为第一导电型，且具有一第一导电型栅极，且具有一第一临界电压；以及一第二MOS晶体管，耦接于该第二输入端，其中该第二MOS晶体管为第一导电型，且具有一第二导电型栅极，且具有一第二临界电压；其中该第一信号与该第二信号分别用以控制该第一MOS晶体管与该第二MOS晶体管而产生该放大输出信号；其中该第一MOS晶体管以及该第二MOS晶体管各自偏压于一次临界电压区；其中该放大电路的一差动输入电平具有一不为零的输入偏移(input offset)，其中该输入偏移相关于该第一临界电压与该第二临界电压的差值；其中该放大电路控制该主动元件，使得该参考信号大致上调节为该输入偏移与一默认倍数的乘积，其中该默认倍数相关于该第一信号与该第二信号的比值。

在一较佳实施例中，该第一MOS晶体管具有一第一长宽比，该第二MOS晶体管具有一第二长宽比，其中该第一MOS晶体管偏压于一第一偏压电流，该第二MOS晶体管偏压于一第二偏压电流，其中通过调整以下参数至少之一而使得该参考信号的一温度系数大致上为零：(1)该第一长宽比，(2)该第二长宽比，(3)该第一偏压电流，(4)该第二偏压电流，(5)上述参数的乘积及/或上述参数间比值。

在一较佳实施例中，该第一MOS晶体管与该第二MOS晶体管形成一输入差动对。

在一较佳实施例中，该第一MOS晶体管与该第二MOS晶体管的源极共同耦接于一共源极节点而形成一共源极差动对，该第一MOS晶体管的栅极耦接于该第一输入端，该第二MOS晶体管的栅极耦接于该第二输入端，且该放大电路根据该第一MOS晶体管的一第一漏极电流以及该第二MOS晶体管的一第二漏极电流的差值而产生该放大输出信号。

在一较佳实施例中，该放大电路还包括一电流镜电路，与该第一MOS晶体管以及该第二MOS晶体管耦接，用以镜像该第一漏极电流与该第二漏极电流而产生该放大输出信号。

在一较佳实施例中，通过调整该电流镜电路的一镜像比例而使得该温度系数大致上为零。

在一较佳实施例中，该放大电路还包括一偏压电路，其中该偏压电路包括一偏压电流源或一偏压电阻，耦接于该共源极节点，用以提供该第一偏压电流与该第二偏压电流。

在一较佳实施例中，该第一MOS晶体管与该第二MOS晶体管同为以下之一型态的MOS晶体管：(1)增强型MOS晶体管、(2)耗尽型MOS晶体管或(3)原生型MOS晶体管。

在一较佳实施例中，该参考信号电路根据该第一信号与该第二信号的比例而调整该参考信号。

以下通过具体实施例详加说明，应当更容易了解本发明的目的、技术内容、特点及其所实现的功效。

附图说明

图1显示本发明的低耗电POR电路的方块图；

图2A与2B显示用于本发明的低耗电POR电路中，比较电路的实施例示意图；

图3A显示本发明的低耗电POR电路的方块图；

图3B显示用于本发明的低耗电POR电路中，信号调整电路的一具体实施例示意图；

图4A显示用于本发明的低耗电POR电路中，比较电路的一具体实施例示意图；

图4B显示用于本发明的低耗电POR电路中，比较电路的一具体实施例示意图；

图5A与5B显示用于本发明的低耗电POR电路中，信号产生电路的具体实施例示意图；

图6显示本发明的低耗电POR电路的一具体实施例示意图；

图7显示本发明的低耗电参考信号电路的一实施例示意图；

图8A与8B显示用于本发明的低耗电参考信号电路中，放大电路的实施例示意图；

图9A与9B显示用于本发明的低耗电参考信号电路中，放大电路的实施例示意图；

图9C显示用于本发明的低耗电参考信号电路中，电流镜电路的一实施例示意图；

图10显示用于本发明的低耗电参考信号电路中，分压电路的具体实施例示意图；

图11显示本发明的低耗电POR电路的仿真波形图。

图中符号说明

1，3A，6 POR电路

10，10’ 信号产生电路

20，20’ 比较电路

21，61 输入差动对

22，22’，62，62’ 电流镜电路

23，23’，63 偏压电路

30 信号调整电路

50 信号产生电路

51 主动元件

52 分压电路

60，60’ 放大电路

7 参考信号电路

CPO 比较输出信号

EAO 放大输出信号

G1，G2 栅极

IB 偏压电流源

ID1，ID2 漏极电流

IDB1，IDB2 偏压电流

IN1，IN2 输入端

M1，M2，M3，M4， MOS晶体管

M5，M6，M9 MOS晶体管

R1，R2 分压电阻

RB 偏压电阻

SH 迟滞控制开关

SN 共源极节点

VDDA 输入电压

VGS1，VGS2 栅源极电压

VGS1P，VGS2P 栅源极电压

VOS 输入偏移

VPOR POR信号

VPR1，VPR2 POR阈值

VREF 参考信号

VS1 第一信号

VS2 第二信号

VTH1，VTH2 临界电压

具体实施方式

本发明中的附图均属示意，主要意在表示各电路间的耦接关系，以及各信号波形之间的关系，至于电路、信号波形与频率则并未依照比例绘制。

请参阅图1，图中所示为本发明的POR电路的一种实施例(POR电路1)，POR电路1根据一输入电压VDDA而产生一电源启动重设(Power-On Reset，POR)信号VPOR，POR电路1包含一信号产生电路10以及一比较电路20。信号产生电路10根据输入电压VDDA而产生第一信号VS1以及第二信号VS2。比较电路20具有第一输入端IN1与第二输入端IN2，分别电连接于第一信号VS1以及第二信号VS2，其中比较电路20比较第一信号VS1与第二信号VS2而产生比较输出信号CPO。POR电路1接着根据比较输出信号CPO而产生POR信号VPOR，例如但不限于与比较输出信号CPO同相位或反相位，可能的实施方式于后详述。而在一实施例中，可直接耦接比较输出信号CPO而成为POR信号VPOR。

请参阅图2A，图中所示为本发明的POR电路中，比较电路的一种实施例(比较电路20)，比较电路20包括第一MOS晶体管M1以及第二MOS晶体管M2，MOS晶体管M1耦接于第一输入端IN1，其中第一MOS晶体管M1为第一导电型，且具有一第一导电型栅极G1，且具有一第一临界电压VTH1；第二MOS晶体管M2耦接于第二输入端IN2，其中第二MOS晶体管为第一导电型，且具有一第二导电型栅极G2，且具有一第二临界电压VTH2；本实施例中，第一MOS晶体管M1以及第二MOS晶体管M2各自偏压于次临界电压区(subthreshold region)。第一信号VS1与第二信号VS2分别用以控制第一MOS晶体管M1与第二MOS晶体管M2而产生比较输出信号CPO。比较电路20的一差动输入电平具有一不为零的输入偏移(input offset)VOS，其中输入偏移VOS相关于第一临界电压VTH1与第二临界电压VTH1的差值，例如(VTH2-VTH1)。其中当输入电压VDDA上升超过第一POR阈值VPR1时，比较输出信号CPO由一第一状态转为一第二状态，例如但不限于CPO由“低”电平(也就是“0”)转为“高”电平(也就是“1”)；在一实施例中，POR信号VPOR也于输入电压VDDA上升超过第一POR阈值VPR1时转换状态，例如但不限于与比较输出信号CPO同相位或反相位。其中第一POR阈值VPR1大致上为输入偏移VOS与一默认倍数的乘积。在一实施例中，前述的第一与第二MOS晶体管可为例如但不限于为增强型(enhancement mode)、耗尽型(depletion mode)，或原生型(native)晶体管。而在一实施例中，前述的第一与第二MOS晶体管为同一型态的晶体管(例如同为前述的晶体管型态之一)。

需说明的是，前述“默认”倍数，可为一固定值，或为一可调整的可变动值，下同。前述第一POR阈值VPR1“大致上”为输入偏移VOS与一默认倍数的乘积，是指因电路零件的本身或是零件间相互的匹配不一定为理想，因此，虽然欲使第一POR阈值VPR1为输入偏移VOS与一默认倍数的乘积，但实际产生的第一POR阈值VPR1可能并不是准确的为输入偏移VOS与一默认倍数的乘积，而仅是接近输入偏移VOS与一默认倍数的乘积，此即前述的“大致上”为输入偏移VOS与一默认倍数的乘积的意思，也就是，就设计值而言，第一POR阈值VPR1为输入偏移VOS与一默认倍数的乘积，但就实际值而言，则本发明容许制造上的误差。以下文中的“大致上”也具相同意思，不再赘述。

前述的“第一导电型”与“第二导电型”是指于MOS元件中，以不同导电型的杂质掺杂于半导体组成区域(例如但不限于源极、漏极与栅极等区域)内，使得半导体组成区域成为第一或第二导电型(例如但不限于第一导电型为N型，而第二导电型为P型，或反之也可)，下同。此外，所述的第一或第二导电型栅极，是指MOS晶体管的栅极的杂质掺杂净浓度为第一或第二导电型。

前述的“次临界电压区”是指MOS晶体管的栅源极电压大于0，但小于其临界电压时(例如第一MOS晶体管的栅源极电压0<VGS1<VTH1，第二MOS晶体管的栅源极电压0<VGS2<VTH2，以NMOS为例)的操作区域，下同。前述的“差动输入电平”具有一不为零的输入偏移VOS是指，于比较电路的第一与第二输入端IN1与IN2分别输入第一输入信号与第二输入信号(例如前述的第一与第二信号VS1与VS2)时，其中第一输入信号与第二输入信号的差值称为“差动输入电平”，而根据本发明，由于在第一与第二输入端耦接了不同导电型栅极的晶体管，因此，“差动输入电平”会有一不为零的“输入偏移VOS”，举例而言，第一输入信号与第二输入信号的差值需大于“输入偏移VOS”，比较输出信号CPO的输出状态才会转变。

请参阅图2B，图中所示为本发明的POR电路中，比较电路的一种实施例(比较电路20’)，比较电路20’与图2A的比较电路20相似，比较电路20’中，第一MOS晶体管M1以及第二MOS晶体管M2形成一输入差动对21，其中输入差动对21可为例如但不限于共源极差动对或共栅极差动对。

在一实施例中，第一MOS晶体管M1具有第一长宽比W1/L1，第二MOS晶体管M2具有第二长宽比W2/L2，其中第一MOS晶体管M1偏压于一第一偏压电流IDB1，第二MOS晶体管偏压于第二偏压电流IDB2，其中通过调整以下参数至少之一而使得第一POR阈值VPR1的一温度系数大致上为零：(1)第一长宽比W1/L1，(2)该第二长宽比W2/L2，(3)第一偏压电流IDB1，(4)第二偏压电流IDB2，(5)上述参数的乘积及/或上述参数间比值。其中MOS晶体管的长宽比W/L是指在布局上，MOS晶体管的电流通道(例如在NMOS中由漏极流向源极)的宽度W与长度L的比值。需说明的是，前述的第一与第二MOS晶体管M1与M2的“偏压电流”IDB1与IDB2是指，例如当比较电路在即将转换状态之际，第一与第二MOS晶体管都操作于次临界电压区时的漏极电流。

请参阅图3A，图中所示为本发明的POR电路的一种实施例(POR电路3A)，POR电路3A还包括一信号调整电路30，用以将比较输出信号CPO整形而产生POR信号VPOR，其中信号调整电路30可为例如但不限于电平偏移电路(level shifter)、反相器、迟滞电路，或以上的组合。在一实施例中，如图3B所示，信号调整电路30包括一迟滞电路31及/或一反相电路32。

请参阅图4A，图中所示为本发明的POR电路中，比较电路的一种具体实施例(比较电路20)，本实施例中，第一MOS晶体管M1与第二MOS晶体管M2的源极共同耦接于一共源极节点SN而形成一共源极差动对21，第一MOS晶体管M1的栅极G1耦接于第一输入端IN1，第二MOS晶体管M2的栅极G2耦接于第二输入端IN2，且比较电路20根据第一MOS晶体管M1的漏极电流ID1以及第二MOS晶体管M2的漏极电流ID2的差值而产生比较输出信号CPO。在其他实施例中，第一MOS晶体管M1与第二MOS晶体管M2也可组成其他电路结构例如共栅极差动对或其他形式(包括差动对或非差动对)的输入级电路，仍可实现前述的功能。

请继续参阅图4A，在一实施例中，比较电路20还包括一负载级电路，用以与第一MOS晶体管M1与第二MOS晶体管M2共同操作而产生比较输出信号CPO，本实施例中，负载级电路可为一电流镜电路(例如图中所示的电流镜电路22，包括晶体管M3与M4)，与第一MOS晶体管M1以及第二MOS晶体管M2耦接，用以镜像且比较漏极电流ID1与ID2而产生比较输出信号CPO。在一实施例中，可通过调整电流镜电路的一镜像比例M而使得POR阈值VPR1的温度系数大致上为零，在一实施例中，镜像比例M为1。需说明的是，电流镜电路22并不限于此，也可以为其他形式的电流镜电路，例如迭接(cascoded)式电流镜电路。在其他实施例中，所述的负载级电路并不限于电流镜电路。

请继续参阅图4A，在一实施例中，比较电路20还包括一偏压电路23，耦接于该共源极节点SN，用以提供第一偏压电流IDB1与该第二偏压电流IDB2，其中偏压电路23可如图4A中，包括一偏压电阻RB，或如图4B中的偏压电路23’包括一偏压电流源IB，根据本发明，第一MOS晶体管M1以及第二MOS晶体管M2分别都偏压操作于次临界电压区，因此本发明的POR电路的耗电可低至数十奈安培(nA)。需说明的是，在一实施例中，比较电路的电源与输入电压VDDA相同，例如图4A实施例中直接耦接于比较电路的电源直接耦接于输入电压VDDA，而在其他实施例中，比较电路的电源可不同于输入电压VDDA。

请参阅图5A，图中所示为本发明的POR电路中，信号产生电路的一种具体实施例(信号产生电路10)，在一实施例中，信号产生电路10可为一分压电路，例如但不限于如图5A所示的分压电阻串R1与R2，第一信号VS1与第二信号VS2可为输入电压VDDA的不同比例的分压。本实施例中，第二信号VS2耦接于输入电压VDDA，而第一信号VS1则为分压电阻串的一节点，在其他实施例中，第一信号VS1与第二信号VS2也可为其他节点。请同时参阅图4A与5A，本实施中，第一信号VS1及第二信号VS2的差值与输入电压VDDA的关系具有一默认的倍数K，如下式所示：

VDDA＝K*(VS2-VS1) 式1

其中

K＝(1+R2/R1) 式2

而当VDDA上升超过POR阈值VPR1时，比较输出信号CPO转换状态，其中，POR阈值VPR1与输入偏移VOS的关系也具有该默认的倍数K，如下式所示：

VPR1＝K*VOS 式3

换言之，POR阈值VPR1大致上为输入偏移VOS与一默认倍数的乘积，也就是，在一实施例中，POR阈值VPR1可根据第一信号VS1与第二信号VS2的比例而调整；其中

输入偏移VOS＝VGS2P-VGS1P 式4

其中VGS1P与VGS2P分别为比较电路20转换状态时，第一MOS晶体管M1与第二MOS晶体管M2的栅源极电压；而由于第一MOS晶体管M1与第二MOS晶体管M2都偏压操作于次临界电压区，因此，

其中W1/L1，W2/L2分别为第一与第二MOS晶体管M1与M2的长宽比，为一常数。从一观点而言，根据式5，输入偏移VOS相关于第一MOS晶体管M1与第二MOS晶体管M2的临界电压差值(VTH2-VTH1)；本实施例中，输入偏移VOS相关于临界电压差值(VTH2-VTH1)的第一幂次(first order)。

由式3与式5可知，若欲使POR阈值VPR1的温度系数为0，则需使VOS的温度系数为0，而临界电压差值(VTH2-VTH1)一般而言大致上具有幂次为1的负温度系数，因此，根据式5，可调整如下参数的至少之一而使得POR阈值的一温度系数大致上为零：(1)第一MOS晶体管的长宽比W1/L1，(2)第一MOS晶体管的长宽比W2/L2，(3)第一MOS晶体管的偏压电流IDB1，(4)第二MOS晶体管的偏压电流IDB2，(5)上述参数的乘积及/或上述参数间比值。

请参阅图5B，图中所示为本发明的POR电路中，信号产生电路的一种具体实施例(信号产生电路10’)，信号产生电路10’与图5A的信号产生电路10相似，信号产生电路10’还包括一迟滞控制开关SH(例如为一MOS晶体管)，用以根据一POR相关信号PORR而调整第一信号VS1与第二信号VS2的比值，使得当输入电压VDDA下降低于一第二POR阈值VPR2时，POR信号VPOR由第二状态(例如“高”状态)转为第一状态(例如“低”状态)，其中第二POR阈值VPR2低于第一POR阈值VPR1而使POR信号VPOR与输入电压VDDA之间具有一迟滞关系，本实施例中，通过迟滞控制开关SH而改变分压电阻R2的电阻值，因而使得输入电压VDDA上升与下降时的分压比例不同而可获得前述的迟滞关系。其中POR相关信号PORR相关于POR信号VPOR，例如可为POR信号VPOR产生回路中的某一信号节点，在一实施例中，POR相关信号PORR可为POR信号VPOR本身。需说明的是，POR信号VPOR与输入电压VDDA之间的迟滞关系，并不限于上述的下降型迟滞的举例，也就是，输入电压VDDA上升时为POR阈值VPR1，而VDDA下降时为POR阈值VPR1减去一迟滞值(也就是VPR1-VPR2)，在其他实施例中，VPOR与输入电压VDDA之间的迟滞关系也可以是上升迟滞，即VDDA下降时为POR阈值VPR1，而上升时为POR阈值VPR1加上一迟滞值，在一实施例中，VPOR与输入电压VDDA之间的迟滞关系也可以是双向迟滞，即VDDA上升与下降时，以POR阈值VPR1中心而分别加上与减去各自的迟滞值。

请参阅图6，图中所示为本发明的POR电路另一具体实施例(POR电路6)，POR电路6与POR电路4A相似，其差别在于比较输出信号CPO的节点不同，因而电流镜电路22’与信号调整电路30’的极性具有如图中对应的变化。

请参阅图7，图中所示为本发明的参考信号电路的一实施例示意图(参考信号电路7)，参考信号电路7用以产生一参考信号VREF，参考信号电路7包含一信号产生电路50以及一放大电路60。信号产生电路50，包括主动元件51，用以根据放大输出信号EAO而转换输入电压VDDA而产生该参考信号VREF，以及一分压电路52，耦接于参考信号VREF，其中分压电路52根据参考信号产生第一信号VS1以及第二信号VS2，其中第一信号与第二信号为输入电压VDDA的不同比例的分压。主动元件51可为例如但不限于如图所示的MOS晶体管M9，或是其他主动元件如双载子晶体管等。放大电路60具有第一输入端IN1与第二输入端IN2，分别电连接于第一信号VS1以及第二信号VS2，放大电路60根据第一信号VS1与第二信号VS2的差值而产生放大输出信号EAO。

请参阅图8A，图中所示为本发明的参考信号电路中，放大电路的一种实施例(放大电路60)，放大电路60包括第一MOS晶体管M1以及第二MOS晶体管M2，MOS晶体管M1耦接于第一输入端IN1，其中第一MOS晶体管M1为第一导电型，且具有一第一导电型栅极G1，且具有一第一临界电压VTH1；第二MOS晶体管M2耦接于第二输入端IN2，其中第二MOS晶体管为第一导电型，且具有一第二导电型栅极G2，且具有一第二临界电压VTH2，本实施例中，第一MOS晶体管M1以及第二MOS晶体管M2各自偏压于次临界电压区(subthreshold region)。如图7实施例的第一信号VS1与第二信号VS2分别用以控制第一MOS晶体管M1与第二MOS晶体管M2而产生放大输出信号EAO。放大电路60的一差动输入电平具有一不为零的输入偏移(inputoffset)VOS，其中输入偏移VOS相关于第一临界电压VTH1与第二临界电压VTH1的差值，例如(VTH2-VTH1)。其中放大电路60控制主动元件51，使得参考信号VREF大致上调节为输入偏移VOS与一默认倍数的乘积，其中默认倍数相关于第一信号VS1与该第二信号VS2的比值。

需说明的是，前述的“差动输入电平”具有一不为零的输入偏移VOS是指，于放大电路的第一与第二输入端IN1与IN2分别输入第一输入信号与第二输入信号(例如前述的第一与第二信号VS1与VS2)时，其中第一输入信号与第二输入信号的差值称为“差动输入电平”，而根据本发明，由于在第一与第二输入端耦接了不同导电型栅极的晶体管，因此，“差动输入电平”会有一不为零的“输入偏移VOS”，举例而言，放大电路60可具有一放大倍率GA，而放大输出信号EAO与第一输入信号与第二输入信号的差值需先扣除输入偏移VOS，才会被放大倍率GA所放大，也就是，|EAO|＝GA*|(VS1-VS2)-VOS|。

请参阅图8B，图中所示为本发明的参考信号电路中，放大电路的一种实施例(放大电路60’)，放大电路60’与图8A的放大电路60相似，放大电路60’中，第一MOS晶体管M1以及第二MOS晶体管M2形成一输入差动对61，其中输入差动对61可为例如但不限于共源极差动对或共栅极差动对。

在一实施例中，第一MOS晶体管M1具有第一长宽比W1/L1，第二MOS晶体管M2具有第二长宽比W2/L2，其中第一MOS晶体管M1偏压于一第一偏压电流IDB1，第二MOS晶体管偏压于第二偏压电流IDB2，其中通过调整以下参数至少之一而使得参考信号VREF的温度系数大致上为零：(1)第一长宽比W1/L1，(2)该第二长宽比W2/L2，(3)第一偏压电流IDB1，(4)第二偏压电流IDB2，(5)上述参数的乘积及/或上述参数间比值。需说明的是，前述的第一与第二MOS晶体管M1与M2的“偏压电流”IDB1与IDB2是指，例如当放大电路操作在稳态时，第一与第二MOS晶体管都操作于次临界电压区时的漏极电流。

请参阅图9A，图中所示为本发明的参考信号电路中，放大电路的一种具体实施例(放大电路60)，本实施例中，第一MOS晶体管M1与第二MOS晶体管M2的源极共同耦接于一共源极节点SN而形成一共源极差动对61，第一MOS晶体管M1的栅极G1耦接于第一输入端IN1，第二MOS晶体管M2的栅极G2耦接于第二输入端IN2，且放大电路60根据第一MOS晶体管M1的漏极电流ID1以及第二MOS晶体管M2的漏极电流ID2的差值而产生放大输出信号EAO。在其他实施例中，第一MOS晶体管M1与第二MOS晶体管M2也可组成其他电路结构例如共栅极输入级电路，仍可实现前述的功能。

请继续参阅图9A，在一实施例中，放大电路60还包括一电流镜电路62(例如图中所示包括电流镜电路62包括晶体管M3与M4)，与第一MOS晶体管M1以及第二MOS晶体管M2耦接，用以镜像且放大漏极电流ID1与ID2而产生放大输出信号EAO。在一实施例中，可通过调整电流镜电路的一镜像比例M而使得参考信号VREF的温度系数大致上为零，在一实施例中，镜像比例M为1。需说明的是，电流镜电路62并不限于此，也可以为其他形式的电流镜电路，例如图9C所示的迭接(cascoded)式电流镜电路62’，其中晶体管M5与M6偏压于VB而形成迭接级，以提高电流镜电路62’的输出阻抗，进而提高放大电路60的放大倍率。

请继续参阅图9A，在一实施例中，放大电路60还包括一偏压电路63，耦接于共源极节点SN，用以提供第一偏压电流IDB1与该第二偏压电流IDB2，其中偏压电路63可如图8A中，包括一偏压电阻RB，或如图9B中包括一偏压电流源IB，根据本发明，第一MOS晶体管M1以及第二MOS晶体管M2分别都偏压操作于次临界电压区，因此本发明的参考信号电路，其耗电可低至数十奈安培(nA)。

请参阅图10，图中所示为本发明的参考信号电路中，分压电路的一种具体实施例(分压电路52)，在一实施例中，分压电路52可为例如但不限于如图10所示的分压电阻串R1与R2，第一信号VS1与第二信号VS2可为输入电压的不同比例的分压。本实施例中，第二信号VS2耦接于参考信号VREF，而第一信号VS1则为分压电阻串的一节点，在其他实施例中，第一信号VS1与第二信号VS2也可为其他节点。请同时参阅图9A与10，本实施中，第一信号VS1及第二信号VS2的差值与参考信号VREF的关系具有一默认的倍数K，如下式所示：

VREF＝K*(VS2-VS1) 式6

其中

K＝(1+R2/R1) 式7

当放大电路(例如图9A中的放大电路60)以回授方式将参考信号VREF调节在稳态时，如前所述，放大电路会有一输入偏移VOS，使得第一信号VS1及第二信号VS2的差值大致上等于输入偏移VOS，因此参考信号VREF与输入偏移VOS的关系也具有该默认的倍数K，如下式所示：

VREF＝K*VOS 式8

换言之，参考信号VREF大致上为输入偏移VOS与一默认倍数的乘积，也就是，在一实施例中，参考信号VREF可根据第一信号VS1与第二信号VS2的比例而调整；其中

输入偏移VOS＝VGS2P-VGS1P 式9

其中VGS1P与VGS2P分别为放大电路60操作于稳态时，第一MOS晶体管M1与第二MOS晶体管M2的栅源极电压；而由于第一MOS晶体管M1与第二MOS晶体管M2都偏压操作于次临界电压区，因此，

其中W1/L1，W2/L2分别为第一与第二MOS晶体管M1与M2的长宽比，为一常数。从一观点而言，根据式10，输入偏移VOS相关于第一MOS晶体管M1与第二MOS晶体管M2的临界电压差值(VTH2-VTH1)；本实施例中，输入偏移VOS相关于临界电压差值(VTH2-VTH1)的第一幂次(first order)。

由式8与式10可知，若欲使参考信号VREF的温度系数为0，则需使VOS的温度系数为0，而临界电压差值(VTH2-VTH1)一般而言大致上具有幂次为1的负温度系数，因此，根据式10，可调整如下参数的至少之一而使得参考信号VREF的温度系数大致上为零：(1)第一MOS晶体管的长宽比W1/L1，(2)第一MOS晶体管的长宽比W2/L2，(3)第一MOS晶体管的偏压电流IDB1，(4)第二MOS晶体管的偏压电流IDB2，(5)上述参数的乘积及/或上述参数间比值。

根据本发明，在一较佳实施例中，由于如前述的第一与第二MOS晶体管采用同一型，例如但不限于同为增强型、耗尽型，或原生型，且同一导电型的MOS晶体管(例如但不限于同为增强型NMOS)，且分别具有不同导电型的栅极(例如第一与第二MOS晶体管分别具有N与P栅极)，因此，第一与第二MOS晶体管的临界电压差，在生产的工艺变异下，具有良好的一致性，因此，本发明的POR电路与参考信号电路，其POR阈值与参考信号在生产的工艺变异下也具有良好的一致性，因此可降低制造成本。在一实施例中，于温度范围-40℃～125℃内，以及不同工艺参数的变化之下(例如但不限于生产分布的正负3标准偏差内，且未经修剪调整)，前述的POR阈值或参考信号的分布范围小于200mV；在一实施例中，于温度范围-40℃～125℃内，以及不同工艺参数的变化之下，前述的POR阈值或参考信号的分布范围小于100mV；在一实施例中，于温度范围-40℃～125℃内，以及不同工艺参数的变化之下，前述的POR阈值或参考信号的分布范围小于50mV。

请参阅图11，图中所示为对应图4A的模拟波形图，图中显示，由于根据本发明，第一与第二MOS晶体管的临界电压的差值具有良好的一致性，因此在一实施例中，于温度范围-40℃～125℃内，以及不同工艺参数的变化之下，仍可使POR阈值VPR1的分布范围小于50mV，因此本发明同时具有低耗电及高精确度(包含低温度系数)，以及低生产成本的优点。

以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，也可以组合应用；举其中一例，“迭接式电流镜电路”也可应用于比较电路中，此外，不同的电流镜电路或偏压电路可以和共源极或共栅极差动对组合应用。此外，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，举例而言，本发明中，第一与第二MOS晶体管可为例如但不限于增强型(enhancement)、耗尽型(depletion mode)，或原生型(native)MOS晶体管，只要第一与第二MOS晶体管为同导电型晶体管，且分别具有不同导电型的栅极，即符合本发明的精神。又例如，前述实施例图中，第一与第二MOS晶体管都以NMOS为原型来阐述本发明的原理与精神，然而，也可以PMOS实施的，当然，在此情况下，电流镜电路、偏压电路，以及耦接的极性等，也应对应调整。又例如，第一输入端与第二输入端并不限于直接耦接于第一与第二MOS晶体管，也可先耦接例如电平偏移电路等前置处理电路。又例如，本发明所称“根据某信号进行处理或运算或产生某输出结果”，不限于根据该信号的本身，也包含于必要时，将该信号进行电压电流转换、电流电压转换、及/或比例转换等，之后根据转换后的信号进行处理或运算产生某输出结果。由此可知，在本发明的相同精神下，本领域技术人员可以思及各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。

Claims (21)

1.一种电源启动重设电路，其特征在于，用以根据一输入电压而产生一电源启动重设信号，包含：

一信号产生电路，用以根据该输入电压而产生一第一信号以及一第二信号；以及

一比较电路，具有一第一输入端与一第二输入端，分别电连接于该第一信号以及该第二信号，其中该比较电路比较该第一信号与该第二信号而产生一比较输出信号，其中该电源启动重设电路根据该比较输出信号而产生该电源启动重设信号，该比较电路包括：

一第一MOS晶体管，耦接于该第一输入端，其中该第一MOS晶体管为第一导电型，且具有一第一导电型栅极，且具有一第一临界电压；以及

一第二MOS晶体管，耦接于该第二输入端，其中该第二MOS晶体管为第一导电型，且具有一第二导电型栅极，且具有一第二临界电压；

其中该第一MOS晶体管以及该第二MOS晶体管各自偏压于一次临界电压区；

其中该第一信号与该第二信号分别用以控制该第一MOS晶体管与该第二MOS晶体管而产生该比较输出信号；

其中该比较电路的一差动输入电平具有一不为零的输入偏移，其中该输入偏移相关于该第一临界电压与该第二临界电压的差值；

其中当该输入电压上升超过一第一电源启动重设阈值时，该比较输出信号由一第一状态转为一第二状态；

其中该第一电源启动重设阈值大致上为该输入偏移与一默认倍数的乘积。

2.根据权利要求1所述的电源启动重设电路，其中，该第一MOS晶体管具有一第一长宽比，该第二MOS晶体管具有一第二长宽比，其中该第一MOS晶体管偏压于一第一偏压电流，该第二MOS晶体管偏压于一第二偏压电流，其中通过调整以下参数至少之一而使得该第一电源启动重设阈值的一温度系数大致上为零：(1)该第一长宽比，(2)该第二长宽比，(3)该第一偏压电流，(4)该第二偏压电流，(5)上述参数的乘积及/或上述参数间比值。

3.根据权利要求1所述的电源启动重设电路，其中，还包括一信号调整电路，用以将该比较输出信号整形而产生该电源启动重设信号。

4.根据权利要求1所述的电源启动重设电路，其中，该第一MOS晶体管与该第二MOS晶体管形成一输入差动对。

5.根据权利要求4所述的电源启动重设电路，其中，该输入差动对为一共源极差动对，其中该第一MOS晶体管与该第二MOS晶体管的源极共同耦接于一共源极节点而形成该共源极差动对，该第一MOS晶体管的栅极耦接于该第一输入端，该第二MOS晶体管的栅极耦接于该第二输入端，且该比较电路根据该第一MOS晶体管的一第一漏极电流以及该第二MOS晶体管的一第二漏极电流的差值而产生该比较输出信号。

6.根据权利要求5所述的电源启动重设电路，其中，该比较电路还包括一电流镜电路，与该第一MOS晶体管以及该第二MOS晶体管耦接，用以镜像且比较该第一漏极电流与该第二漏极电流而产生该比较输出信号。

7.根据权利要求6所述的电源启动重设电路，其中，通过调整该电流镜电路的一镜像比例而使得该温度系数大致上为零。

8.根据权利要求5所述的电源启动重设电路，其中，该比较电路还包括一偏压电路，其中该偏压电路包括一偏压电流源或一偏压电阻，耦接于该共源极节点，用以提供该第一偏压电流与该第二偏压电流。

9.根据权利要求1所述的电源启动重设电路，其中，该第一信号与该第二信号为该输入电压的不同比例的分压。

10.根据权利要求9所述的电源启动重设电路，其中，该信号产生电路包括一迟滞控制开关，用以根据一电源启动重设相关信号而调整该第一信号与该第二信号的比值，使得当该输入电压下降低于一第二电源启动重设阈值时，该电源启动重设信号由该第二状态转为该第一状态，其中该第二电源启动重设阈值低于该第一电源启动重设阈值而使该电源启动重设信号与该输入电压具有一迟滞关系，其中该电源启动重设相关信号相关于该电源启动重设信号。

11.根据权利要求1所述的电源启动重设电路，其中，该第一MOS晶体管与该第二MOS晶体管同为以下之一型态的MOS晶体管：(1)增强型MOS晶体管、(2)耗尽型MOS晶体管或(3)原生型MOS晶体管。

12.根据权利要求1所述的电源启动重设电路，其中，该电源启动重设电路根据该第一信号与该第二信号的比例而调整该第一电源启动重设阈值。

13.一种参考信号电路，用以产生一参考信号，其特征在于，包含：

一信号产生电路，包括：

一主动元件，用以根据一放大输出信号而转换一输入电压而产生该参考信号；以及

一分压电路，耦接于该参考信号，其中该分压电路根据该参考信号产生一第一信号以及一第二信号，其中该第一信号与该第二信号为该输入电压的不同比例的分压；以及

一放大电路，具有一第一输入端与一第二输入端，分别电连接于该第一信号以及该第二信号，该放大电路根据该第一信号与该第二信号的差值而产生该放大输出信号，包括：

一第一MOS晶体管，耦接于该第一输入端，其中该第一MOS晶体管为第一导电型，且具有一第一导电型栅极，且具有一第一临界电压；以及

一第二MOS晶体管，耦接于该第二输入端，其中该第二MOS晶体管为第一导电型，且具有一第二导电型栅极，且具有一第二临界电压；

其中该第一信号与该第二信号分别用以控制该第一MOS晶体管与该第二MOS晶体管而产生该放大输出信号；

其中该第一MOS晶体管以及该第二MOS晶体管各自偏压于一次临界电压区；

其中该放大电路的一差动输入电平具有一不为零的输入偏移，其中该输入偏移相关于该第一临界电压与该第二临界电压的差值；

其中该放大电路控制该主动元件，使得该参考信号大致上调节为该输入偏移与一默认倍数的乘积，其中该默认倍数相关于该第一信号与该第二信号的比值。

14.根据权利要求13所述的参考信号电路，其中，该第一MOS晶体管具有一第一长宽比，该第二MOS晶体管具有一第二长宽比，其中该第一MOS晶体管偏压于一第一偏压电流，该第二MOS晶体管偏压于一第二偏压电流，其中通过调整以下参数至少之一而使得该参考信号的一温度系数大致上为零：(1)该第一长宽比，(2)该第二长宽比，(3)该第一偏压电流，(4)该第二偏压电流，(5)上述参数的乘积及/或上述参数间比值。

15.根据权利要求13所述的参考信号电路，其中，该第一MOS晶体管与该第二MOS晶体管形成一输入差动对。

16.根据权利要求15所述的参考信号电路，其中，该第一MOS晶体管与该第二MOS晶体管的源极共同耦接于一共源极节点而形成一共源极差动对，该第一MOS晶体管的栅极耦接于该第一输入端，该第二MOS晶体管的栅极耦接于该第二输入端，且该放大电路根据该第一MOS晶体管的一第一漏极电流以及该第二MOS晶体管的一第二漏极电流的差值而产生该放大输出信号。

17.根据权利要求16所述的参考信号电路，其中，该放大电路还包括一电流镜电路，与该第一MOS晶体管以及该第二MOS晶体管耦接，用以镜像该第一漏极电流与该第二漏极电流而产生该放大输出信号。

18.根据权利要求17所述的参考信号电路，其中，通过调整该电流镜电路的一镜像比例而使得该温度系数大致上为零。

19.根据权利要求16所述的参考信号电路，其中，该放大电路还包括一偏压电路，其中该偏压电路包括一偏压电流源或一偏压电阻，耦接于该共源极节点，用以提供该第一偏压电流与该第二偏压电流。

20.根据权利要求13所述的参考信号电路，其中，该第一MOS晶体管与该第二MOS晶体管同为以下之一型态的MOS晶体管：(1)增强型MOS晶体管、(2)耗尽型MOS晶体管或(3)原生型MOS晶体管。

21.根据权利要求13所述的参考信号电路，其中，该参考信号电路根据该第一信号与该第二信号的比例而调整该参考信号。