CN109560048B - 半导体模块及其制造方法 - Google Patents
半导体模块及其制造方法 Download PDFInfo
- Publication number
- CN109560048B CN109560048B CN201810694907.0A CN201810694907A CN109560048B CN 109560048 B CN109560048 B CN 109560048B CN 201810694907 A CN201810694907 A CN 201810694907A CN 109560048 B CN109560048 B CN 109560048B
- Authority
- CN
- China
- Prior art keywords
- base substrate
- insulating sheet
- substrate
- semiconductor module
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
根据一个实施方式,半导体模块具备:半导体元件;第1基底基板,具有导电性,供半导体元件载置;第2基底基板,具有导电性,且面积比第1基底基板的面积大;散热片(12),固定于第2基底基板(14);以及绝缘片,面积比第1基底基板的面积大,且配置于第1基底基板与第2基底基板之间。绝缘片具有被第1基底基板与第2基底基板夹着的第1部分和除第1部分之外的第2部分,第1部分的第1厚度与第2部分的第2厚度实质上相等。
Description
相关申请的引用
本申请以2017年9月25日申请的在先的日本专利申请第2017-183922号的权利的利益为基础,并且要求其利益,这里通过引用而将其全部内容包含于此。
技术领域
这里说明的实施方式普遍涉及半导体模块及其制造方法。
背景技术
已知有如下半导体模块,其具有照明用高输出半导体发光元件或者电力用功率半导体元件等发热的半导体元件、以及用于将从半导体元件产生的热量扩散的散热器。
在半导体模块中,为了确保半导体模块与散热器之间的绝缘性,半导体模块经由陶瓷等绝缘物连接于散热器。
然而,半导体模块为了满足绝缘性的标准,需要用以覆盖半导体模块与散热器的整体的方式确保了绝缘性的罩来覆盖。因此,存在照明设备的尺寸变大的问题。
发明内容
实施方式提供一种确保绝缘性而具有足够的散热性的半导体模块以及其制造方法。
根据一个实施方式,半导体模块具备:半导体元件;第1基底基板,具有导电性,供上述半导体元件载置;第2基底基板,具有导电性,且面积比上述第1基底基板的面积大;散热片,固定于上述第2基底基板;以及绝缘片,其面积比上述第1基底基板的面积大,且配置于上述第1基底基板与上述第2基底基板之间,上述绝缘片具有被上述第1基底基板与上述第2基底基板夹着的第1部分和除上述第1部分之外的第2部分,上述第1部分的第1厚度与上述第2部分的第2厚度实质上相等。
根据上述构成的半导体模块,能够提供一种确保绝缘性而具有足够的散热性的半导体模块以及其制造方法。
附图说明
图1是表示实施方式1的半导体模块的剖面图。
图2是表示实施方式1的半导体模块的立体图。
图3是表示组装有实施方式1的半导体模块的设备的立体图。
图4是依次表示实施方式1的半导体模块的制造工序的剖面图。
图5是表示实施方式1的半导体模块的制造工序的主要部分的图。
图6是依次表示实施方式1的半导体模块的制造工序的剖面图。
图7是将实施方式1的绝缘片与比较例对比来表示的剖面图。
图8是表示实施方式1的半导体模块的另一制造工序的剖面图。
图9是表示实施方式2的半导体模块的图。
图10是表示实施方式2的半导体模块的制造工序的图。
具体实施方式
以下,一边参照附图一边说明本发明的实施方式。
(实施方式1)
使用图1至图3说明本实施方式的半导体模块。图1是表示半导体模块的剖面图,图2是表示半导体模块的立体图,图3是表示组装有半导体模块的设备的立体图。另外,本实施方式只是例示,本发明并非限定于此。
首先,对半导体模块的概要进行说明。
如图1以及图2所示,半导体模块10具有半导体元件11和用于对从半导体元件11产生的热量进行扩散的散热片(散热器)12。
半导体元件11载置于具有导电性的第1基底基板13。散热片12具有导电性,固定于面积比第1基底基板13大的第2基底基板14。
在第1基底基板13与第2基底基板14之间配置有面积比第1基底基板13大的绝缘片15。绝缘片15为了将第1基底基板13与第2基底基板14电绝缘、并且为了确保从半导体元件11向散热片12的足够的热传导性而设置。
在本说明书中,面积比第1基底基板13大的第2基底基板14指的是,第2基底基板14的平面面积大于第1基底基板13的平面面积,并且在将第1基底基板13与第2基底基板14重叠时,第1基底基板13不从第2基底基板14突出。关于面积比第1基底基板13大的绝缘片15也是相同的。之后,有时将“面积较大”简称为“较大”。
绝缘片15比第1基底基板13大是为了确保基底基板13与散热片12之间的沿面耐压(日文:沿面耐圧)。绝缘片15至少需要设定成比第1基底基板13大用于确保基底基板13与散热片12之间的沿面耐压的爬电距离L。例如,在沿面耐压为5kV时,优选的爬电距离L约为4mm。更优选的爬电距离L为5mm左右。
绝缘片15是含有热传导率高的填料(filler)的树脂。绝缘片15通过加热·加压而被压缩,填料密集,且热传导性提高,并且粘合剂成分渗出而呈现出粘合性。
由此,第1基底基板13与第2基底基板14经由绝缘片15而被接合。第1基底基板13与第2基底基板14的接合无需另外使用粘合剂等。
绝缘片15具有被第1基底基板13与第2基底基板14夹持的第1部分15a、以及除第1部分15a之外的第2部分15b。第1部分15a紧贴于第1基底基板13以及第2基底基板14。第2部分15b仅紧贴于第2基底基板14。
绝缘片15的第1部分15a的第1厚度t1与第2部分15b的第2厚度t2实质上相等。在本说明书中,第1厚度t1与第2厚度t2实质上相等不仅指的是两者在数学上相等,也意味着处于可获得作为目的的热传导性的范围内。例如,第1厚度t1、第2厚度t2为呈现出规定的绝缘性与散热的厚度以下,绝缘片的大半部分为填料,因此不会被压缩一定程度以上,即,在被充分压缩的状态下,第1厚度t1与第2厚度t2变得大致相等。
例如,对于第1厚度t1、第2厚度t2,能够测定随机选择的多个位置的厚度,并设为它们的平均值。
在第1厚度t1与第2厚度t2实质上相等时,第1部分15a的热传导性与第2部分15b的热传导性变得相等,因此能够使作为绝缘片15整体的热传导性提高。
虽然通过使第2基底基板14比绝缘片15大,散热性会提高一些,但会成为成本增大的原因,与散热效果相称的效果较少。相比于此,第2基底基板14越小,越有利于使散热片12小型化,部件成本的减少效果较大,通过使第2基底基板14设为与绝缘片15相同的大小,获得整体上的优点。
接下来,对半导体模块的详细情况进行说明。
半导体元件11是将作为发热部件的多个半导体发光芯片安装于基板而成的COB(Chip On Board)。半导体发光芯片例如是发出蓝色光的GaN类的发光二极管(LED)。半导体发光芯片上涂覆有吸收蓝色光而发出黄色光的荧光体、例如YAG荧光体。
通过在半导体元件11中流经大电流(安培级),使得半导体元件11发出蓝色光与黄色光混合而成的白色光。通过用散热片12将从半导体元件11产生的大量的热量迅速地扩散,使得半导体元件11能够维持较高的光输出。
第1基底基板13例如是镀敷有镍(Ni)的铝(Al)板。半导体元件11与第1基底基板13例如经由焊料层16而接合。
第2基底基板14例如是热传导率较高的铜(Cu)板、或者与第1基底基板13相同的镀敷有镍(Ni)的铝(Al)板等。
作为使用于绝缘片15的填料,能够使用例如氮化硼(BN)、氮化铝(AlN)、二氧化硅(SiO2)、氧化铝(Al2O3)等各种颗粒,不被特别限定。树脂是高耐热性树脂,例如能够使用环氧类树脂、硅类树脂等各种树脂,不被特别限定。填料的平均粒径、含有率等只要是可获得目的的热传导率的范围即可,不被特别限定。
作为绝缘片15,能够利用厚度为200至500μm左右、热传导率为6至12W/m·K左右、片材自身具有粘合力的片。
散热片12具有多个散热片12a与多个导热管12b。多个散热片12a例如是矩形状的金属板,从第2基底基板14的与绝缘片15侧相反的一侧的面立设,隔开规定的间隔地沿一方向(图的Y方向)排列设置。
导热管12b是所谓“コ”字形的管,具有对置的第1部分以及第2部分、将第1部分与第2部分连接的第3部分。在第2基底基板14的与绝缘片15侧相反的一侧,为了固定多个导热管12b而设有剖面为半圆状且沿Y方向延伸的未图示的多个槽。
多个导热管12b以第1部分内接于槽、第2部分穿过多个散热片12a的方式,隔开规定的间隔地沿与Y方向正交的X方向排列设置。
另外,导热管(heat pipe)是提高热量的移动效率的技术·结构之一,在由热传导性高的材质构成的管中封入有挥发性的液体(工作液,Working fluid)而成。
通过将管中的一方加热,将另一方冷却,从而产生工作液的蒸发(潜热的吸收)和工作液的冷凝(潜热的释放)的循环且热量移动。虽然通过在比加热部更高的位置设定冷却部,能够使冷凝后的工作液返回加热部,但通过将管内壁设为被称作管芯的毛细管构造,即使在无高低差的情况下或无重力的宇宙空间中也能够利用。
图3是表示组装有半导体模块10的投光器20的立体图。投光器20具有6个半导体模块10、设于半导体模块10的发光面侧的遮光用的护罩21、保持半导体模块10以及护罩21的支架22、和用于调节发出光的方向的角度调节杆23等。
在投光器20的光输出例如为2kW左右的情况下,散热片12a的长度例如为200mm左右较为恰当。
接下来,对半导体模块的制造方法进行说明。图4至图6是依次表示半导体模块10的制造方法的图。
如图4(a)所示,在第2基底基板14上依次重叠绝缘片15以及第1基底基板13。第2基底基板14与绝缘片15为相同的大小。绝缘片15与第1基底基板13的外边缘相比,突出爬电距离L以上。第2基底基板14中的虚线示出了剖面为半圆状且沿Y方向延伸的未图示的多个槽14a。
如图4(b)所示,在绝缘片15以包围第1基底基板13的方式配置虚拟基板31。虚拟基板31优选的是与第1基底基板13相同的厚度,且沿着第1基底基板13的外周面,与第1基底基板13无间隙地相接。
在用第2基底基板14、和第1基底基板13以及虚拟基板31夹住绝缘片15的状态下,从两侧用按压夹具32a、32b加压并加热。加热温度是呈现出绝缘片15的粘合性的温度,一般为100℃至200℃左右。
由此,第1基底基板13与第2基底基板14经由绝缘片15而接合。绝缘片15是具有被第1基底基板13与第2基底基板14夹住的第1部分15a、和除第1部分15a以外的第2部分15b的片材。
此时,虚拟基板31与第2基底基板14需要设为不经由绝缘片15接合。可以在虚拟基板31的例如与绝缘片15相接的面上形成具有脱模作用的保护膜。作为保护膜,也可以对虚拟基板31涂敷氟类树脂膜、或者在绝缘片15与虚拟基板31之间配置较薄的氟类树脂片材。
在该阶段,第1部分15a的第1厚度t1和第2部分15b的第2厚度t2相等。之后,将虚拟基板31除去。
若除去虚拟基板31,则第2部分15b由于第1基底基板13侧的面自由(free),因此也可预想到恢复力起作用、第2厚度t2稍微变大一些,但由于第1厚度t1与第2厚度t2为呈现出规定的绝缘性与散热的厚度以下,且绝缘片的大半部分为填料,因此不会被压缩一定程度以上,即,在充分压缩的状态下,第1厚度t1与第2厚度t2可视为实质上相等。
如图4(c)所示,在第2基底基板14的与绝缘片15侧相反的一侧的面,例如用焊料33接合散热片12。对于焊料33而言,例如锡铋(SnBi)类焊料(熔点139℃)是恰当的。焊料接合期望的是,在氮环境下以温度140℃至150℃进行。
图5是表示在绝缘片15以包围第1基底基板13的方式配置的虚拟基板31的图,图5(a)是其俯视图,图5(b)是其剖面图。
虚拟基板31具有4个矩形状的虚拟块31a、31b、31c、31d。虚拟块31a至31d的短边的长度与爬电距离L相等,长边的长度与第2基底基板14的一边的长度和爬电距离L之和相等。
虚拟块31a至31d分别以与第1基底基板13的侧面无间隙地相接的方式配置。另外,虚拟块31a至31d彼此也以相互无间隙地相接的方式配置。
根据这样的虚拟基板31,在图4(b)所示的加热·加压工序中,即使第1基底基板13以及虚拟基板31热膨胀,第1基底基板13与虚拟块31a至31d也会维持无间隙地相接的状态。虚拟基板31优选的是,与第1基底基板13具有相同的材质、即相同的热膨胀系数。
虚拟块31a至31d虽然示出了短边的长度与爬电距离L相等、长边的长度与第2基底基板14的一边的长度和爬电距离L之和相等的情况,但并不限定于此。虚拟块31a至31d只要短边的长度是爬电距离L以上、长边的长度是第2基底基板14的一边的长度与爬电距离L之和以上即可。
接下来,如图6(a)所示,在第1基底基板13上,作为焊料34例如涂覆膏状的SnBi类焊料。
如图6(b)所示,在焊料34上载置半导体元件11。
如图6(c)所示,在半导体元件11上覆盖按压夹具35,在按压夹具35上载置重物36。重物36是在焊料34熔解时避免半导体元件11的位置偏离所用的重物。按压夹具35是用于将重物36载置于半导体元件11的基座。
并且,优选的是使用具有能够供半导体元件11和按压夹具35收纳的矩形状的开口37a的固定夹具37。以按压夹具35的正交的2边内接于开口37a的正交的2边,其他2边相互分离的方式配置固定夹具37。固定夹具37通过螺丝等临时固定于第1基底基板13即可。
焊料接合期望的是,在氮环境下以温度140℃至150℃、在10分钟以内进行。这是为了防止先接合的焊料33的再次熔解。或者,作为焊料34,期望的是,使用具有熔解温度比焊料33的熔解温度低的焊料。
在焊料接合后,将按压夹具35、重物36、固定夹具37取下。由此,可获得确保图1所示的绝缘性而具有足够的散热性的半导体元件模块10。
接下来,对于本实施方式的绝缘性片材的构造和热传导性,与比较例对比来进行说明。
图7是将绝缘片15与比较例的绝缘片对比来表示的剖面图,图7(a)是表示加热·加压前(初期状态)的绝缘片的剖面图,图7(b)是表示本实施方式的加热·加压后的绝缘片的剖面图,图7(c)是表示比较例的加热·加压后的绝缘片的剖面图。
这里,比较例的绝缘片指的是,未将第2部分(用于获取爬电距离L的部分)加压的绝缘片。在图7(a)至图7(c)中,黑色圆圈表示绝缘片所含的填料,白色圆圈表示残留于绝缘片的空隙。
如图7(a)所示,加热·加压前的绝缘片41在树脂内随机地分散有填料(●)以及空隙(○)。绝缘片41的厚度t0例如是280μm。填料由于提高绝缘片的热传导率,因此期望尽可能地密集。空隙由于会使绝缘片的热传导率恶化,因此期望尽可能消失。
如图7(b)所示,本实施方式的绝缘片15被第2基底基板14、和第1基底基板13以及虚拟基板31夹住,并被加热·加压。通过加热·加压,树脂软化而被压缩,第1部分15a成为比初期的厚度t0小的第1厚度t1,第2部分15b也成为比初期的厚度t0小的第2厚度t2。第1厚度t1和第2厚度t2相等。第1、第2厚度t1、t2例如是初期的厚度t0的1/2左右。
此时,填料密集,为一部分接触的程度。另一方面,空隙膨胀,被押出而有大量地向外部飞散。因此,能够使绝缘片15整体的热传导率提高。
绝缘片15的第1部分15a紧贴于第1基底基板13以及第2基底基板14,第2部分15b紧贴于第2基底基板14。因此,能够以绝缘片15整个面将热量向第2基底基板14传递。
另一方面,如图7(c)所示,比较例的绝缘片42仅被第2基底基板14和第1基底基板13夹住,并被加热·加压。
对于绝缘片42而言,仅仅是被第1基底基板13与第2基底基板14夹住的第1部分42a软化而被压缩,成为比初期的厚度t0小的第1厚度t1,第2部分42b虽然软化却未被压缩,因此大致保持了初期的厚度t0。
因此,第1部分42a的热传导率虽然提高,但第2部分42b的热传导率不提高。难以使绝缘片42整体的热传导率提高。
另外,也不能获得绝缘片42的第2部分42b与第2基底基板14的紧贴,因此难以以绝缘片42整个面将热量向第2基底基板14传递。
如以上说明那样,在本实施方式的半导体模块10中,绝缘片15被第2基底基板14、和第1基底基板13以及虚拟基板31夹住,被加热·加压,因此绝缘片15的第1部分15a的第1厚度t1与第2部分15b的第2厚度t2实质上相等,第1部分15a紧贴于第1基底基板13以及第2基底基板14,第2部分15b紧贴于第2基底基板14。
其结果,可获得也确保了缘面以及垂直方向的绝缘性且具有足够的散热性的半导体模块以及其制造方法。
这里虽然对半导体元件11经由焊料层16接合于第1基底基板13的情况进行了说明,但也能够以其他方法例如自传播放热反应膜来接合。
自传播放热反应膜是铝(Al)与镍(Ni)交替地层叠而成的多层膜,是若对一端赋予火花等的刺激则瞬间发热并朝向另一端传播Al与Ni进行合金化的反应的膜。根据自传播放热反应膜,能够以极短的时间仅将被限定的区域接合,因此是适合例如不耐热装置等的安装的方法。
图8是表示以自传播放热反应膜接合半导体元件11与第1基底基板13的工序的剖面图。
如图8(a)所示,在第1基底基板13上,例如通过溅射形成自传播放热反应膜50,在自传播放热反应膜50上载置半导体元件11。在大气中,使电极棒靠近自传播放热反应膜50的一端来施加电压例如DC9V,通过产生火花进行点火。由此,在约1秒的短时间内,完成半导体元件11与第1基底基板13的接合。
自传播放热反应膜50因合金化而体积减少,所以半导体元件11的位置可能会偏离。在该情况下,如图8(b)所示,与图6(c)相同,使用按压夹具35、重物36较好。更期望的是同时采用固定夹具37。
由此,能够短时间内进行半导体元件11与第1基底基板13的接合。抑制了经由焊料33的第2基底基板14与散热片12的接合部的温度上升。
虽然对半导体元件11是多个半导体发光芯片安装于基板而成的COB(Chip OnBoard)的情况进行了说明,但也能够同样应用于MOS晶体管、IGBT(Insulated GateBipolar Transistor)等功率半导体元件。
(实施方式2)
使用图9以及图10对本实施方式的半导体模块进行说明。图9是表示本实施方式的半导体模块的图,图9(a)是其俯视图,图9(b)是其剖面图。图10是表示半导体模块的制造工序的主要部分的图。另外,在图9(b)中,未显示散热片12。
省略本实施方式与实施方式1相同的部分的说明,对不同点进行说明。本实施方式与实施方式1的不同点在于,在第2基底基板的外周部设有凹凸。
即,如图9所示,在本实施方式的半导体模块60中,在第2基底基板61的外周部(绝缘片的第2部分所紧贴的区域)设有凹凸63a。凹凸63a是例如剖面为波状的条纹,沿第2基底基板61的外边缘延伸。
绝缘片62的第2部分62b具有效仿了第2基底基板61的凹凸63a的凹凸63b。绝缘片62的第1部分62a的第1厚度t1与第2部分62b的第2厚度t2实质上相等。
具有凹凸63b的第2部分62b紧贴于具有凹凸63a的第2基底基板61。第2部分62b的沿着凹凸63b的长度被设定为爬电距离L。
如图10所示,虚拟基板64具有设有效仿了凹凸63a的凹凸63c的虚拟块64a、64b、64c、64d。
在外周部具有凹凸63a的第2基底基板61上依次重叠绝缘片62以及第1基底基板13,并且以包围第1基底基板13的方式配置具有凹凸63c的虚拟基板64。
在用第2基底基板61、和第1基底基板13以及虚拟基板64夹住绝缘片62的状态下,进行加热·加压,从而在绝缘片62的第2部分62b形成凹凸63b。
绝缘片62的第2部分62b的水平方向的长度L1比图1所示的绝缘片15的第2部分15b的水平方向的长度L(=爬电距离L)短,因此第2基底基板61比图1所示的第2基底基板14小(L-L1)的量。与第2基底基板61相应地,能够使散热片12小型化。
如以上说明那样,本实施方式的半导体模块60在第2基底基板61的外周部设有凹凸63a。其结果,即使减小第2基底基板61也能够确保绝缘片62的爬电距离L。因此,能够使散热片小型化。
这里,虽然对凹凸63a的剖面为波状的情况进行了说明,但只要能够沿凹凸63a确保绝缘片62的爬电距离L,剖面形状就没有特别限定。凹凸63a的剖面形状例如可以是方形、三角形状,也可以是组合几个形状而成的形状。
以上,说明了本发明的若干实施方式,但这些实施方式是作为例子提示的,不意图限定发明的范围。这些新的实施方式能够以其他的各种形态实施,在不脱离发明的主旨的范围内,能够进行各种省略、替换、变更。这些实施方式和其变形包含在发明的范围和主旨中,并且包含在权利要求书所记载的发明和其等价的范围中。
Claims (8)
1.一种半导体模块,具备:
半导体元件;
第1基底基板,具有导电性,供上述半导体元件载置;
第2基底基板,具有导电性,面积比上述第1基底基板的面积大;
散热片,固定于上述第2基底基板;以及
绝缘片,面积比上述第1基底基板的面积大,配置于上述第1基底基板与上述第2基底基板之间,
上述绝缘片是含有热传导率高的填料的树脂,具有被上述第1基底基板与上述第2基底基板夹着的第1部分、和除上述第1部分之外的第2部分,上述第1部分的第1厚度与上述第2部分的第2厚度实质上相等,
上述绝缘片的上述第2部分具有效仿了上述第2基底基板的外周部的凹凸的凹凸。
2.如权利要求1所述的半导体模块,其中,
上述绝缘片比上述第1基底基板突出了爬电距离的大小以上,上述爬电距离用于确保上述第1基底基板与上述散热片之间的沿面耐压。
3.如权利要求1或2所述的半导体模块,其中,
上述绝缘片的上述第1部分紧贴于上述第1基底基板以及上述第2基底基板,上述第2部分紧贴于上述第2基底基板。
4.一种半导体模块的制造方法,包括如下工序:
准备具有导电性的第1基底基板、具有导电性且面积比上述第1基底基板的面积大且外周部具有凹凸的第2基底基板、面积比上述第1基底基板的面积大且含有热传导率高的填料的绝缘片、以及具有与上述第1基底基板相等的厚度且具有效仿了上述第2基底基板的外周部的凹凸的凹凸的虚拟基板;
在上述第2基底基板上依次重叠上述绝缘片以及上述第1基底基板,并且在上述绝缘片上以包围上述第1基底基板的方式配置上述虚拟基板;
在用上述第2基底基板、和上述第1基底基板以及上述虚拟基板夹着上述绝缘片的状态下,进行加热及加压,在上述绝缘片上形成平坦的第1部分及厚度与上述第1部分的实质上相等且具有凹凸的第2部分,将上述第1基底基板与上述第2基底基板接合,上述第2部分的凹凸效仿了上述第2基底基板的外周部的凹凸;
将上述虚拟基板除去;
在上述第2基底基板的与上述绝缘片侧相反的一侧的面上接合散热片;以及
在上述第1基底基板的与上述绝缘片侧相反的一侧的面上接合半导体元件。
5.如权利要求4所述的半导体模块的制造方法,其中,
上述绝缘片比上述第1基底基板突出了爬电距离的大小以上,上述爬电距离用于确保上述第1基底基板与上述散热片之间的沿面耐压。
6.如权利要求4或5所述的半导体模块的制造方法,其中,
在上述虚拟基板的与上述第2基底基板对置的面上形成有对上述绝缘片具有脱模作用的保护膜。
7.如权利要求4或5所述的半导体模块的制造方法,其中,
作为上述虚拟基板,配置沿上述第1基底基板的外周面抵接的多个虚拟块。
8.如权利要求6所述的半导体模块的制造方法,其中,
作为上述虚拟基板,配置沿上述第1基底基板的外周面抵接的多个虚拟块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017183922A JP2019062021A (ja) | 2017-09-25 | 2017-09-25 | 半導体モジュールおよびその製造方法 |
JP2017-183922 | 2017-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109560048A CN109560048A (zh) | 2019-04-02 |
CN109560048B true CN109560048B (zh) | 2023-08-22 |
Family
ID=65864425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810694907.0A Active CN109560048B (zh) | 2017-09-25 | 2018-06-29 | 半导体模块及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019062021A (zh) |
CN (1) | CN109560048B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289995A (ja) * | 2001-03-23 | 2002-10-04 | Fuji Electric Co Ltd | 金属基板およびその製造方法 |
CN104064559A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置 |
CN105914188A (zh) * | 2015-02-24 | 2016-08-31 | 丰田自动车株式会社 | 半导体模块 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60132397T2 (de) * | 2000-06-01 | 2009-01-22 | Matsushita Electric Industrial Co., Ltd., Kadoma-shi | Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte |
US8749978B2 (en) * | 2010-01-29 | 2014-06-10 | Nitto Denko Corporation | Power module |
CN104011853B (zh) * | 2011-12-26 | 2016-11-09 | 三菱电机株式会社 | 电力用半导体装置及其制造方法 |
-
2017
- 2017-09-25 JP JP2017183922A patent/JP2019062021A/ja active Pending
-
2018
- 2018-06-29 CN CN201810694907.0A patent/CN109560048B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289995A (ja) * | 2001-03-23 | 2002-10-04 | Fuji Electric Co Ltd | 金属基板およびその製造方法 |
CN104064559A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置 |
CN105914188A (zh) * | 2015-02-24 | 2016-08-31 | 丰田自动车株式会社 | 半导体模块 |
Also Published As
Publication number | Publication date |
---|---|
CN109560048A (zh) | 2019-04-02 |
JP2019062021A (ja) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617209B2 (ja) | 放熱装置 | |
JP6356550B2 (ja) | 半導体装置およびその製造方法 | |
EP2224481A1 (en) | Semiconductor device | |
JP5484429B2 (ja) | 電力変換装置 | |
EP2224484A1 (en) | Semiconductor module | |
WO2002013267A1 (fr) | Module de puissance pouvant comporter un dissipateur thermique | |
WO2018146933A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6849660B2 (ja) | 半導体装置 | |
CN107112300A (zh) | 冷却组件 | |
JP2013093631A (ja) | パワーモジュールの製造方法 | |
JPWO2018216646A1 (ja) | 半導体装置 | |
JPWO2019117107A1 (ja) | 半導体装置 | |
JP2016054249A (ja) | 半導体装置 | |
JP2003051573A5 (zh) | ||
US11637052B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2017217149A1 (ja) | 半導体装置 | |
CN109560048B (zh) | 半导体模块及其制造方法 | |
JP2012138475A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2009231685A (ja) | パワー半導体装置 | |
JP2007027261A (ja) | パワーモジュール | |
JP4459031B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5320354B2 (ja) | 放熱装置 | |
JP2021061341A (ja) | 半導体冷却装置 | |
KR102276647B1 (ko) | 발광소자 패키지용 회로기판 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |