CN109558684B - 一种删除Net金属连线的DRC处理方法 - Google Patents
一种删除Net金属连线的DRC处理方法 Download PDFInfo
- Publication number
- CN109558684B CN109558684B CN201811473132.0A CN201811473132A CN109558684B CN 109558684 B CN109558684 B CN 109558684B CN 201811473132 A CN201811473132 A CN 201811473132A CN 109558684 B CN109558684 B CN 109558684B
- Authority
- CN
- China
- Prior art keywords
- drc
- net
- deleting
- entering
- circuit node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出一种删除Net金属连线的DRC处理方法，包括：步骤1、基于DRC得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；步骤4、重新执行自动布线，然后进入步骤5；步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束。整个流程由工具自动完成全部操作，解放设计人员的双手。
Description
技术领域
本发明涉及集成电路版图自动化设计领域，具体涉及一种删除Net金属连线的DRC处理方法。
背景技术
在使用EDA工具完成数字芯片后端版图设计流程中，其中有一条重要的影响因素是芯片的布通率，它直接影响一个芯片的成败。而芯片的布通率的直接表现为短路和相邻的连线之间的距离要求等DRC问题。因此当设计存在DRC问题时，需要着重去解决这个问题。目前，解决这个问题的做法如下：
通过EDA工具获取出现DRC的位置信息，设计人员往往通过手动删除出现DRC错误的位置附近的连线，然后让EDA工具重新执行布线操作。而手工的方式存在诸多的不好地方。一、手工操作需要耗费大量的时间才能完成，降低布线效率；二、存在大量的反复的操作, 尤其在版图数据量很大时，整个过程耗时太长，容易产生失误操作；三、设计人员还时刻关注这个操作并且不能离开；四、如果手动删除的连线中包含时钟的连线，很有可能会降低芯片的性能，更严重有可能影响到芯片的功能，导致这个芯片的失败。
整个操作过程耗时耗力，还有可能会因为人为误删而导致DRC (Design RuleCheck，设计规则检查)或LVS(Layout Versus Schematics，版图和原理图的 一致性检查)验证出错；还存在影响芯片性能与功能的因素，极大的限制的芯片设计的效率，从而导致芯片的推迟流片，推迟上市的时间，降低芯片的竞争力。
发明内容
本发明针对现有技术的状况，提出如下的技术方案：
一种删除Net金属连线的DRC处理方法，包括：步骤1、基于DRC检查得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；；步骤4、重新执行自动布线，然后进入步骤5；步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束。
进一步地，所述步骤1之前，还包括执行自动布线，并进行DRC检查。
进一步地，所述Net的定义是电路节点，相当于同层或不同层的金属层之间的通孔层。
本发明实施例根据DRC位置信息上提取对应的电路节点Net的金属线类型，基于DRC及LVS准确的前提，删除DRC位置处任意的金属连线。本发明借助自动化脚本运行删除操作，不需要人为查看和操作，可以区分不同属性的连线，能够快速准确地删除DRC位置处的Net上的金属线。
附图说明
图1为本发明实施例的一种删除Net金属连线的DRC处理方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
为解决现有技术操作的不合理，本发明的目的是提供一种删除Net金属连线的DRC处理方法，主要是针对数字芯片版图中出现的物理DRC问题，本发明技术方案利用不同金属层连线之间的差异化，再根据DRC提供相关的错误位置信息，将不需要的金属层布线（如时钟与电源的连线等）剔除出去，然后基于DRC准确的前提下反复删除连线和布线，直到满足布线设计规则检查所允许的结果。
需要说明的是，Net的定义是电路节点，在本发明实施例下相当于同层或不同层的金属层之间的通孔层。
如图1所示，本发明提供一种删除Net金属连线的DRC处理方法，在所述DRC处理方法的详细步骤如下：
步骤S1、执行自动布线，在布线结束后进行DRC检查，并输出DRC检查结果，然后进入步骤S2。
步骤S2、基于所述输出DRC检查结果，获取存在DRC错误的Net所属的电路节点类型，作为后续处理物理DRC的依据，然后进入步骤S3。所述电路节点类型是Net其中一种属性信息。
步骤S3、针对存在DRC错误Net，将电路节点类型为信号的Net提取出来，这是经过区分Net的属性信息的结果。然后进入步骤S4。
步骤S4、将步骤S3中提取出的任意Net的金属连线删除，然后进入步骤S5。其中，删除任意Net的金属连线的方法有两种：一种是在每个Net原有的金属层上直接删除多余金属；另一种是在需要删除的多余金属处覆盖修饰层，表明覆盖了修饰层的金属已被删除。
步骤S5、重新执行自动布线，即通过调用EDA工具的route命令进行自动布线操作，然后进入步骤S6。
步骤S6、判断是否存在DRC错误，是则返回步骤S2，否则结束。针对于某个已删除金属层连线的Net而言，如果自动布线后，该Net上新覆盖的金属层连线不满足DRC设计规则的相关间距、面积属性规则，则返回步骤S2，通过删除新覆盖的金属层连线来处理该Net节点的DRC问题，如此反复在相应的Net上删除和覆盖金属层连线，不断减小DRC发生的概率，进而减少出现DRC错误的Net位置的数目，从而在基于DRC准确的前提下由步骤S6进入脚本结束运行的状态。
本发明实施例针对具体的出现DRC的位置进行处理，处理效率高，节省时间。还可以通过提取Net所属的电路节点类型来区分不同属性的金属连线，并能够任意选择连线删除，使得整个流程由工具自动完成全部操作，解放设计人员的双手。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (1)
1.一种删除Net金属连线的DRC处理方法，其特征在于，包括：
步骤1、基于DRC检查得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；
步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；
步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；
步骤4、重新执行自动布线，然后进入步骤5；
步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束；
所述步骤1之前，还包括执行自动布线，并进行DRC检查；
所述Net的定义是电路节点，相当于同层或不同层的金属层之间的通孔层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811473132.0A CN109558684B (zh) | 2018-12-04 | 2018-12-04 | 一种删除Net金属连线的DRC处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811473132.0A CN109558684B (zh) | 2018-12-04 | 2018-12-04 | 一种删除Net金属连线的DRC处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109558684A CN109558684A (zh) | 2019-04-02 |
| CN109558684B true CN109558684B (zh) | 2023-05-09 |
Family
ID=65868801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811473132.0A Active CN109558684B (zh) | 2018-12-04 | 2018-12-04 | 一种删除Net金属连线的DRC处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109558684B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456307C (zh) * | 2005-11-30 | 2009-01-28 | 英业达股份有限公司 | 设计错误的检查系统及方法 |
| CN107967371B (zh) * | 2016-10-18 | 2021-02-23 | 展讯通信（上海）有限公司 | 删除Net上多余金属线的方法及装置 |
| CN106815433A (zh) * | 2017-01-16 | 2017-06-09 | 盛科网络（苏州）有限公司 | 根据规则设置自动替换过孔的方法 |
-
2018
- 2018-12-04 CN CN201811473132.0A patent/CN109558684B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109558684A (zh) | 2019-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109783984B (zh) | 一种适用于cpu核频率提升的布局布线方法 | |
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| JP5609364B2 (ja) | 集積回路設計装置、集積回路設計方法、及び集積回路設計プログラム | |
| CN109558667B (zh) | 一种基于布线阻塞的优化方法 | |
| CN107784179B (zh) | 集成电路半定制后端设计布线和优化方法 | |
| US20080127020A1 (en) | System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness | |
| CN112214960B (zh) | 一种兼顾集成电路时序的冗余金属填充方法及系统 | |
| US7149989B2 (en) | Method of early physical design validation and identification of texted metal short circuits in an integrated circuit design | |
| US20090217230A1 (en) | Automatic bus routing | |
| CN115713060A (zh) | 时序违例修复方法、装置、服务器及可读存储介质 | |
| US6442740B1 (en) | Clock signal analysis device and clock signal analysis method | |
| CN112800716B (zh) | 一种集成电路版图布线中线网开路检测方法 | |
| CN109558684B (zh) | 一种删除Net金属连线的DRC处理方法 | |
| JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
| JP2006155120A (ja) | 配線方法、プログラム及び装置 | |
| US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
| US7379855B1 (en) | Method and apparatus for timing modeling | |
| JP5011200B2 (ja) | 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置 | |
| CN116738925A (zh) | 一种fpga详细布局方法及系统 | |
| US20060277517A1 (en) | Wire spreading through geotopological layout | |
| CN107967371B (zh) | 删除Net上多余金属线的方法及装置 | |
| CN112100975A (zh) | 一种版图设计的金属层自动连接方法 | |
| JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
| CN110781641A (zh) | 一种快速识别纠正版图中敏感图形的方法 | |
| JP3130810B2 (ja) | 自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: 519000 room 105-514, No. 6, Baohua Road, Hengqin new area, Zhuhai, Guangdong Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |