CN109524369A - 一种基于抗辐照加固的芯片封装体 - Google Patents

一种基于抗辐照加固的芯片封装体 Download PDF

Info

Publication number
CN109524369A
CN109524369A CN201811202438.2A CN201811202438A CN109524369A CN 109524369 A CN109524369 A CN 109524369A CN 201811202438 A CN201811202438 A CN 201811202438A CN 109524369 A CN109524369 A CN 109524369A
Authority
CN
China
Prior art keywords
ceramics
chip
chip packing
protection shell
radiation hardened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811202438.2A
Other languages
English (en)
Inventor
朱勤辉
张�林
赵星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU WEBEST MICRO-ELECTRONICS Ltd
Original Assignee
JIANGSU WEBEST MICRO-ELECTRONICS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU WEBEST MICRO-ELECTRONICS Ltd filed Critical JIANGSU WEBEST MICRO-ELECTRONICS Ltd
Priority to CN201811202438.2A priority Critical patent/CN109524369A/zh
Publication of CN109524369A publication Critical patent/CN109524369A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Gasket Seals (AREA)

Abstract

本发明公开了一种基于抗辐照加固的芯片封装体，包括陶瓷保护壳体，所述陶瓷保护壳体的内腔底部设置有芯片，所述芯片的左右两侧对称设置有键合线，所述陶瓷保护壳体的底部左右两侧对称设置有封装引脚，所述陶瓷保护壳体的环形侧壁顶部开设有密封槽，所述陶瓷保护壳体的顶部设置有封装盖，所述封装盖的底部设置有与密封槽相配合的密封环，所述封装盖的顶部、陶瓷保护壳体的底部和圆周外壁均设置有加固件，本发明结构设计合理，通过密封环与密封槽的配合使用，可以提高密封盖与陶瓷保护壳体连接时的密封性，且密封环由聚氨酯橡胶和氧化铅粉末聚合而成，这样使得密封环不易受辐照影响，提高装置的使用寿命。

Description

一种基于抗辐照加固的芯片封装体
技术领域
本发明涉及芯片封装体技术领域，尤其涉及一种基于抗辐照加固的芯片封装体。
背景技术
芯片封装体指的是安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。社会科技的飞速发展，卫星、飞船、空间站成为现在每个国家重要的战略资源，而卫星、飞船、空间站的运作少不了各类芯片。
由于卫星、飞船，空间站等航天器在空间运行时，脱离了大气层的保护，直接暴露在空间环境下，电子设备会受到来自外太空的辐射和高能粒子的冲击而发生各种辐射效应，造成工作的异常，从国内外对航天事故的统计数据发现，大约40％的故障源于空间辐射。因此，在使用航天器件时必须对其进行专门的抗辐照处理，以确保其工作的可靠性，为此，我们提出了一种基于抗辐照加固的芯片封装体。
发明内容
本发明提供了一种基于抗辐照加固的芯片封装体，目的在于提高芯片封装体的密封性，且提高芯片封装体的抗辐照性能。
为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现：
一种基于抗辐照加固的芯片封装体，包括陶瓷保护壳体，所述陶瓷保护壳体的内腔底部设置有芯片，所述芯片的左右两侧对称设置有键合线，所述陶瓷保护壳体的底部左右两侧对称设置有封装引脚，所述陶瓷保护壳体的环形侧壁顶部开设有密封槽，所述陶瓷保护壳体的顶部设置有封装盖，所述封装盖的底部设置有与密封槽相配合的密封环，所述封装盖的顶部、陶瓷保护壳体的底部和圆周外壁均设置有加固件。
优选地，上述基于抗辐照加固的芯片封装体中，所述密封环包括卡接环和限位环，且限位环位于卡接环的底部。
基于上述技术特征，通过卡接环可以起到卡接作用，而限位环可以提高密封环与密封槽之间的连接稳定性。
优选地，上述基于抗辐照加固的芯片封装体中，所述卡接环和限位环均由聚氨酯橡胶和氧化铅粉末聚合而成。
基于上述技术特征，通过聚氨酯橡胶具有良好的抗辐照性能，而氧化铅粉末可以提高聚氨酯橡胶抗辐照性能。
优选地，上述基于抗辐照加固的芯片封装体中，所述限位环的截面呈倒三角形，且限位环的最大宽度大于卡接环的宽度，所述卡接环和限位环之间连接处通过圆弧过度。
基于上述技术特征，由于聚氨酯橡胶在受到挤压时容易发生变形，这样在限位环伸入到密封槽内腔底部时可以起到很好的卡接限位作用。
优选地，上述基于抗辐照加固的芯片封装体中，所述加固件包括铅板，所述铅板的顶部设置有氧化铅层，所述氧化铅层的顶部设置有防辐照膜。
基于上述技术特征，通过防辐照膜、氧化铅层和铅板逐级对辐照进行减缓作用，使得芯片封装体抗辐照性能更强。
优选地，上述基于抗辐照加固的芯片封装体中，所述防辐照膜包括二氧化硅氧化层，所述二氧化硅氧化层的顶部设置有金属钨纳米薄膜，所述金属钨纳米薄膜的顶部设置有单层石墨烯层。
基于上述技术特征，通过单层石墨烯层可以对金属钨纳米薄膜进行保护作用，通过金属钨纳米薄膜对辐照进行减缓阻隔作用，通过二氧化硅氧化层进一步对辐照进行减缓阻隔。
优选地，上述基于抗辐照加固的芯片封装体中，所述金属钨纳米薄膜通过磁控溅射方法沉淀在二氧化硅氧化层表面。
基于上述技术特征，通过磁控溅射方法沉淀使得金属钨纳米颗粒可以更加均匀的分布到二氧化硅氧化层表面。
优选地，上述基于抗辐照加固的芯片封装体中，所述陶瓷保护壳体的内腔侧壁和封装盖的内腔均设置有金属纤维防辐射材料层，且金属纤维防辐射材料层由不锈钢金属纤维和涤纶混纺而成。
基于上述技术特征，金属纤维防辐射材料层可以进一步对传射到陶瓷保护壳体内腔中的辐照进行阻隔作用，且提高装置的抗氧化能力。
本发明的有益效果是：
本发明结构设计合理，第一：通过密封环与密封槽的配合使用，可以提高密封盖与陶瓷保护壳体连接时的密封性，且密封环由聚氨酯橡胶和氧化铅粉末聚合而成，这样使得密封环不易受辐照影响，提高装置的使用寿命；
第二：通过加固件的抗辐照性能，可以提高芯片封装体抗辐照性能，通过防辐照膜、氧化铅层和铅板逐级对辐照进行减缓作用，使得芯片封装体抗辐照性能更强。
当然，实施本发明的任一产品并不一定需要同时达到以上的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的结构示意图一；
图2为本发明的结构示意图二；
图3为本发明的密封环结构示意图；
图4为本发明的加固件结构示意图；
图5为本发明的防辐照膜结构示意图；
附图中，各标号所代表的部件列表如下：
1-陶瓷保护壳体、2-芯片、3-键合线、4-封装引脚、5-密封槽、6-封装盖、7-密封环、701-卡接环、702-限位环、8-加固件、81-铅板、82-氧化铅层、83-防辐照膜、831-二氧化硅氧化层、832-金属钨纳米薄膜、833-单层石墨烯层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-5所示，本实施例为一种基于抗辐照加固的芯片封装体，包括陶瓷保护壳体1，陶瓷保护壳体1的内腔底部设置有芯片2，芯片2的左右两侧对称设置有键合线3，陶瓷保护壳体1的底部左右两侧对称设置有封装引脚4，陶瓷保护壳体1的环形侧壁顶部开设有密封槽5，陶瓷保护壳体1的顶部设置有封装盖6，封装盖6的底部设置有与密封槽5相配合的密封环7，密封环包括卡接环701和限位环702，且限位环702位于卡接环701的底部，卡接环701和限位环702均由聚氨酯橡胶和氧化铅粉末聚合而成，限位环702的截面呈倒三角形，且限位环702的最大宽度大于卡接环701的宽度，卡接环701和限位环702之间连接处通过圆弧过度，封装盖6的顶部、陶瓷保护壳体1的底部和圆周外壁均设置有加固件8，加固件8包括铅板81，铅板81的顶部设置有氧化铅层82，氧化铅层82的顶部设置有防辐照膜83，防辐照膜83包括二氧化硅氧化层831，二氧化硅氧化层831的顶部设置有金属钨纳米薄膜832，金属钨纳米薄膜832的顶部设置有单层石墨烯层833，金属钨纳米薄膜832通过磁控溅射方法沉淀在二氧化硅氧化层831表面，陶瓷保护壳体1的内腔侧壁和封装盖6的内腔均设置有金属纤维防辐射材料层，且金属纤维防辐射材料层由不锈钢金属纤维和涤纶混纺而成。
本发明在使用时，芯片2固定安装在陶瓷保护壳体1的内腔底部，通过键合线3和封装引脚4与外部电器元件相连接，密封盖7卡合在陶瓷保护壳体1的顶部，而密封环7伸入密封槽5的内腔，通过密封环7与密封槽5的配合使用，可以提高密封盖6与陶瓷保护壳体1连接时的密封性，且密封环7由聚氨酯橡胶和氧化铅粉末聚合而成，这样使得密封环7不易受辐照影响，提高装置的使用寿命，通过加固件8的抗辐照性能，可以提高芯片封装体抗辐照性能，通过防辐照膜83、氧化铅层82和铅板81逐级对辐照进行减缓作用，使得芯片封装体抗辐照性能更强，通过单层石墨烯层833可以对金属钨纳米薄膜832进行保护作用，通过金属钨纳米薄膜832对辐照进行减缓阻隔作用，通过二氧化硅氧化层831进一步对辐照进行减缓阻隔，进而使得本装置的具有良好的抗辐照性能。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种基于抗辐照加固的芯片封装体，其特征在于：包括陶瓷保护壳体，所述陶瓷保护壳体的内腔底部设置有芯片，所述芯片的左右两侧对称设置有键合线，所述陶瓷保护壳体的底部左右两侧对称设置有封装引脚，所述陶瓷保护壳体的环形侧壁顶部开设有密封槽，所述陶瓷保护壳体的顶部设置有封装盖，所述封装盖的底部设置有与密封槽相配合的密封环，所述封装盖的顶部、陶瓷保护壳体的底部和圆周外壁均设置有加固件。
2.根据权利要求1所述的基于抗辐照加固的芯片封装体，其特征在于：所述密封环包括卡接环和限位环，且限位环位于卡接环的底部。
3.根据权利要求2所述的基于抗辐照加固的芯片封装体，其特征在于：所述卡接环和限位环均由聚氨酯橡胶和氧化铅粉末聚合而成。
4.根据权利要求2所述的基于抗辐照加固的芯片封装体，其特征在于：所述限位环的截面呈倒三角形，且限位环的最大宽度大于卡接环的宽度，所述卡接环和限位环之间连接处通过圆弧过度。
5.根据权利要求1所述的基于抗辐照加固的芯片封装体，其特征在于：所述加固件包括铅板，所述铅板的顶部设置有氧化铅层，所述氧化铅层的顶部设置有防辐照膜。
6.根据权利要求1所述的基于抗辐照加固的芯片封装体，其特征在于：所述防辐照膜包括二氧化硅氧化层，所述二氧化硅氧化层的顶部设置有金属钨纳米薄膜，所述金属钨纳米薄膜的顶部设置有单层石墨烯层。
7.根据权利要求1所述的基于抗辐照加固的芯片封装体，其特征在于：所述金属钨纳米薄膜通过磁控溅射方法沉淀在二氧化硅氧化层表面。
8.根据权利要求1所述的基于抗辐照加固的芯片封装体，其特征在于：所述陶瓷保护壳体的内腔侧壁和封装盖的内腔均设置有金属纤维防辐射材料层，且金属纤维防辐射材料层由不锈钢金属纤维和涤纶混纺而成。
CN201811202438.2A 2018-10-16 2018-10-16 一种基于抗辐照加固的芯片封装体 Pending CN109524369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811202438.2A CN109524369A (zh) 2018-10-16 2018-10-16 一种基于抗辐照加固的芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811202438.2A CN109524369A (zh) 2018-10-16 2018-10-16 一种基于抗辐照加固的芯片封装体

Publications (1)

Publication Number Publication Date
CN109524369A true CN109524369A (zh) 2019-03-26

Family

ID=65770869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811202438.2A Pending CN109524369A (zh) 2018-10-16 2018-10-16 一种基于抗辐照加固的芯片封装体

Country Status (1)

Country Link
CN (1) CN109524369A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696926A (zh) * 2020-05-18 2020-09-22 马鞍山芯海科技有限公司 一种芯片封装结构的制造方法及芯片封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350713A (en) * 1990-12-19 1994-09-27 Vlsi Technology, Inc. Design and sealing method for semiconductor packages
CN102059835A (zh) * 2010-10-12 2011-05-18 吴江通隆纺织有限公司 防辐射面料
US20130119492A1 (en) * 2010-01-29 2013-05-16 Epcos Ag Miniaturized Electrical Component Comprising an MEMS and an ASIC and Production Method
CN205104494U (zh) * 2015-11-16 2016-03-23 中国电子科技集团公司第四十四研究所 微型陶瓷贴片式气密性光窗型探测器
CN106350771A (zh) * 2016-10-18 2017-01-25 武汉大学 一种低热阻、抗辐照的纳米多层薄膜材料及其制备方法
CN206558498U (zh) * 2017-02-27 2017-10-13 奥肯思（北京）科技有限公司 一种抗辐照加固的芯片封装体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350713A (en) * 1990-12-19 1994-09-27 Vlsi Technology, Inc. Design and sealing method for semiconductor packages
US20130119492A1 (en) * 2010-01-29 2013-05-16 Epcos Ag Miniaturized Electrical Component Comprising an MEMS and an ASIC and Production Method
CN102059835A (zh) * 2010-10-12 2011-05-18 吴江通隆纺织有限公司 防辐射面料
CN205104494U (zh) * 2015-11-16 2016-03-23 中国电子科技集团公司第四十四研究所 微型陶瓷贴片式气密性光窗型探测器
CN106350771A (zh) * 2016-10-18 2017-01-25 武汉大学 一种低热阻、抗辐照的纳米多层薄膜材料及其制备方法
CN206558498U (zh) * 2017-02-27 2017-10-13 奥肯思（北京）科技有限公司 一种抗辐照加固的芯片封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696926A (zh) * 2020-05-18 2020-09-22 马鞍山芯海科技有限公司 一种芯片封装结构的制造方法及芯片封装结构

Similar Documents

Publication Publication Date Title
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
US20050029666A1 (en) Semiconductor device structural body and electronic device
KR20180060891A (ko) 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
GB2072424A (en) Tape operated semiconductor device packaging
JP6464122B2 (ja) 薄膜電池パッケージ
JP2007287937A (ja) 樹脂封止型半導体装置及びその製造方法
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
WO2015098829A1 (ja) 半導体パッケージの製造方法
CN109524369A (zh) 一种基于抗辐照加固的芯片封装体
CN104465455A (zh) 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性
JP2001230341A (ja) 半導体装置
US20030111174A1 (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP2018032852A (ja) 半導体装置、半導体装置の実装構造
KR102240759B1 (ko) 전자 장치 및 그 제조 방법
CN106856193A (zh) 半导体器件及其制造方法
JPH1050198A (ja) チップヒューズ素子
CN105552044A (zh) 表面安装型电阻桥的封装结构和封装工艺
WO2021013988A1 (en) Power semiconductor module
CN104425421A (zh) 芯片封装及其形成方法
KR0124494B1 (ko) 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치
JPH11163203A (ja) 半導体装置とその製法および配線テープ
JPH0237761A (ja) 混成集積回路装置
CN218447871U (zh) 一种量子芯片封装电路板及封装盒
CN218123385U (zh) 封装产品及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190326

WD01 Invention patent application deemed withdrawn after publication