CN109524055A - 基于soc ate定位存储器失效位的方法及测试系统 - Google Patents
基于soc ate定位存储器失效位的方法及测试系统 Download PDFInfo
- Publication number
- CN109524055A CN109524055A CN201811581016.0A CN201811581016A CN109524055A CN 109524055 A CN109524055 A CN 109524055A CN 201811581016 A CN201811581016 A CN 201811581016A CN 109524055 A CN109524055 A CN 109524055A
- Authority
- CN
- China
- Prior art keywords
- data
- character
- pin state
- fail bit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于SOC ATE定位存储器失效位的方法及测试系统，包括：生成测试向量；将测试向量转化成物理波形信号；将物理波形信号输入至待测芯片中进行测试；将测试得到的结果(引脚pass‑fail信息)以字符形式按行存储至RAM中；ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系；将各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式输出。本发明在不增加硬件资源的基础上将基于SOC ATE的向量模式测试得到的字符数据快速转换为数值数据，方便地对存储器进行失效定位和失效分析，提高利用SOC ATE开发存储器测试程序的效率。
Description
技术领域
本发明涉及微电子及半导体集成电路制造领域，具体涉及存储器测试技术，特别属于一种基于SOC ATE定位存储器失效位的方法及测试系统。
背景技术
存储器(Memory)结构简单对称，用来存放或者暂时存放参与运算的数据和运算结果，在电子通讯产品中获得了广泛的应用。随着集成电路设计技术的发展，已有越来越多的存储器内嵌或外挂到ASIC芯片、FPGA芯片中使用。
但是，存储器经常出现一些故障，例如存储器读写功能不正确或者一个存储器的数据受到其它存储器的数据或读写操作的影响而发生变化，因此在大规模生产之前和新存储器的开发过程中对存储器进行项目测试是非常重要的。而在存储器的测试过程中，如何对存储器的失效位(fail bits)进行准确定位对于测试程序调试以及对存储器进行失效分析都有至关重要的作用。
对存储器进行测试的一种方法是采用通用存储器ATE(Automatic TestEquipment，即自动测试设备)通过ALPG(algorithmic pattern generator，即算法模式发生器)模式，原理如图1所示，首先由发生器产生存储器地址(Memory address)和存储器数据(Memory data)，然后按照一定的ALPG算法进行计算，接着将ALPG算法得到的存储器地址和存储器数据的预期结果按照一定的对应关系转化成存储器的地址引脚(address pin)和数据引脚(data pin)的状态，再然后ATE将存储器的地址引脚状态和数据引脚状态给到待测芯片DUT(所述待测芯片中包含待测的存储器)中进行测试，最后将待测芯片输出管脚的状态存储在与存储器地址相同的RAM区域当中，并将输出的引脚状态与ALPG算法预期得到的引脚状态相比较，找出存储器的失效位。
由于ALPG模式中失效位的存储地址与RAM的失效地址fail address相同，因此就能从存储区域RAM中方便地读取存储器的失效地址(fail address)和失效数据(faildata)。
利用通用存储器ATE定位失效位的流程，如图2所示，包括如下步骤：
步骤S1，生成存储器地址和存储器数据；
步骤S2，利用ALPG算法对存储器地址和存储器数据进行计算；
步骤S3，按照对应关系将ALPG算法得到的存储器地址和存储器数据转换为地址引脚状态和数据引脚状态；
步骤S4，ATE将地址引脚状态和数据引脚状态对应输入至待测芯片中进行测试；
步骤S5，ATE将测试得到的数据结果分别按照其所在存储器地址存储至RAM的相同地址中；
步骤S6，ATE将RAM中的存储器数据与ALPG算法得到的存储器预期数据进行比较，读取失效地址和失效数据(如图1所示的斜体数据部分)，同时将ALPG算法得到的存储器数据作为预期值输出。
上述采用存储器ATE通过ALPG模式定位存储器失效位的方法虽然可以准确定位失效位，但是测试过程需要进行算法编程，导致测试效率较低。
对存储器进行测试的另一种方法是采用通用SOC(System On Chip，即片上系统)ATE(Automatic Test Equipment，即自动测试设备)通过向量模式(vector pattern)，原理如图3所示。向量模式是按行存储的引脚状态向量，该引脚状态以字符状态存储，自动测试设备根据波形表Wavetable(Wavetable是字符型引脚状态和物理波形之间的对应关系)将字符型的引脚状态向量转换成输入到芯片的物理波形，由自动测试设备将物理波形信号施加到待测芯片进行测试，并将测试得到的结果(即引脚pass-fail信息，其中字符‘0’表示引脚pass，字符‘1’表示引脚fail)按行存储在RAM区域，如图3所示。
使用基于SOC ATE的向量模式对存储器进行测试时，与ALPG模式方法相比，优点是不需要进行算法编程，测试时间短，效率高，缺点是测试结果按行存储在RAM中而且没有硬件资源可以将字符型引脚状态转化成数值型，因此不方便读取存储器的失效地址failaddress以及失效数据fail data。
发明内容
本发明要解决的技术问题是提供一种基于SOC ATE定位存储器失效位的方法及测试系统，可以解决现有采用SOC ATE的向量模式进行存储器测试时无法方便读取存储器失效位信息的问题。
为解决上述技术问题，本发明提供的基于SOC ATE定位存储器失效位的方法，包括如下步骤：
步骤S1，生成至少一个测试向量；
步骤S2，将测试向量按照波形表转化成物理波形信号；
步骤S3，ATE将物理波形信号输入至待测芯片中进行测试；
步骤S4，ATE将测试得到的结果(即引脚pass-fail信息)以字符形式按行存储至RAM中；
步骤S5，ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
步骤S6，构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系；
步骤S7，将各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式输出。
其中在步骤S6中，针对地址引脚和数据引脚分别构造字符形式数据与数值形式数据之间的对应关系。
在上述方法中，所述数值形式数据采用二进制数据。
其中，以字符形式表示地址引脚状态和数据引脚状态的数据所包含的字符数与以二进制数据表示地址引脚状态和数据引脚状态的位数相同。
进一步的，在步骤S4中，表示地址引脚状态和数据引脚状态的字符数据包含至少一个字符。
较佳的，表示地址引脚状态的字符包括‘0’和‘1’，与字符‘0’相对应的二进制数据为0，与字符‘1’相对应的二进制数据为1；表示数据引脚状态的字符包括‘H’和‘L’，与字符‘H’相对应的二进制数据为1，与字符‘L’相对应的二进制数据为0。
优选的，在步骤S7中，将各失效位的所有地址引脚以及所有数据引脚的二进制数据以十六进制输出。
本发明还提供基于SOC ATE定位存储器失效位的测试系统，包括：
测试向量产生模块，用于生成测试向量；
波形转换模块，用于将测试向量产生模块输出的测试向量转换为物理波形信号；
驱动模块，用于将物理波形信号作为激励施加在待测芯片上并将采集到的测试结果以字符形式按行存储至RAM中，同时从RAM中输出失效位的数据引脚状态和相对应的地址引脚状态；
数据结构构造模块，用于针对引脚类型分别构造字符形式数据与数值形式数据之间的对应关系；
数据转换模块，用于将比较模块输出的各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式；
输出模块，用于输出失效位的地址信息和数据信息。
其中，所述数值形式数据采用二进制数据。
较佳的，以字符形式表示地址引脚状态和数据引脚状态的数据所包含的字符数与以二进制数据表示地址引脚状态和数据引脚状态的位数相同。
优选的，表示地址引脚状态和数据引脚状态的字符数据包含至少一个字符。
优选的，表示地址引脚状态的字符包括‘0’和‘1’，与字符‘0’相对应的二进制数据为0，与字符‘1’相对应的二进制数据为1；表示数据引脚状态的字符包括‘H’和‘L’，与字符‘H’相对应的二进制数据为1，与字符‘L’相对应的二进制数据为0。
较佳的，所述输出模块输出的失效位的地址信息和数据信息为十六进制数据。
与现有技术相比，本发明的有益之处在于：
1)本发明在不增加硬件资源的基础上，将基于SOC ATE的向量模式测试过程中得到的字符数据快速转换为数值数据，从而可以方便有效地获得存储器的失效地址和失效数据；
2)本发明对现有基于SOC ATE对存储器进行测试的过程进行改进，可以方便地在SOC ATE中对存储器进行失效定位和失效分析，提高利用SOC ATE开发存储器测试程序的效率；
3)本发明的测试方法无需进行算法编程，缩短了存储器的测试时间，提高了测试效率。
附图说明
图1为通用的存储器ATE使用ALPG模式对存储器进行测试的原理示意图；
图2为通用的存储器ATE定位存储器失效位的流程图；
图3为通用的SOC ATE使用向量模式对存储器进行测试的原理示意图；
图4为本发明的基于SOC ATE定位存储器失效位的流程图；
图5为采用SOC ATE的向量模式对存储器进行测试后地址引脚和数据引脚的预期结果示意图，其中黑色区域的数据引脚实际输出的结果发生变化；
图6为采用本发明的方法定位存储器失效位后输出的失效信息。
具体实施方式
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰语变更。
第一实施例
本发明的基于SOC ATE定位存储器失效位的测试系统，包括：
测试向量产生模块，用于生成测试向量；
波形转换模块，用于将测试向量产生模块输出的测试向量转换为物理波形信号；
驱动模块，用于将物理波形信号作为激励施加在待测芯片上并将采集到的测试结果(即引脚pass-fail信息)以字符形式按行存储至RAM中，同时从RAM中输出各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
数据结构构造模块，用于针对引脚类型(即地址引脚和数据引脚)分别构造字符形式数据与数值形式数据之间的对应关系；
数据转换模块，用于将比较模块输出的各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式；
输出模块，用于输出失效位的地址信息和数据信息。
利用上述测试系统定位存储器失效位的方法，包括如下步骤：
步骤S1，生成至少一个测试向量；
步骤S2，将测试向量按照波形表转化成物理波形信号；
步骤S3，ATE将物理波形信号输入至待测芯片中进行测试；
步骤S4，ATE将测试得到的结果(即引脚pass-fail信息)以字符形式按行存储至RAM中；
步骤S5，ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
步骤S6，针对地址引脚和数据引脚分别构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系；
步骤S7，将各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式输出。
第二实施例
在本实施例中，基于SOC ATE定位存储器失效位的测试系统，包括：
测试向量产生模块，用于生成测试向量；
波形转换模块，用于将测试向量产生模块输出的测试向量转换为物理波形信号；
驱动模块，用于将物理波形信号作为激励施加在待测芯片上并将采集到的测试结果(即引脚pass-fail信息)以字符形式按行存储至RAM中，同时从RAM中输出各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
数据结构构造模块，用于针对引脚类型分别构造字符形式数据与数值形式数据的对应关系，其中数值型数据采用二进制数据；
数据转换模块，用于将比较模块输出的各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式；
输出模块，用于输出失效位的地址信息和数据信息。
利用上述测试系统定位存储器失效位的方法，如图4所示，包括如下步骤：
步骤S1，生成至少一个测试向量；
步骤S2，将测试向量按照波形表转化成物理波形信号；
步骤S3，ATE将物理波形信号输入至待测芯片中进行测试；
步骤S4，ATE将测试得到的结果(即引脚pass-fail信息)以字符形式按行存储至RAM中；
步骤S5，ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
步骤S6，针对地址引脚和数据引脚分别构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系，其中优选的采用二进制数据表示引脚状态；
步骤S7，将各失效位的地址引脚状态和数据引脚状态由字符形式转换为二进制数值形式；
步骤S8，将失效位的地址引脚状态和数据引脚状态采用十六进制数据形式输出，这样可以使输出结果更加简化直观。
其中，以字符形式表示地址引脚状态和数据引脚状态的数据所包含的字符数与以二进制数据表示地址引脚状态和数据引脚状态的位数相同。
第三实施例
在本实施例中，基于SOC ATE定位存储器失效位的测试系统，包括：
测试向量产生模块，用于生成测试向量；
波形转换模块，用于将测试向量产生模块输出的测试向量转换为物理波形信号；
驱动模块，用于将物理波形信号作为激励施加在待测芯片上并将采集到的测试结果(即引脚pass-fail信息)以字符形式按行存储至RAM中，同时从RAM中输出各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
数据结构构造模块，用于针对引脚类型分别构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系，其中数值采用二进制数据；
数据转换模块，用于将比较模块输出的各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式；
输出模块，用于输出失效位的地址信息和数据信息。
利用上述测试系统定位存储器失效位的方法，如图4所示，包括如下步骤：
步骤S1，生成至少一个测试向量；
步骤S2，将测试向量按照波形表转化成物理波形信号；
步骤S3，ATE将物理波形信号输入至待测芯片中进行测试；
步骤S4，ATE将测试得到的结果(即引脚pass-fail信息)以字符形式按行存储至RAM中；
步骤S5，ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
步骤S6，构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系，其中优选的采用二进制数据表示引脚状态；
步骤S7，将各失效位的地址引脚状态和数据引脚状态由字符形式转换为二进制数值形式；
步骤S8，将失效位的地址引脚状态和数据引脚状态采用十六进制数据形式输出，这样可以使输出结果更加简化直观。
其中，表示地址引脚状态和数据引脚状态的字符形式数据所包含的字符数与表示地址引脚状态和数据引脚状态的二进制数据的位数相同。
较佳的，表示地址引脚状态和数据引脚状态的字符数据包含至少一个字符，其中，表示地址引脚状态的字符包括‘0’和‘1’，与字符‘0’相对应的二进制数据为0，与字符‘1’相对应的二进制数据为1；表示数据引脚状态的字符包括‘H’和‘L’，与字符‘H’相对应的二进制数据为1，与字符‘L’相对应的二进制数据为0，如表1所示。
表1构造的引脚状态的数据结构对应关系
如图5所示，基于SOC ATE的向量模式利用八个测试向量(vector)对存储器进行测试，其中A0-A14为地址引脚，O0-O15为数据输出引脚，并且黑色区域显示的引脚状态为测试向量的预期数据，而实际测试后得到的引脚状态发生错误，证明发生失效。采用本发明的定位方法后可以快速定位并输出失效信息，包括失效地址(Fail Address)、预期数据(Expected Data)、实际数据(Actual Data)、失效数据(Fail Data)等，如图6所示。
与现有的基于通用存储器ATE使用ALPG模式的测试方法相比，本发明的测试方法无需进行算法编程，缩短了存储器的测试时间，提高了测试效率。
与现有的基于SOC ATE使用向量模式的测试方法相比，在不增加硬件资源的基础上，本发明可以将基于SOC ATE的向量模式测试过程中得到的字符形式数据快速转换为数值形式数据，从而方便有效地获得存储器的失效地址和失效数据。
本发明对现有基于SOC ATE对存储器进行测试的过程进行改进，可以方便地在SOCATE中对存储器进行失效定位和失效分析，提高利用SOC ATE开发存储器测试程序的效率。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (13)
1.一种基于SOC ATE定位存储器失效位的方法，其特征在于，包括如下步骤：
步骤S1，生成至少一个测试向量；
步骤S2，将测试向量按照波形表转化成物理波形信号；
步骤S3，ATE将物理波形信号输入至待测芯片中进行测试；
步骤S4，ATE将测试得到的结果以字符形式按行存储至RAM中；
步骤S5，ATE从RAM中读取各失效向量所指的失效位的数据引脚状态和相对应的地址引脚状态；
步骤S6，构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系；
步骤S7，将各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式输出。
2.根据权利要求1所述的基于SOC ATE定位存储器失效位的方法，其特征在于，在步骤S6中，针对地址引脚和数据引脚分别构造字符形式数据与数值形式数据之间的对应关系。
3.根据权利要求1所述的基于SOC ATE定位存储器失效位的方法，其特征在于，所述数值形式数据采用二进制数据。
4.根据权利要求3所述的基于SOC ATE定位存储器失效位的方法，其特征在于，以字符形式表示地址引脚状态和数据引脚状态的数据所包含的字符数与以二进制数据表示地址引脚状态和数据引脚状态的位数相同。
5.根据权利要求4所述的基于SOC ATE定位存储器失效位的方法，其特征在于，在步骤S4中，表示地址引脚状态和数据引脚状态的字符数据包含至少一个字符。
6.根据权利要求4所述的基于SOC ATE定位存储器失效位的方法，其特征在于，
表示地址引脚状态的字符包括‘0’和‘1’，与字符‘0’相对应的二进制数据为0，与字符‘1’相对应的二进制数据为1；
表示数据引脚状态的字符包括‘H’和‘L’，与字符‘H’相对应的二进制数据为1，与字符‘L’相对应的二进制数据为0。
7.根据权利要求3所述的基于SOC ATE定位存储器失效位的方法，其特征在于，在步骤S7中，将各失效位的所有地址引脚以及所有数据引脚的二进制数据以十六进制输出。
8.一种基于SOC ATE定位存储器失效位的测试系统，其特征在于，包括：
测试向量产生模块，用于生成测试向量；
波形转换模块，用于将测试向量产生模块输出的测试向量转换为物理波形信号；
驱动模块，用于将物理波形信号作为激励施加在待测芯片上并将采集到的测试结果以字符形式按行存储至RAM中，同时从RAM中输出失效位的数据引脚状态和相对应的地址引脚状态；
数据结构构造模块，用于针对引脚类型分别构造以字符表示的引脚状态与以数值表示的引脚状态的对应关系；
数据转换模块，用于将比较模块输出的各失效位的地址引脚状态和数据引脚状态由字符形式转换为数值形式；
输出模块，用于输出失效位的地址信息和数据信息。
9.根据权利要求8所述的基于SOC ATE定位存储器失效位的测试系统，其特征在于，所述数值形式数据采用二进制数据。
10.根据权利要求9所述的基于SOC ATE定位存储器失效位的测试系统，其特征在于，以字符形式表示地址引脚状态和数据引脚状态的数据所包含的字符数与以二进制数据表示地址引脚状态和数据引脚状态的位数相同。
11.根据权利要求10所述的基于SOC ATE定位存储器失效位的测试系统，其特征在于，表示地址引脚状态和数据引脚状态的字符数据包含至少一个字符。
12.根据权利要求10所述的基于SOC ATE定位存储器失效位的测试系统，其特征在于，表示地址引脚状态的字符包括‘0’和‘1’，与字符‘0’相对应的二进制数据为0，与字符‘1’相对应的二进制数据为1；表示数据引脚状态的字符包括‘H’和‘L’，与字符‘H’相对应的二进制数据为1，与字符‘L’相对应的二进制数据为0。
13.根据权利要求9所述的基于SOC ATE定位存储器失效位的测试系统，其特征在于，所述输出模块输出的失效位的地址信息和数据信息为十六进制数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811581016.0A CN109524055B (zh) | 2018-12-24 | 2018-12-24 | 基于soc ate定位存储器失效位的方法及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811581016.0A CN109524055B (zh) | 2018-12-24 | 2018-12-24 | 基于soc ate定位存储器失效位的方法及测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109524055A true CN109524055A (zh) | 2019-03-26 |
| CN109524055B CN109524055B (zh) | 2020-10-09 |
Family
ID=65795692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811581016.0A Active CN109524055B (zh) | 2018-12-24 | 2018-12-24 | 基于soc ate定位存储器失效位的方法及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109524055B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459260A (zh) * | 2019-07-05 | 2019-11-15 | 深圳市金泰克半导体有限公司 | 自动测试切换装置、方法和系统 |
| CN110504003A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | Ate快速获取存储器失效地址的方法 |
| CN112767991A (zh) * | 2021-01-22 | 2021-05-07 | 上海华虹宏力半导体制造有限公司 | 一种测试失效的测试向量的定位方法 |
| CN112927751A (zh) * | 2021-03-22 | 2021-06-08 | 西安紫光国芯半导体有限公司 | 存储器失效地址的输出方法及相关设备 |
| CN113380314A (zh) * | 2021-06-18 | 2021-09-10 | 广东利扬芯片测试股份有限公司 | 存储器修复测试方法及系统 |
| CN113539350A (zh) * | 2021-06-17 | 2021-10-22 | 杭州加速科技有限公司 | 基于ate设备自检的方法和系统 |
| CN114121139A (zh) * | 2022-01-27 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、装置、电子设备及存储介质 |
| CN114649051A (zh) * | 2022-03-22 | 2022-06-21 | 合肥悦芯半导体科技有限公司 | 存储器测试方法、设备及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145400A (zh) * | 2006-09-13 | 2008-03-19 | 上海华虹Nec电子有限公司 | 内嵌存储器的soc位映射实现方法 |
| CN102788951A (zh) * | 2012-09-05 | 2012-11-21 | 无锡江南计算技术研究所 | Ate测试结果判断方法及ate测试方法 |
| CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
| WO2018132595A1 (en) * | 2017-01-13 | 2018-07-19 | A.T.E. Solutions, Inc. | Systems and methods for dynamically reconfiguring automatic test equipment |
-
2018
- 2018-12-24 CN CN201811581016.0A patent/CN109524055B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145400A (zh) * | 2006-09-13 | 2008-03-19 | 上海华虹Nec电子有限公司 | 内嵌存储器的soc位映射实现方法 |
| CN102788951A (zh) * | 2012-09-05 | 2012-11-21 | 无锡江南计算技术研究所 | Ate测试结果判断方法及ate测试方法 |
| CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
| WO2018132595A1 (en) * | 2017-01-13 | 2018-07-19 | A.T.E. Solutions, Inc. | Systems and methods for dynamically reconfiguring automatic test equipment |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459260A (zh) * | 2019-07-05 | 2019-11-15 | 深圳市金泰克半导体有限公司 | 自动测试切换装置、方法和系统 |
| CN110504003A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | Ate快速获取存储器失效地址的方法 |
| CN112767991A (zh) * | 2021-01-22 | 2021-05-07 | 上海华虹宏力半导体制造有限公司 | 一种测试失效的测试向量的定位方法 |
| CN112767991B (zh) * | 2021-01-22 | 2024-04-16 | 上海华虹宏力半导体制造有限公司 | 一种测试失效的测试向量的定位方法 |
| CN112927751B (zh) * | 2021-03-22 | 2023-09-29 | 西安紫光国芯半导体有限公司 | 存储器失效地址的输出方法及相关设备 |
| CN112927751A (zh) * | 2021-03-22 | 2021-06-08 | 西安紫光国芯半导体有限公司 | 存储器失效地址的输出方法及相关设备 |
| CN113539350A (zh) * | 2021-06-17 | 2021-10-22 | 杭州加速科技有限公司 | 基于ate设备自检的方法和系统 |
| CN113539350B (zh) * | 2021-06-17 | 2023-10-03 | 杭州加速科技有限公司 | 基于ate设备自检的方法和系统 |
| CN113380314A (zh) * | 2021-06-18 | 2021-09-10 | 广东利扬芯片测试股份有限公司 | 存储器修复测试方法及系统 |
| CN113380314B (zh) * | 2021-06-18 | 2024-05-14 | 广东利扬芯片测试股份有限公司 | 存储器修复测试方法及系统 |
| CN114121139A (zh) * | 2022-01-27 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、装置、电子设备及存储介质 |
| CN114121139B (zh) * | 2022-01-27 | 2022-05-17 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、装置、电子设备及存储介质 |
| CN114649051A (zh) * | 2022-03-22 | 2022-06-21 | 合肥悦芯半导体科技有限公司 | 存储器测试方法、设备及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109524055B (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109524055A (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
| CN105139893B (zh) | 一种存储器测试装置及一种存储器芯片测试方法 | |
| CN104597392B (zh) | 测试数据深度溯源的方法 | |
| CN104237766B (zh) | 芯片测试方法和装置 | |
| CN101364219A (zh) | 面向集成电路测试的测试数据转换方法 | |
| CN102522123B (zh) | 利用数据产生器模块来提高存储设备读写测试效率的方法 | |
| CN103366055A (zh) | 一种可寻址测试芯片版图的生成方法 | |
| CN102324086B (zh) | 一种用于不同型号探针台的Map图转换方法 | |
| CN102565682B (zh) | 一种基于二分法的故障测试向量的定位方法 | |
| CN106546907A (zh) | 一种低功耗扫描自测试电路以及自测试方法 | |
| CN109903804A (zh) | 半导体测试装置 | |
| CN103021467B (zh) | 故障诊断电路 | |
| US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
| CN110268404A (zh) | 用于功能对等检测中的仿真方法 | |
| CN103839592A (zh) | 用于嵌入式快闪存储器的内建自测试方法及装置 | |
| CN110472706A (zh) | 一种基于晶圆级的智能卡个人化系统及其方法 | |
| CN104515950B (zh) | 一种集成电路的内建自测试方法及应用 | |
| CN113960453B (zh) | 快速生成stdf数据的测试装置和测试方法 | |
| US9310431B2 (en) | Diagnosis framework to shorten yield learning cycles of advanced processes | |
| CN206489250U (zh) | 一种可快速定位并测量缺陷的高密度测试芯片 | |
| Jidin et al. | Reduced March SR algorithm for deep-submicron SRAM testing | |
| CN114816890A (zh) | 识别数据有效窗口 | |
| CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
| CN112597002A (zh) | 一种基于Python脚本生成测试向量的方法 | |
| CN104199635B (zh) | 集成crc校验电路的伪随机数发生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |