CN112767991B - 一种测试失效的测试向量的定位方法 - Google Patents
一种测试失效的测试向量的定位方法 Download PDFInfo
- Publication number
- CN112767991B CN112767991B CN202110089974.1A CN202110089974A CN112767991B CN 112767991 B CN112767991 B CN 112767991B CN 202110089974 A CN202110089974 A CN 202110089974A CN 112767991 B CN112767991 B CN 112767991B
- Authority
- CN
- China
- Prior art keywords
- test
- vector
- test vector
- vectors
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 210
- 239000013598 vector Substances 0.000 title claims abstract description 181
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000013101 initial test Methods 0.000 claims abstract description 12
- 244000205754 Colocasia esculenta Species 0.000 claims description 9
- 235000006481 Colocasia esculenta Nutrition 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 3
- 238000011990 functional testing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100025677 Alkaline phosphatase, germ cell type Human genes 0.000 description 1
- 101000574440 Homo sapiens Alkaline phosphatase, germ cell type Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供的一种测试失效的测试向量的定位方法，包括以下步骤：将测试向量集分成多个逻辑分段，并在部分逻辑分段前加入虚拟标记位向量，虚拟标记位向量后的第一个测试向量为起始测试向量；将具有虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及通过起始测试向量的位置计算出逻辑分段中测试结果失效的测试向量在测试向量集中的地址。本发明通过虚拟标记位后的起始测试向量的位置计算出逻辑分段中测试结果失效的测试向量在测试向量集中的地址，实现了定位了失效的测试向量在测试向量集中的位置，使得调试的工作可以很容易的进行。
Description
技术领域
本发明涉及集成电路测试领域，特别涉及一种适用于逻辑集成电路测试的测试失效的测试向量的定位方法。
背景技术
数字电路通过测试向量(test vector)进行测试，测试向量由一个输入和对应该输入的期待输出组成。针对一个测试向量，将其中的输入作为待测电路的输入，如果实际输出与期待输出一致，则表示测试通过(pass)；否则表示测试失效(fail)。
存储器测试仪结构主要由管脚电路模块(PE模块，Pin Electronics)、波形格式控制器模块(TGFC模块，Timing Generator Format Control)、数字比较模块(SC模块，SenseControl)、可编程数据选择器模块(PDS模块，Programmable Data Selector)、算法向量发生器模块(ALPG模块，Algorithmic Pattern Generator)和时序发生器模块(TG模块，Timing Generator)六部分组成测试硬件模块。所述算法向量发生器模块用于存放测试向量信息，当需要输出波形至待测器件(DUT，Device Under Test)时，所述算法向量发生器模块会根据时序发生器模块发送的主时钟信号输出测试向量至所述可编程数据选择器模块中，通过可编程数据选择器模块内部开关的切换，将测试向量传输到测试模组(PerPin)资源中，首先会经过各个待测模组的波形格式控制器模块中，波形格式控制器模块的作用是接收由时序发生器模块发送的主时钟信号，结合测试向量及波形格式生成测试需要的波形。然后所述波形格式控制器模块会将波形传送到所述管脚电路模块，管脚电路模块会将输出波形作一定电压幅度调整后，输出至待测模块的引脚(PAD)上。在比较周期，所述波形格式控制器模块会将波形传送到所述数字比较模块，用来和管脚电路模块的比较器的输出结果作对比，以判断待测器件的输出响应和测试向量的期待值是否一致，来决定功能测试结果的PASS/FAIL，但是现有的测试无法对功能测试结果失效的测试向量进行定位，这样就对调试的工作带来了很大的不便，特别是对于分段比较多的向量，更是难上加难。
发明内容
本发明提供一种测试失效的测试向量的定位方法，可以对功能测试结果失效的测试向量进行定位。
为了解决上述技术问题，本发明提供了一种测试失效的测试向量的定位方法，包括以下步骤：
将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量；
将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及
通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址。
可选的，所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址s满足以下公式：
s＝offset+(y*n+x)-1；
其中，offset代表虚拟标记位向量所在逻辑分段的起始测量向量的位置；(x，y)表示测试结果失效的测试向量在bitmap中的位置，n表示bitmap的每行可包括的比较结果的数量，且n为正整数。
进一步的，n的取值包括16或32。
进一步的，所述测试向量集包括多个测试向量。
可选的，每个逻辑分段中的测试向量的数量相同。
进一步的，部分逻辑分段中的测试向量的数量相同，部分逻辑分段中的测试向量的数量不同。
进一步的，每个逻辑分段中的测试向量的数量均不同。
可选的，所述定位方法采用存储器测试平台进行测试。
进一步的，所述定位方法采用Kalos测试机台进行测试。
进一步的，所述Kalos测试机台的算法向量发生器模块用于存放经过逻辑分段的测试向量集。
与现有技术相比存在以下有益效果：
本发明提供的一种测试失效的测试向量的定位方法，包括以下步骤：将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量；将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址。本发明通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址，实现了功能测试结果失效的测试向量的定位，其不仅定位了失效的测试向量所在的逻辑分段，还具体定位了失效的测试向量在测试向量集中的位置，使得调试的工作可以很容易的进行。
附图说明
图1为本发明一实施例所提供的一种测试失效的测试向量的定位方法的流程图；
图2a-2b为本发明一实施例的显示逻辑分段的测试结果的示意图。
具体实施方式
以下将对本发明的一种测试失效的测试向量的定位方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种测试失效的测试向量的定位方法，图1为本实施例所提供的一种测试失效的测试向量的定位方法的流程图。如图1所示，所述定位方法采用存储器测试平台(例如Kalos测试机台)进行测试，但是本发明并不限于此。
所述定位方法包括以下步骤：
步骤S10：将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量；
步骤S20：将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及
步骤S30：通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址。
下面结合图1以及图2a-2b对本实施例所公开的一种适用于逻辑集成电路测试的失效向量的定位方法进行更详细的介绍。
首先执行步骤S10，将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量。
所述测试向量集包括多个测试向量，所述测试向量集中的每个测试向量按照一定的规则进行排序。且每个测试向量均具有其在测试向量集中的地址。
图2a为本实施例的多个逻辑分段的示意图。如图2a所示，在本实施例中，所述测试向量集包括170个测试向量，将所述测试向量集分成6个逻辑分段，其分别为1-20、21-45、46-60、61-80、81-150、151-170。其中在需要进行测试的逻辑分段包括21-45、61-80、151-170，在这些逻辑分段前加入虚拟标记位向量(Dummy-flag-cycle)。在本实施例中，部分逻辑分段中的测试向量的数量相同，部分逻辑分段中的测试向量的数量不同，在其他实施例中，每个所述逻辑分段中的测试向量的数量可以相同，或者不同，其根据实际需求进行分段。
其中，所述Kalos测试机台的算法向量发生器模块用于存放经过逻辑分段的测试向量集。
接着执行步骤S20，将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出。
具体的，当需要输出波形至待测器件时，所述算法向量发生器模块会根据Kalos测试机台的时序发生器模块发送的主时钟信号将需要测试的若干个所述逻辑分段的测试向量(加入了虚拟标记位向量的逻辑分段)输出至所述Kalos测试机台的可编程数据选择器模块中，所述可编程数据选择器模块通过内部开关的切换将需要测试的若干个所述逻辑分段传输到测试模组资源中，并先经过各个待测模组的波形格式控制器模块，然后所述波形格式控制器模块将波形传送到所述Kalos测试机台的管脚电路模块，所述管脚电路模块将输出波形作一定电压幅度调整后，输出至所述待测器件的引脚上。在比较周期中，所述波形格式控制器模块将波形传送到所述数字比较模块，用来和管脚电路模块的比较器的输出结果作对比，以判断所述待测器件的输出响应和测试向量的期待值是否一致，来决定功能测试结果的PASS/FAIL。所述测试结果例如是通过bitmap(位图)示出，如图2b所示，在21-45、61-80和151-170的逻辑分段前均加入虚拟标记位向量D，并在虚拟标记位向量D后对每个逻辑分段的比较结果依次显示出来，其中在bitmap中，21-45的逻辑分段中的坐标为(6，0)、(7，0)的两个比较结果为失效，61-80的逻辑分段中的坐标为(7，2)、(8，2)、(2，3)、(3，3)的四个比较结果为失效，151-170的逻辑分段中的坐标为(8，4)、(9，4)的两个比较结果为失效。
接着执行步骤S30，通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址。
所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址s满足以下公式：
s＝offset+(y*n+x)-1；
其中，offset代表虚拟标记位向量所在逻辑分段的起始测量向量的位置；(x，y)表示测试结果失效的测试向量在bitmap中的位置，n表示bitmap的每行可包括的比较结果的数量，且n为正整数。n的取值例如是16、32等。
在本实施例中，所述bitmap每行可包括16个比较结果，因此，逻辑分段中测试结果失效的测试向量在测试向量集中的地址s满足公式：s＝offset+(y*16+x)-1，以对21-45的逻辑分段中的坐标为(6，0)、(7，0)的两个比较结果为失效的测试向量进行定位为例，具体的，逻辑分段中的坐标为(6，0)的地址s＝21+(0*16+6)-1＝26；逻辑分段中的坐标为(7，0)的地址s＝21+(0*16+7)-1＝27。此时，通过该公式可以计算出比较结果失效的测试向量在所述测试向量集中的地址，实现了功能测试结果失效的测试向量的定位，其不仅定位了失效的测试向量所在的逻辑分段，还具体定位了失效的测试向量在测试向量集中的位置，使得调试的工作可以很容易的进行。
综上可知，本发明提供的一种测试失效的测试向量的定位方法，包括以下步骤：将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量；将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址。本发明通过所述虚拟标记位后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址，实现了功能测试结果失效的测试向量的定位，其不仅定位了失效的测试向量所在的逻辑分段，还具体定位了失效的测试向量在测试向量集中的位置，使得调试的工作可以很容易的进行。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种测试失效的测试向量的定位方法，其特征在于，包括以下步骤：
将测试向量集分成多个逻辑分段，并在部分所述逻辑分段前加入虚拟标记位向量，所述虚拟标记位向量后的第一个测试向量为起始测试向量；
将具有所述虚拟标记位向量的逻辑分段的测试向量加载到待测器件上完成测试，并将测试结果在位图中示出；以及
通过所述虚拟标记位向量后的起始测试向量的位置计算出所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址，其中，所述逻辑分段中测试结果失效的测试向量在测试向量集中的地址s满足以下公式：
s＝offset+(y*n+x)-1；
其中，offset代表虚拟标记位向量所在逻辑分段的起始测量向量的位置；(x，y)表示测试结果失效的测试向量在位图中的位置，n表示位图的每行可包括的比较结果的数量，且n为正整数。
2.如权利要求1所述的测试失效的测试向量的定位方法，其特征在于，n的取值包括16或32。
3.如权利要求1或2中任一项所述的测试失效的测试向量的定位方法，其特征在于，所述测试向量集包括多个测试向量。
4.如权利要求1或2中任一项所述的测试失效的测试向量的定位方法，其特征在于，每个逻辑分段中的测试向量的数量相同。
5.如权利要求1或2中任一项所述的测试失效的测试向量的定位方法，其特征在于，部分逻辑分段中的测试向量的数量相同，部分逻辑分段中的测试向量的数量不同。
6.如权利要求1或2中任一项所述的测试失效的测试向量的定位方法，其特征在于，每个逻辑分段中的测试向量的数量均不同。
7.如权利要求1或2中任一项所述的测试失效的测试向量的定位方法，其特征在于，所述定位方法采用存储器测试平台进行测试。
8.如权利要求7所述的测试失效的测试向量的定位方法，其特征在于，所述定位方法采用Kalos测试机台进行测试。
9.如权利要求8所述的测试失效的测试向量的定位方法，其特征在于，所述Kalos测试机台的算法向量发生器模块用于存放经过逻辑分段的测试向量集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110089974.1A CN112767991B (zh) | 2021-01-22 | 2021-01-22 | 一种测试失效的测试向量的定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110089974.1A CN112767991B (zh) | 2021-01-22 | 2021-01-22 | 一种测试失效的测试向量的定位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112767991A CN112767991A (zh) | 2021-05-07 |
| CN112767991B true CN112767991B (zh) | 2024-04-16 |
Family
ID=75706739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110089974.1A Active CN112767991B (zh) | 2021-01-22 | 2021-01-22 | 一种测试失效的测试向量的定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112767991B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346119A (zh) * | 2018-08-30 | 2019-02-15 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试核心板 |
| CN109524055A (zh) * | 2018-12-24 | 2019-03-26 | 上海华力集成电路制造有限公司 | 基于soc ate定位存储器失效位的方法及测试系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129101B2 (en) * | 2002-11-27 | 2006-10-31 | Lsi Logic Corporation | Failure analysis vehicle for yield enhancement with self test at speed burnin capability for reliability testing |
-
2021
- 2021-01-22 CN CN202110089974.1A patent/CN112767991B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346119A (zh) * | 2018-08-30 | 2019-02-15 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试核心板 |
| CN109524055A (zh) * | 2018-12-24 | 2019-03-26 | 上海华力集成电路制造有限公司 | 基于soc ate定位存储器失效位的方法及测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112767991A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100491463B1 (ko) | 사상 기반 테스트 시스템에서 메모리 테스트를 위한모듈러 아키텍쳐 | |
| US7685487B1 (en) | Simultaneous core testing in multi-core integrated circuits | |
| US7356435B2 (en) | Semiconductor test apparatus and control method therefor | |
| CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
| JP3597891B2 (ja) | 従来的及びバウンダリ・スキャンの混合論理回路の電力印加試験装置および方法 | |
| US7114110B2 (en) | Semiconductor device, and the method of testing or making of the semiconductor device | |
| US20080072111A1 (en) | Method for performing a test case with a LBIST engine on an integrated circuit, integrated circuit and method for specifying an integrated circuit | |
| US7266741B2 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
| US6219289B1 (en) | Data writing apparatus, data writing method, and tester | |
| KR100545440B1 (ko) | 반도체 시험장치 | |
| US4888715A (en) | Semiconductor test system | |
| CN112767991B (zh) | 一种测试失效的测试向量的定位方法 | |
| CN101165502B (zh) | 测试仪同测方法 | |
| JPH06289102A (ja) | 自動開放検出方法 | |
| US6996791B2 (en) | Method for optimizing a set of scan diagnostic patterns | |
| JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
| JP2002083499A (ja) | データ書込装置、データ書込方法、試験装置、及び試験方法 | |
| JPH1164454A (ja) | 半導体試験装置用同時測定制御回路 | |
| KR100660640B1 (ko) | 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 | |
| US20020049943A1 (en) | Semiconductor test system | |
| KR101184312B1 (ko) | 시험 장치 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US20230194598A1 (en) | Method and system for testing an integrated circuit | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| Kazamaki | Milestones of New-Generation ATE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |