CN109521239A - 一种示波器中arinc429总线协议分析与触发系统及方法 - Google Patents

Abstract

本发明公开了一种示波器中ARINC429总线协议分析与触发系统及方法，该系统包括信号调理通道、模数转换器、比较器、FPGA、存储器一、CPU和存储器二，所述信号调理通道分别通过模数转换器和比较器与FPGA连接；所述FPGA与存储器一连接，同时通过CPU与存储器二连接，所述FPGA中包括与模数转换器连接的接收降速电路和采集数据处理电路，所述接收降速电路通过峰值检测电路和通道控制电路与信号调理通道连接；所述FPGA中还包括与比较器连接的采集电路、帧起始检测电路、错误检测电路、触发存储控制电路以及解码时钟发生电路，所述采集数据处理电路通过触发存储控制电路与存储器一连接，本发明公开的系统及方法解码速度快，解码长度可设置，成本低。

Description

一种示波器中ARINC429总线协议分析与触发系统及方法

技术领域

本发明涉及示波器技术领域，特别涉及一种示波器中ARINC429总线协议分析与触发系统及方法。

背景技术

随着示波器需要测试的信号越来越复杂，功能越来越多，如何在不增加或少增加成本的情况下实现这些功能变得尤为重要。

目前，示波器中的ARINC429总线协议分析与触发功能主要有两种实现方式：一种是通过设计专用集成电路来实现，专门采用硬件电路来实现，会增加硬件成本；另外一种是用软件实现，缺点是解码速度慢，而且解码的长度有限。

发明内容

为解决上述技术问题，本发明提供了一种示波器中ARINC429总线协议分析与触发系统，以达到利用示波器中已有电路进行设计，不额外增加示波器的成本，而且解码速度快，解码长度可设置的目的。

为达到上述目的，本发明的技术方案如下：

一种示波器中ARINC429总线协议分析与触发系统，包括信号调理通道、模数转换器、比较器、FPGA、存储器一、CPU和存储器二，所述信号调理通道分别通过模数转换器和比较器与FPGA连接；所述FPGA与存储器一连接，同时通过CPU与存储器二连接，所述FPGA中包括与模数转换器连接的接收降速电路和采集数据处理电路，所述接收降速电路通过峰值检测电路和通道控制电路与信号调理通道连接；所述FPGA中还包括与比较器连接的采集电路、帧起始检测电路、错误检测电路、触发存储控制电路以及解码时钟发生电路，所述采集数据处理电路通过触发存储控制电路与存储器一连接；所述错误检测电路包括间隙错误检测电路、位检测电路、字错误检测电路和奇偶检验检测电路。

上述方案中，所述FPGA中还包括与接收降速电路、峰值检测电路、采集数据处理电路和触发存储控制电路连接的采集时钟发生电路，所述采集时钟发生电路与时基控制电路连接。

上述方案中，所述解码时钟发生电路分别与采集电路、帧起始检测电路、错误检测电路、触发存储控制电路连接。

一种示波器中ARINC429总线协议分析与触发方法，采用上述示波器中ARINC429总线协议分析与触发系统，其特征在于，包括如下过程：

ARINC429总线协议信号经过通道调理后分成两路，一路去模数转换器进行数据采集，一路去比较器进行比较；模数转换器采集到的数据送入FPGA中的接收降速电路，数据经过降速后送入采集数据处理电路，数据经过处理后通过触发控制存储电路存储到存储器一中；通道控制电路根据峰值检测电路检测到的数值的大小调节信号调理通道的增益；比较器输出的数据送入FPGA中，通过数据采集、帧起始检测和错误检测后，根据用户设置的触发条件和检测结果对满足条件的帧进行触发，并存储。

上述方案中，解码时钟发生电路根据用户界面设置的ARINC429总线数据速率产生的ARINC429总线协议进行分析与触发所需的时钟。

通过上述技术方案，本发明提供的一种示波器中ARINC429总线协议分析与触发系统及方法利用示波器中已有电路进行设计，不额外增加示波器的成本，而且解码速度快，解码长度可设置。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本发明实施例所公开的一种示波器中ARINC429总线协议分析与触发系统原理框图；

图2为本发明实施例所公开的示波器中ARINC429总线协议分析与触发流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

本发明提供了一种示波器中ARINC429总线协议分析与触发系统及方法，该系统及方法利用示波器中已有的硬件电路实现ARINC429总线协议分析与触发电路及方法，其优点是解码速度快，解码长度可设置，而且成本低。

如图1所示的示波器中ARINC429总线协议分析与触发系统，包括信号调理通道、模数转换器、比较器、FPGA、存储器一、CPU和存储器二，信号调理通道分别通过模数转换器和比较器与FPGA连接；FPGA与存储器一连接，同时通过CPU与存储器二连接，FPGA中包括与模数转换器连接的接收降速电路和采集数据处理电路，接收降速电路通过峰值检测电路和通道控制电路与信号调理通道连接；FPGA中还包括与比较器连接的采集电路、帧起始检测电路、错误检测电路、触发存储控制电路以及解码时钟发生电路，采集数据处理电路通过触发存储控制电路与存储器一连接。解码时钟发生电路分别与采集电路、帧起始检测电路、错误检测电路、触发存储控制电路连接。

本实施例中，错误检测电路包括间隙错误检测电路、位检测电路、字错误检测电路和奇偶检验检测电路。FPGA中还包括与接收降速电路、峰值检测电路、采集数据处理电路和触发存储控制电路连接的采集时钟发生电路，采集时钟发生电路与时基控制电路连接。

系统中各部分功能如下：

解码时钟发生电路根据用户界面设置的ARINC429总线数据速率产生ARINC429总线的协议分析与触发所需的时钟。

采集电路对比较器输出的信号进行采集，采样速率是ARINC429总线速率的100倍，该时钟由解码时钟发生电路根据用户界面设置的ARINC429总线速率产生。

帧起始检测电路对采集电路输出的信号进行检测，当检测到帧之间的间隙大于等于3.5位间隙时就发出解码启动命令。

间隙错误检测电路主要检测用来检测正确帧后面的间隙不满足条件的帧，当正确帧结束之后对其后面的间隙进行检测，当检测到间隙不满足条件时就发出间隙错误标志，若用户设置了间隙错误触发，则发出触发信号完成间隙错误帧的触发。

位检测电路用来检测ARINC429总线中数据位的宽度，当数据位小于某一宽度或大于某一宽度时认为该位是错误的，该位所在的帧是位错误帧。位的宽度范围可以根据需要进行调节。

字错误检测电路主要用来检测位数大于或小于32位的帧，当大于32位是为长字，小于32位时为短字，二者都是字错误。

奇偶校验检测电路主要对帧中的数据进行奇偶校验检测分析。

触发存储控制电路的主要作用是根据用户设置的触发条件和数据帧检测的结果对满足条件的帧进行触发，并存储。

一种示波器中ARINC429总线协议分析与触发方法，采用上述示波器中ARINC429总线协议分析与触发系统，包括如下过程：

ARINC429总线协议信号经过通道调理后分成两路，一路去模数转换器进行数据采集，一路去比较器进行比较；模数转换器采集到的数据送入FPGA中的接收降速电路，数据经过降速后送入采集数据处理电路，数据经过处理后通过触发控制存储电路存储到存储器一中；通道控制电路根据峰值检测电路检测到的数值的大小调节信号调理通道的增益；比较器输出的数据送入FPGA中，通过数据采集、帧起始检测和错误检测后，根据用户设置的触发条件和检测结果对满足条件的帧进行触发，并存储。

解码时钟发生电路根据用户界面设置的ARINC429总线数据速率产生的ARINC429总线协议进行分析与触发所需的时钟。

整个处理流程如图2所示，首先设置通道增益，然后通过峰值检测电路检测出信号的幅度，若幅度不合适，则软件根据测得的结果重新设置通道，直到信号的幅度合适为止；信号幅度合适后设置触发电平即比较器的比较电平，采样电路对比较器输出的信号进行采集。

采集电路输出的数据送入帧起始检测电路，当检测到帧间隙大于等于3.5位间隙时开始进行相关的协议分析，主要包括间隙错误检测分析、位检测分析、字错误检测分析、奇偶检验检测分析等协议分析，并进行相应的触发，最后把解码数据存储到存储器中，软件根据触发信息直接读取存储器中的解码数据送显即可。若垂直档位发成了改变，则重新回到峰值检测步骤，重新进行分析和触发。(垂直档位变化是通过峰值检测电路、通道控制电路来实现调节的)。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种示波器中ARINC429总线协议分析与触发系统，包括信号调理通道、模数转换器、比较器、FPGA、存储器一、CPU和存储器二，所述信号调理通道分别通过模数转换器和比较器与FPGA连接；所述FPGA与存储器一连接，同时通过CPU与存储器二连接，其特征在于，所述FPGA中包括与模数转换器连接的接收降速电路和采集数据处理电路，所述接收降速电路通过峰值检测电路和通道控制电路与信号调理通道连接；所述FPGA中还包括与比较器连接的采集电路、帧起始检测电路、错误检测电路、触发存储控制电路以及解码时钟发生电路，所述采集数据处理电路通过触发存储控制电路与存储器一连接；所述错误检测电路包括间隙错误检测电路、位检测电路、字错误检测电路和奇偶检验检测电路。

2.根据权利要求1所述的一种示波器中ARINC429总线协议分析与触发系统，其特征在于，所述FPGA中还包括与接收降速电路、峰值检测电路、采集数据处理电路和触发存储控制电路连接的采集时钟发生电路，所述采集时钟发生电路与时基控制电路连接。

3.根据权利要求1所述的一种示波器中ARINC429总线协议分析与触发系统，其特征在于，所述解码时钟发生电路分别与采集电路、帧起始检测电路、错误检测电路、触发存储控制电路连接。

4.一种示波器中ARINC429总线协议分析与触发方法，采用权利要求1中所述示波器中ARINC429总线协议分析与触发系统，其特征在于，包括如下过程：

ARINC429总线协议信号经过通道调理后分成两路，一路去模数转换器进行数据采集，一路去比较器进行比较；模数转换器采集到的数据送入FPGA中的接收降速电路，数据经过降速后送入采集数据处理电路，数据经过处理后通过触发控制存储电路存储到存储器一中；通道控制电路根据峰值检测电路检测到的数值的大小调节信号调理通道的增益；比较器输出的数据送入FPGA中，通过数据采集、帧起始检测和错误检测后，根据用户设置的触发条件和检测结果对满足条件的帧进行触发，并存储。

5.根据权利要求4所述的示波器中ARINC429总线协议分析与触发方法，其特征在于，解码时钟发生电路根据用户界面设置的ARINC429总线数据速率产生的ARINC429总线协议进行分析与触发所需的时钟。