CN109509754A - 用于形成电路结构的装置和方法 - Google Patents

用于形成电路结构的装置和方法 Download PDF

Info

Publication number
CN109509754A
CN109509754A CN201811003989.6A CN201811003989A CN109509754A CN 109509754 A CN109509754 A CN 109509754A CN 201811003989 A CN201811003989 A CN 201811003989A CN 109509754 A CN109509754 A CN 109509754A
Authority
CN
China
Prior art keywords
conductive
stepped construction
alternate layer
scalariform
scalariform object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811003989.6A
Other languages
English (en)
Inventor
P·泰萨里欧
J·B·德胡特
I·V·恰雷
方俊
M·帕克
谢志强
S·D·斯塔尔
D·奥斯特贝格
J·里斯
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109509754A publication Critical patent/CN109509754A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及用于形成电路结构的一种装置和一种方法。一种装置包括竖向延伸的晶体管阵列和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构。所述电路结构包括阶梯式结构，所述阶梯式结构包括竖直交替的层，所述竖直交替的层包括通过绝缘材料至少部分地彼此竖向分离的导电阶状物。操作性导电通路孔至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的底部，且分别电耦合到所述竖直交替的层下方的电子组件。虚设结构至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的所述底部。还公开了方法。

Description

用于形成电路结构的装置和方法
技术领域
本文中所公开的实施例涉及用于形成电路结构的装置、方法，且涉及用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法。
背景技术
存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)对存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下延长存储数据的时间段。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器是耗散的且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短保留时间。无论如何，存储器单元被配置成以至少两个不同可选择状态保持或存储存储器。在二元系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个位或状态的信息。
场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与所述沟道区分离。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，可颠倒地可编程存储电荷的区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
快闪存储器是存储器的一个类型，且大量用于现代计算机和装置中。举例来说，现代计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器以替代常规的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为所述快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可为集成式快闪存储器的基本架构。NAND单元单位包括与存储器单元的串行合并串联连接的至少一个选择装置(所述串行合并通常被称作NAND串列)。NAND架构可被配置成三维布置形式，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元分别包括可颠倒地可编程竖直晶体管。
竖直晶体管可形成为未必构成存储器单元的阵列。
发明内容
根据本发明的一方面，本发明提供一种用于形成电路结构的方法，所述方法包括：形成不同组成第一材料和第二材料的竖直交替的层；形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一材料上方的所述第二材料，所述阶梯式结构包括在所述阶状物上方的绝缘材料；形成操作性导电通路孔，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述阶状物中的一个并穿过所述竖直交替的层到所述竖直交替的层的底部；所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；形成虚设结构，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述竖直交替的层并穿过所述阶状物中的一个到所述竖直交替的层的所述底部；和在形成所述虚设结构和所述操作性导电通路孔之后，将所述第二材料的至少大部分从所述阶梯式结构蚀刻掉。
根据本发明的另一方面，本发明提供用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法，所述方法包括：形成不同组成第一材料和第二材料的竖直交替的层，所述竖直交替的层包括阵列部分和邻近于所述阵列部分的部分；在所述阵列部分中形成竖向地延伸到所述竖直交替的层中的沟道开口，且在个别所述沟道开口中形成晶体管沟道材料；形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一材料上方的所述第二材料，所述阶梯式结构包括在所述阶状物上方的绝缘材料；在所述邻近部分中形成竖向地延伸穿过所述绝缘材料和所述竖直交替的层的虚设结构开口，所述虚设结构开口至少分别竖向地延伸穿过所述阶状物中的一个到所述竖直交替的层的底部；在所述邻近部分中形成竖向地延伸穿过所述绝缘材料和所述竖直交替的层的通路孔开口，所述通路孔开口至少分别竖向地延伸穿过所述阶状物中的一个到所述竖直交替的层的所述底部；在个别所述虚设结构开口中形成绝缘内衬和导电芯以形成虚设结构且在个别所述导电通路孔开口中以形成操作性导电通路孔，所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；和在形成所述虚设结构和所述操作性导电通路孔之后，用导电材料替换所述第二材料的至少大部分。
根据本发明的另一方面，本发明提供一种用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法，所述方法包括：形成不同组成材料的竖直交替的层的第一堆叠，所述材料中的一种包括第一牺牲材料；在所述第一堆叠中形成竖向地延伸到所述竖直交替的层中的沟道开口，所述沟道开口分别包括在其中的第二牺牲材料；形成不同组成材料的竖直交替的层的第二堆叠，所述材料中的一种包括第三牺牲材料；在所述第二堆叠中形成到所述竖直交替的层中的沟道开口，所述沟道开口分别竖向地延伸到所述第一堆叠中的所述沟道开口中的不同一个，所述沟道开口具有在其中的所述第二牺牲材料；通过所述第二堆叠中的所述沟道开口将所述第二牺牲材料从所述第一堆叠中的所述沟道开口移除；在所述移除之后，在所述第一堆叠和所述第二堆叠中的每个中的个别所述沟道开口中形成晶体管沟道材料；形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一堆叠或所述第二堆叠的另一不同组成材料中的一种上方的所述第一牺牲材料或所述第二牺牲材料中的一种，所述阶梯式结构包括在所述阶状物上方的绝缘材料；形成操作性导电通路孔，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述阶状物中的一个并穿过所述第一堆叠和所述第二堆叠的所述竖直交替的层到所述竖直交替的层的底部；所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；形成虚设结构，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述竖直交替的层并穿过所述阶状物中的一个到所述竖直交替的层的所述底部；和在形成所述虚设结构和所述操作性导电通路孔之后，将所述第二牺牲材料和所述第三牺牲材料的至少大部分从所述阶梯式结构蚀刻掉。
根据本发明的另一方面，本发明提供一种装置，所述装置包括：竖向延伸的晶体管阵列；和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构，所述电路结构包括：包括竖直交替的层的阶梯式结构，所述阶梯式结构包括通过绝缘材料至少部分地彼此竖向分离的导电阶状物；操作性导电通路孔，其至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的底部且分别电耦合到所述竖直交替的层下方的电子组件；和虚设结构，其至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的所述底部。
附图说明
图1是在根据本发明的实施例的方法中的衬底构造的一部分的图解横截面视图。
图2是在图1所展示步骤之后的处理步骤时图1构造的视图。
图3是在图2所展示的步骤之后的处理步骤时图2构造的视图。
图4是在图3所展示的步骤之后的处理步骤时图3构造的视图。
图5是在图4所展示的步骤之后的处理步骤时图4构造的视图。
图6是在根据本发明的实施例的方法中的衬底构造的一部分贯穿图7中的线6-6截取的图解横截面视图。
图7是贯穿图6中的线7-7截取的图解横截面视图。
图8是在图6和7所展示的步骤之后的处理步骤时图6和7构造的一部分贯穿图9和10中的线8-8截取的视图。
图9是贯穿图8中的线9-9截取的视图。
图10是贯穿图8中的线10-10截取的视图。
图11是在图8所展示的步骤之后的处理步骤时图8构造贯穿图12和13中的线11-11截取的视图。
图12是贯穿图11中的线12-12截取的视图。
图13是贯穿图11中的线13-13截取的视图。
图14是处理与图11的处理相称的衬底构造的图1部分的一部分的横截面视图。
图15是在图11所展示的步骤之后的处理步骤时图11构造贯穿图16和17中的线15-15截取的视图。
图16是贯穿图15中的线16-16截取的视图。
图17是贯穿图15中的线17-17截取的视图。
图18是处理与图15的处理相称的衬底构造的图14部分的横截面视图。
具体实施方式
本发明的实施例涵盖形成电路结构的装置、方法，以及用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法。首先参考图1到18描述方法实施例。
参看图1，构造10包括基底衬底11，基底衬底11可包含导电(conductive)/导体/传导(conducting)(即，在本文中为电)材料、半导电(semiconductive)/半导体/半传导(semiconducting)材料或绝缘(insulative)/绝缘体/绝缘性(insulating)(即，在本文中为电)材料中的任何一或多种。各种材料已竖向形成在基底衬底11上方。材料可在图1所描绘材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。还可制造用于操作晶体管阵列内的组件的控制电路系统及/或其它外围电路系统，且控制电路系统及/或其它外围电路系统可以或可以不完全或部分地在晶体管阵列或子阵列内。此外，也可相对彼此独立地、先后地(intandem)或以其它方式制造和操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。实例衬底材料12(例如，绝缘材料及/或半导体材料)、导电材料13(例如，金属材料)和导电掺杂源材料14(例如，导电掺杂半导体材料)在基底衬底11上方。此类材料可包括用于根据实例实施例制造的竖向延伸的晶体管阵列的电路系统的一部分。
本发明的实施例涵盖用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法。一些此类方法包括形成不同组成第一材料和第二材料的竖直交替的层，其中竖直交替的层包括阵列部分和邻近于所述阵列部分的部分。图1展示实例阵列部分15的一部分和实例邻近部分17的一部分。一些此类方法可仅形成此类竖直交替的层的单个堆叠/平台(deck)。替代地，一些此类方法可形成此类竖直交替的层的多个堆叠或平台。所述论述广泛地继续进行到形成两个堆叠的制造方法。
不同组成第一材料20和第二材料22的竖直交替的层16和18已分别相对于基底衬底11形成或形成在基底衬底11上方。在一个实施例中，此可被视为不同组成材料的竖直交替的层16和18的第一堆叠24，所述不同组成材料中的一种(材料22)包括第一牺牲材料。构造10经展示为具有十三个竖直交替的层16和18，但可形成更少层或可能更多(例如，数十、数百等等)层。因此，更多层16和18可在所描绘层下方并在基底衬底11上方，及/或更多层16和18可在所描绘层上方。当此类层中的一些或全部残留在已完成阵列构造中且在不同层16之间竖向隔离某些特征时，第一材料20包括绝缘材料。第二材料22可完全牺牲，且如果这样，第二材料22可包括导电材料、半导电材料和绝缘材料中的任何一或多种。一种实例第一材料20是二氧化硅，且一种实例第二材料22是氮化硅。所述实例材料可形成为彼此相对具有相同或不同厚度，且每种材料在材料20、22的实例描绘的材料堆叠内无需具有相同的相应厚度。
竖向延伸的沟道开口26已在第一堆叠24中的竖直交替的层16和18中形成。这样做的实例技术包含在具有或不具有间距倍增的情况下进行光刻图案化和蚀刻。沟道开口26的水平横截面(未展示)可为任何合适形状，例如圆形、椭圆形、正方形、矩形等等。随后，此类沟道开口经展示为已用第二牺牲材料28(例如，相对于材料20和22可选择性地蚀刻的任何合适的绝缘、半导电及/或导电材料)填充。
参看图2，不同组成材料22、20的竖直交替的层18、16的第二堆叠30已形成在第一堆叠24上方，其中此类材料中的一种(例如，材料22)在一些实施例中包括及/或被称作第三牺牲材料。第三牺牲材料的组成可与第一堆叠24的第一牺牲材料的组成相同或不同。同样，第二堆叠30中的材料20的组成可与第一堆叠24中的材料20的组成相同或不同。理想上，第一堆叠24和第二堆叠30中的材料20和22彼此相对具有相同的相对组成，如在每个堆叠24和30中使用相同数字20和22固有地指示，且由此不存在识别第一堆叠24与第二堆叠30的接口的额外结构或材料。
参考图3，沟道开口26已在第二堆叠30中的竖直交替的层16、18中形成，且分别竖向地延伸到第一堆叠24中的沟道开口26中的不同一个，在所述沟道开口中具有第二牺牲材料28。随后，如图4中所展示，第二牺牲材料28(未展示)已穿过第二堆叠30中的沟道开口26而从第一堆叠24中的沟道开口26移除。理想上，此移除是使用任何合适湿式或干式蚀刻而进行，湿式或干式蚀刻相对于材料20和22选择性地蚀刻材料28(未展示)。
参看图5，晶体管材料32已形成在第一堆叠24和第二堆叠30中的每个中的个别沟道开口26中。此形成按沉积次序可包括例如：电荷阻挡材料(例如，二氧化硅及/或氮化硅)；电荷存储材料(例如，例如掺杂或未掺杂硅等等的浮动栅极材料，或例如氮化硅、金属点等等的电荷捕集材料)；电荷通过材料(例如，使含氮材料(例如氮化硅)横向地包夹在两个绝缘性氧化层(例如二氧化硅)之间的带隙工程化结构)；和晶体管沟道材料(例如，合适掺杂的多晶硅等等)。材料22可在实例电荷阻挡材料沉积之前从原始沟道开口26横向地凹回(未展示)。沟道开口26的中心部分可用晶体管材料(未展示)、固体绝缘体材料33填充或是中空的(未展示)。
阶梯式结构形成为包括阶状物，所述阶状物分别包括在第一堆叠或第二堆叠的其它不同组成材料中的一种上方的第一牺牲材料或第二牺牲材料中的一种。图6和7展示邻近部分17的已扩展、比例尚缩小的版本，其包括三个阶梯式结构34、36和38，其中此类阶梯式结构的紧邻部分通过竖向外部平台(landing)35彼此分离。阶梯式结构34、36和38分别包括阶状物40、41、42、43、44、45、46和47，所述阶状物包括在第一材料20上方的实例第二材料22。可形成更少或更多阶状物。另外，可仅形成一个阶梯式结构、两个阶梯式结构或多于三个阶梯式结构。此可通过任何合适的现存或尚待开发的技术形成，其中光刻图案化和蚀刻是一个实例。绝缘材料48(例如，二氧化硅及/或氮化硅)在阶状物40到47上方。
在一个实施例中且如所展示，阶梯式结构34、36和38分别包括阶状物40到47的分别相对的第一组/段(flight)50和第二组/段(flight)51。替代地，仅作为实例，可仅形成一段阶状物，可形成多于两段，且如果形成多段阶状物，那么此类阶状物彼此相对可不(未展示)具有相同形状、配置及/或数目。无论如何且如所展示，阶梯式结构34、36和38可分别限定凹部(stadium)(例如，凹部(recessed portion)，而平台35可限定紧邻凹部之间的顶峰(crest)。
在形成沟道开口26之前或之后且在个别沟道开口中形成晶体管沟道材料之前或之后，可形成阶梯式结构。
所述论述参考阶梯式结构36和38进行，仅作为实例，阶梯式结构36和38随后被称作第一阶梯式结构36且邻近于第二阶梯式结构38。参看图8到10，竖向延伸的虚设结构开口56已在邻近部分17中穿过绝缘材料48以及竖直交替的层16和18形成。虚设结构开口56至少分别竖向地延伸穿过阶状物40到47中的一个到竖直交替的层16、18的底部55。竖向延伸的通路孔开口54也已在邻近部分17中穿过绝缘材料48和竖直交替的层16、18形成。通路孔开口54至少分别竖向地延伸穿过阶状物40到47中的一个到竖直交替的层16、18的底部55。在一个实施例中，虚设结构开口56和通路孔开口54在相同时间(即，同时)形成。无论如何，在一个实施例中，虚设结构开口56和通路孔开口54使用单个掩蔽步骤(例如，使用形成在结构10顶上的掩蔽材料[未展示])形成。在一个实施例中，虚设结构开口56和通路孔开口54经形成为彼此相对具有相同大小和形状。开口54和56经展示为共同排列成直线行和列。然而，可使用任何交替配置，包含例如成行和/或成列交错(未展示)的交替开口54/56。
操作性导电通路孔(conductive via)58已形成在通路孔开口54内，借此至少分别竖向地延伸穿过绝缘材料48、穿过阶状物40到47中的一个并穿过第一堆叠24和第二堆叠30的竖直交替的层16、18到竖直交替的层16、18的底部55。虚设结构60已形成在虚设开口56内，借此也至少分别竖向地延伸穿过绝缘材料48、穿过竖直交替的层16、18并穿过阶状物40到47中的一个到竖直交替的层16、18的底部55。在一个实施例中，操作性导电通路孔58和虚设结构60在相同时间形成。在一个实施例中且如所展示，虚设结构60和操作性导电通路孔58经形成为包括绝缘内衬62(例如，二氧化硅和/或氮化硅)和导电芯64(例如，金属材料)。在一个实施例中，虚设结构开口56和通路孔开口54中的绝缘内衬62和导电芯64在相同时间形成。
操作性导电通路孔分别电耦合到竖直交替的层下方的电子组件。仅作为实例，导电线66(实例电子组件)展示为在导电材料13下方，其中每个实例操作性导电通路孔58电耦合到线66中的一个。举例来说且仅作为实例，图9展示操作性导电通路孔58中的一些交替通孔穿过源材料14、导电材料13和导电通路孔67直接电耦合到个别导电线66。通过完全延伸穿过直接抵靠个别导电线66的材料14和13，操作性导电通路孔58中的另外一些交替通孔直接电耦合到个别导电线66。仅作为实例，包括材料14、13、67和66的所描绘特征可包括相应传递晶体管或其它装置的部分。
在形成虚设结构60和操作性导电通路孔58之后，第二材料22的至少大部分，在一个实施例中所有第二材料22从相应阶梯式结构蚀刻掉。在一个实施例中，第二材料22的至少大部分，在一个实施例中所有第二材料22被导电材料替换(例如，由此阶梯式结构17被完全金属化)。
例如在所描绘实施例中，且参看图11到13，水平延长的沟槽70(例如，堆叠狭槽)已形成为竖向地延伸到竖直交替的层16、18中。此后，蚀刻剂已流过沟槽70到第二材料22(未展示)以从阶梯式结构36、38蚀刻掉至少大多数。借此，此可暂时有效地在第一材料层20之间竖向留下空隙空间(未展示)，其中此类层通过晶体管材料32并通过邻近部分17中的阶梯式结构内的虚设支撑结构60和操作性导电通路孔58，在阵列部分15内被竖向支撑且防止崩塌。图11到13展示所述空隙空间(未展示)由蚀刻掉材料22(未展示)产生，已用导电材料72(例如，金属材料)填充。由于存在导电材料72，阶状物40到47现在包括导电阶状物，且所述导电阶状物通过绝缘材料20至少部分地彼此竖向分离。
图14类似地展示在阵列部分15中用导电材料72替换第二材料22(未展示)。此替换已形成个别竖向延伸的晶体管85(例如，存储器单元85)，例如在分别展示为具有十二个晶体管85的串列87内。
仍然参看图11到13，导电材料72也将有可能填充(未展示)阵列部分15(和邻近部分17)中的沟槽70。导电材料72接着可从沟槽70各向异性地蚀刻。接着，沟槽70已用介电材料74填充。因此，且仅作为实例，在一个实施例中，水平延长的沟槽70形成存取线59的纵向轮廓，其从阵列部分15延伸到邻近部分17中到段50的个别阶状物40到43。与邻近部分17相比较(未展示)，存取线59在阵列部分15中可具有交替宽度和/或形状。无论如何，所描绘的邻近/梯级部分17可被视为包括电路结构75(即，电子组件的组合件)，电路结构75邻近于并电耦合到阵列部分15的竖向延伸的晶体管85。
上文所描述的处理可被所属领域的技术人员称为“替换栅极”和/或“后栅”处理。无论如何，沟槽70可为纵向连续或纵向非连续的(未展示)、在其中可包括导电材料(未展示)、可竖向地延伸穿过所有层16和18，可仅竖向地延伸穿过层16和18中的一些等等。
阶梯式结构中的一或多个(例如，图6和7中的阶梯式结构34)可包括选择栅极(例如，与存取线59分离且未展示)。举例来说，阶梯式结构34可被配置成用于与晶体管85连通的选择栅极漏极(SGD)结构，且可通过邻近部分17中的层16和18下方的SGD控制单元的选择栅极耦合。此SGD结构可与所有其它阶梯式结构分离，或形成为一个阶梯式结构的一部分(例如，上部部分)。举例来说，阶梯式结构的最接近于阵列部分15的最上阶状物(例如，结构34的段50中的阶状物40+)可包括SGD结构的接合衬垫(landing pad)，其中剩余阶状物充当用于不同电连接的接合衬垫(例如，用于存取线的接触部分/阶状物)。
参看图15到18，且在一个实施例中，已形成操作传导通路孔(conducting via)80，其分别竖向地延伸到导电阶状物40到47中的一个的导电材料72并与所述导电材料72直接电耦合。互连线82已形成在阶梯式结构36和38上方，且分别通过导电延伸部69将不同的个别操作传导通路孔80一起直接电耦合到不同的个别操作性导电通路孔58。图15中示意性地展示互连线82。晶体管85的串列87可通过导电延伸部81而与个别导电线84连接。绝缘体材料86(例如，氮化硅和/或二氧化硅)经展示为环绕组件69、82、81和84。
本发明的实施例还涵盖与制造方法无关的装置。然而，可在本发明的结构性方面中找到上文关于方法实施例所描述的结构属性中的任一个，且反之亦然。
本发明的一实施例包含包括竖向延伸的晶体管(例如，85)阵列(例如，15)的装置。此类装置还包括邻近于并电耦合到所述阵列的竖向延伸的晶体管的电路结构(例如，75)。电路结构包括阶梯式结构(例如，34、36和38中的任一个)，阶梯式结构包括竖直交替的层(例如，16、18)，竖直交替的层包括通过绝缘材料(例如，20)至少部分地彼此竖向分离的导电阶状物(例如，图16和17中的40到47)。操作性导电通路孔(例如，58)至少分别竖向地延伸穿过导电阶状物中的一个到竖直交替的层的底部(例如，55)，且分别电耦合到竖直交替的层下方的电子组件(例如，14、13和66中的一或多个)。虚设结构(例如，60)至少分别竖向地延伸穿过导电阶状物中的一个到竖直交替的层的底部。
虚设结构可分别穿过竖直交替的层上下导电。操作性导电通路孔和虚设结构可分别具有相同的外围大小和外围形状。操作性导电通路孔和虚设结构可分别包括导电芯(例如，64)和绝缘外围(例如，62)。操作性导电通路孔和虚设结构中的导电芯和绝缘外围可至少分别上下延伸穿过竖直交替的层。
操作性导电通路孔可分别竖向地延伸穿过多于一个导电阶状物。在一个此类实施例中，操作性导电通路孔可分别竖向地延伸穿过多个导电阶状物，在一个此类实施例中延伸穿过不超过两个导电阶状物，且在一个此类实施例中分别竖向地延伸穿过两个导电阶状物的相同表面积，操作性导电通路孔竖向地延伸穿过所述导电阶状物。举例来说，且仅作为实例，图15到17中的操作性导电通路孔分别使两个紧邻阶状物重叠并延伸穿过每个此类阶状物的相同表面积。
虚设结构可分别竖向地延伸穿过多于一个导电阶状物。在一个此类实施例中，虚设结构可分别竖向地延伸穿过多个导电阶状物，在一个此类实施例中延伸穿过不超过两个导电阶状物，且在一个此类实施例中分别竖向地延伸穿过两个导电阶状物的相同表面积，虚设结构竖向地延伸穿过所述相同导电阶状物。举例来说，且仅作为实例，图15到17中的虚设结构分别使两个紧邻阶状物重叠并延伸穿过每个此类阶状物的相同表面积。
在一个实施例中，操作传导通路孔(例如，80)分别竖向地延伸到一个导电阶状物的导电材料(例如，72)并与所述导电材料直接电耦合。个别操作性传导通路孔和个别操作性导电通路孔通过阶梯式结构上方的互连线(例如，82)直接彼此电耦合。
在一个实施例中，一个操作性导电通路孔和一个虚设结构是并排的且竖向地延伸穿过同一个导电阶状物，且在一个此类实施例中，一个操作性导电通路孔和一个虚设结构也竖向地延伸穿过另外同一个导电阶状物。举例来说，且仅作为实例，操作性导电通路孔58和虚设结构60在存取线59中相对于阶状物46和47是并排的且符合此类准则。
在一个实施例中，导电阶状物中的一个(例如，40、41、42或43中的任一个)包括导电材料，所述导电材料延伸到阵列中且电耦合到阵列中的一些晶体管。导电阶状物中的另一个(例如，44、45、46或47中的任一个)包括导电材料，所述导电材料未延伸到阵列中且未电耦合到阵列中的任何晶体管。
可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
在一个实施例中，一种装置包括竖向延伸的晶体管阵列和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构。所述电路结构包括第一阶梯式结构(例如，36)和邻近的第二阶梯式结构(例如，38)，其分别包括竖直交替的层，所述电路结构包括导电阶状物的第一相对段和第二相对段(例如，50、51)。导电阶状物通过绝缘材料在第一阶梯式结构和第二阶梯式结构中的每个中至少部分地彼此竖向分离。竖向外部平台(例如，35)位于第一阶梯式结构与第二阶梯式结构之间。操作性导电通路孔位于第一阶梯式结构和第二阶梯式结构中的每个中，且至少分别竖向地延伸穿过一个导电阶状物到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层的底部。操作性导电通路孔分别电耦合到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层下方的电子组件。第一虚设结构(例如，特定结构60)位于第一阶梯式结构和第二阶梯式结构中的每个中，且至少分别竖向地延伸穿过一个导电阶状物到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层的底部。第二虚设结构(例如，特定结构60)竖向地延伸穿过平台。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
在一个实施例中，一种装置包括竖向延伸的晶体管阵列和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构。所述电路结构包括阶梯式结构，阶梯式结构包括竖直交替的层，所述电路结构包括导电阶状物的第一相对段和第二相对段。导电阶状物通过绝缘材料至少部分地彼此竖向分离。操作性导电通路孔至少分别竖向地延伸穿过一个导电阶状物到竖直交替的层的底部。操作性导电通路孔分别电耦合到竖直交替的层下方的电子组件。第一段虚设结构(例如，段50中的60)至少分别竖向地延伸穿过第一段导电阶状物中的一个(例如，40、41、42或43中的任一个)到竖直交替的层的底部。第二段虚设结构(例如，段51中的60)至少分别竖向地延伸穿过第二段导电阶状物中的一个(例如，44、45、46或47中的任一个)到竖直交替的层的底部。在一个实施例中，第一段和第二段具有相同总数目个阶状物。在一个实施例中，操作性导电通路孔仅竖向地延伸穿过第一段或第二段中的一个而非第一段和第二段中的另一个中的阶状物。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
在一个实施例中，一种装置包括竖向延伸的晶体管阵列和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构。所述电路结构包括第一阶梯式结构和邻近的第二阶梯式结构，其分别包括竖直交替的层，所述电路结构包括导电阶状物的第一相对段和第二相对段。导电阶状物通过绝缘材料在第一阶梯式结构和第二阶梯式结构中的每个中至少部分地彼此竖向分离。操作性导电通路孔位于第一阶梯式结构和第二阶梯式结构中的每个中，且至少分别竖向地延伸穿过一个导电阶状物到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层的底部。操作性导电通路孔分别电耦合到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层下方的电子组件。第一段虚设结构位于第一阶梯式结构和第二阶梯式结构中的每个中，且至少分别竖向地延伸穿过相应第一阶梯式结构或第二阶梯式结构中的一个第一段导电阶状物中到相应第一阶梯式结构或第二阶梯式结构的竖直交替的层的底部。第二段虚设结构位于第一阶梯式结构和第二阶梯式结构中的每个中，且至少分别竖向地延伸穿过相应第一阶梯式结构或第二阶梯式结构中的一个第二段导电阶状物到相应第一阶梯式结构和第二阶梯式结构的竖直交替的层的底部。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
在一些实施例中，竖向延伸的特征中的任何一或多个被形成为竖直的或在竖直10°内。
可使用如美国专利第9,589,978号和/或2016年3月11日申请的美国专利申请案第15/068,329号中所公开的任一属性。
在此文件中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下方”、“在...之下”、“向上”和“向下”大体上参照竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。对“恰好水平”的参照是沿着主衬底表面的方向(即，与其无度数)且可相对于在制造期间处理的衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸的”和“竖向地延伸”指代从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管的“竖向地延伸”和“竖向延伸的”是参照晶体管沟道长度的定向，在源极/漏极区之间操作时电流沿着所述晶体管沟道长度流动。对于双极结晶体管，“竖向地延伸”和“竖向延伸的”是参照基极长度的定向，在发射极与集电极之间操作时电流沿着所述基极长度流动。
此外，“正上方”和“正下方”需要两个所陈述区/材料/组件相对于彼此至少一定地侧向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何侧向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何侧向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沈积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变厚度，那么除非另外指明，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所陈述材料或区并未直接抵靠彼此，那么在所述材料或区不均匀的情况下，“不同组成”仅要求两个所陈述材料或区的最接近于彼此的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
此外，如果在正常操作中，电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区/材料/组件之间且电耦合到所述区/材料/组件。相比之下，当区/材料/组件被称为“直接电耦合”时，直接电耦合的区/材料/组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等等)。
另外，“金属材料”是元素金属、两种或多于两种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
在此文件中，选择性蚀刻或移除是其中一种材料相对于另一种所陈述材料以至少2.0:1的比率移除的蚀刻或移除。
在此文件中，“虚设结构”指代用以模拟另一结构的物理性质(例如，操作性结构的呈现或物理承载/支撑能力)且可包括电路不可操作电空端(例如，即使导电，并非电路的电流流动路径的一部分)的结构。在其中形成有虚设结构的开口可被视为“虚设结构开口”。
根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (46)

1.一种用于形成电路结构的方法，其包括：
形成不同组成第一材料和第二材料的竖直交替的层；
形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一材料上方的所述第二材料，所述阶梯式结构包括在所述阶状物上方的绝缘材料；
形成操作性导电通路孔，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述阶状物中的一个并穿过所述竖直交替的层到所述竖直交替的层的底部；所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；
形成虚设结构，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述竖直交替的层并穿过所述阶状物中的一个到所述竖直交替的层的所述底部；和
在形成所述虚设结构和所述操作性导电通路孔之后，将所述第二材料的至少大部分从所述阶梯式结构蚀刻掉。
2.根据权利要求1所述的方法，其包括同时形成所述操作性导电通路孔和所述虚设结构。
3.根据权利要求1所述的方法，其中所述蚀刻将所有第二材料从所述阶梯式结构蚀刻掉。
4.根据权利要求1所述的方法，其包括在所述蚀刻之前形成竖向地延伸到所述竖直交替的层中的水平延长的沟槽，所述蚀刻包括使蚀刻剂流过所述沟槽到所述第二材料。
5.根据权利要求1所述的方法，其包括形成所述阶梯式结构以包括所述阶状物的相对的第一组和第二组。
6.根据权利要求1所述的方法，其包括形成多个所述阶梯式结构，其中所述阶梯式结构的紧邻部分通过竖向外部平台彼此分离。
7.根据权利要求1所述的方法，其包括：
形成操作性传导通路孔，其分别竖向地延伸到所述导电阶状物中的一个的导电材料并与所述导电材料直接电耦合；和
在所述阶梯式结构上方形成互连线，所述互连线分别将不同的个别所述操作性传导通路孔和不同的个别所述操作性导电通路孔一起直接电耦合。
8.一种用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法，其包括：
形成不同组成第一材料和第二材料的竖直交替的层，所述竖直交替的层包括阵列部分和邻近于所述阵列部分的部分；
在所述阵列部分中形成竖向地延伸到所述竖直交替的层中的沟道开口，且在个别所述沟道开口中形成晶体管沟道材料；
形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一材料上方的所述第二材料，所述阶梯式结构包括在所述阶状物上方的绝缘材料；
在所述邻近部分中形成竖向地延伸穿过所述绝缘材料和所述竖直交替的层的虚设结构开口，所述虚设结构开口至少分别竖向地延伸穿过所述阶状物中的一个到所述竖直交替的层的底部；
在所述邻近部分中形成竖向地延伸穿过所述绝缘材料和所述竖直交替的层的通路孔开口，所述通路孔开口至少分别竖向地延伸穿过所述阶状物中的一个到所述竖直交替的层的所述底部；
在个别所述虚设结构开口中形成绝缘内衬和导电芯以形成虚设结构且在个别所述导电通路孔开口中形成绝缘内衬和导电芯以形成操作性导电通路孔，所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；和
在形成所述虚设结构和所述操作性导电通路孔之后，用导电材料替换所述第二材料的至少大部分。
9.根据权利要求8所述的方法，其包括在形成所述沟道开口之前形成所述阶梯式结构。
10.根据权利要求8所述的方法，其包括在形成所述沟道开口之后形成所述阶梯式结构。
11.根据权利要求8所述的方法，其包括同时形成所述虚设结构开口和所述通路孔开口。
12.根据权利要求11所述的方法，其包括同时在所述虚设结构开口和所述导电通路孔开口中形成所述绝缘内衬和所述导电芯。
13.根据权利要求8所述的方法，其包括使用单个掩蔽步骤形成所述虚设结构开口和所述通路孔开口。
14.根据权利要求8所述的方法，其包括同时在所述虚设结构开口和所述通路孔开口中形成所述绝缘内衬和所述导电芯。
15.根据权利要求8所述的方法，其中所述竖向延伸的晶体管是存储器单元。
16.一种用于形成竖向延伸的晶体管阵列和邻近于其的电路结构的方法，其包括：
形成不同组成材料的竖直交替的层的第一堆叠，所述材料中的一种包括第一牺牲材料；
在所述第一堆叠中形成竖向地延伸到所述竖直交替的层中的沟道开口，所述沟道开口分别包括在其中的第二牺牲材料；
形成不同组成材料的竖直交替的层的第二堆叠，所述材料中的一种包括第三牺牲材料；
在所述第二堆叠中形成到所述竖直交替的层中的沟道开口，所述沟道开口分别竖向地延伸到所述第一堆叠中的所述沟道开口中的不同一个，所述沟道开口具有在其中的所述第二牺牲材料；
通过所述第二堆叠中的所述沟道开口将所述第二牺牲材料从所述第一堆叠中的所述沟道开口移除；
在所述移除之后，在所述第一堆叠和所述第二堆叠中的每个中的个别所述沟道开口中形成晶体管沟道材料；
形成阶梯式结构，其包括阶状物，所述阶状物分别包括在所述第一堆叠或所述第二堆叠的另一不同组成材料中的一种上方的所述第一牺牲材料或所述第二牺牲材料中的一种，所述阶梯式结构包括在所述阶状物上方的绝缘材料；
形成操作性导电通路孔，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述阶状物中的一个并穿过所述第一堆叠和所述第二堆叠的所述竖直交替的层到所述竖直交替的层的底部；所述操作性导电通路孔分别电耦合到所述竖直交替的层下方的电子组件；
形成虚设结构，其至少分别竖向地延伸穿过所述绝缘材料、穿过所述竖直交替的层并穿过所述阶状物中的一个到所述竖直交替的层的所述底部；和
在形成所述虚设结构和所述操作性导电通路孔之后，将所述第二牺牲材料和所述第三牺牲材料的至少大部分从所述阶梯式结构蚀刻掉。
17.根据权利要求16所述的方法，其包括在所述第一堆叠和所述第二堆叠中的每个中的所述个别沟道开口中形成所述晶体管沟道材料之前，形成所述阶梯式结构。
18.根据权利要求16所述的方法，其包括在所述第一堆叠和所述第二堆叠中的每个中的所述个别沟道开口中形成所述晶体管沟道材料之后，形成所述阶梯式结构。
19.根据权利要求16所述的方法，其中不存在识别所述第一堆叠与所述第二堆叠的接口的额外结构或材料。
20.根据权利要求16所述的方法，其中蚀刻掉是将所有所述第二牺牲材料和所述第三牺牲材料从所述阶梯式结构蚀刻掉，且进一步包括用金属材料替换所述第二牺牲材料和所述第三牺牲材料，由此所述阶梯式结构被完全金属化。
21.一种装置，其包括：
竖向延伸的晶体管阵列；和
邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构，所述电路结构包括：
包括竖直交替的层的阶梯式结构，所述竖直交替的层包括通过绝缘材料至少部分地彼此竖向分离的导电阶状物；
操作性导电通路孔，其至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的底部且分别电耦合到所述竖直交替的层下方的电子组件；和
虚设结构，其至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的所述底部。
22.根据权利要求21所述的装置，其中所述虚设结构分别穿过所述竖直交替的层上下导电。
23.根据权利要求21所述的装置，其中所述操作性导电通路孔和所述虚设结构分别具有相同的外围大小和外围形状。
24.根据权利要求21所述的装置，其中所述操作性导电通路孔和所述虚设结构分别包括导电芯和绝缘外围。
25.根据权利要求24所述的装置，其中所述操作性导电通路孔和所述虚设结构中的所述导电芯和所述绝缘外围分别上下延伸穿过所述竖直交替的层。
26.根据权利要求21所述的装置，其中所述操作性导电通路孔分别竖向地延伸穿过所述导电阶状物中的多于一个。
27.根据权利要求26所述的装置，其中所述操作性导电通路孔分别竖向地延伸穿过所述导电阶状物中的多个。
28.根据权利要求27所述的装置，其中所述操作性导电通路孔分别竖向地延伸穿过不超过所述导电阶状物中的两个。
29.根据权利要求28所述的装置，其中所述操作性导电通路孔分别竖向地延伸穿过所述两个导电阶状物的相同表面积，所述操作性导电通路孔竖向地延伸穿过所述导电阶状物。
30.根据权利要求21所述的装置，其中所述虚设结构分别竖向地延伸穿过所述导电阶状物中的多于一个。
31.根据权利要求30所述的装置，其中所述虚设结构分别竖向地延伸穿过所述导电阶状物中的多个。
32.根据权利要求27所述的装置，其中所述虚设结构分别竖向地延伸穿过不超过所述导电阶状物中的两个。
33.根据权利要求32所述的装置，其中所述虚设结构分别竖向地延伸穿过所述两个导电阶状物的相同表面积，所述虚设结构竖向地延伸穿过所述导电阶状物。
34.根据权利要求21所述的装置，其包括操作性传导通路孔，所述操作性传导通路孔分别竖向地延伸到所述导电阶状物中的一个的导电材料并与所述导电材料直接电耦合，个别所述操作性传导通路孔和个别所述操作性导电通路孔通过所述阶梯式结构上方的互连线彼此直接电耦合。
35.根据权利要求21所述的装置，其中所述操作性导电通路孔中的一个和所述虚设结构中的一个是并排的，且竖向地延伸穿过所述导电阶状物中的同一个。
36.根据权利要求35所述的装置，其中所述一个操作性导电通路孔和所述一个虚设结构还竖向地延伸穿过所述导电阶状物中的另外同一个。
37.根据权利要求21所述的装置，其中所述虚设结构中的两个是并排的且竖向地延伸穿过所述导电阶状物中的同一个。
38.根据权利要求37所述的装置，其中所述两个虚设结构还竖向地延伸穿过所述导电阶状物中的另外同一个。
39.根据权利要求21所述的装置，其中所述导电阶状物中的一个包括延伸到所述阵列中且电耦合到所述阵列中的所述晶体管中的一些的导电材料，所述导电阶状物中的另一个包括未延伸到所述阵列中且未电耦合到所述阵列中的任何晶体管的导电材料。
40.根据权利要求21所述的装置，其中所述竖向延伸的晶体管是存储器单元。
41.一种装置，其包括：
竖向延伸的晶体管阵列；和
邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构，所述电路结构包括：
第一阶梯式结构和邻近的第二阶梯式结构，其分别包括竖直交替的层，所述竖直交替的层包括导电阶状物的第一相对组和第二相对组，所述导电阶状物通过绝缘材料在所述第一阶梯式结构和所述第二阶梯式结构中的每个中至少部分地彼此竖向分离；
位于所述第一阶梯式结构与所述第二阶梯式结构之间的竖向外部平台；
所述第一阶梯式结构和所述第二阶梯式结构中的每个中的操作性导电通路孔，所述操作性导电通路孔至少分别竖向地延伸穿过所述导电阶状物中的一个到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层的底部，且分别电耦合到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层下方的电子组件；
所述第一阶梯式结构和所述第二阶梯式结构中的每个中的第一虚设结构，所述第一虚设结构至少分别竖向地延伸穿过所述导电阶状物中的一个到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层的所述底部；和
竖向地延伸穿过所述平台的第二虚设结构。
42.根据权利要求41所述的装置，其包括分别竖向地延伸穿过所述平台的所述第二虚设结构中的多个。
43.一种装置，其包括：
竖向延伸的晶体管阵列；和
邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构，所述电路结构包括：
包括竖直交替的层的阶梯式结构，所述阶梯式结构包括导电阶状物的第一相对段和第二相对段，所述导电阶状物通过绝缘材料至少部分地彼此竖向分离；
操作性导电通路孔，其至少分别竖向地延伸穿过所述导电阶状物中的一个到所述竖直交替的层的底部且分别电耦合到所述竖直交替的层下方的电子组件；
第一段虚设结构，其至少分别竖向地延伸穿过所述第一段导电阶状物中的一个到所述竖直交替的层的所述底部；和
第二段虚设结构，其至少分别竖向地延伸穿过所述第二段导电阶状物中的一个到所述竖直交替的层的所述底部。
44.根据权利要求43所述的装置，其中所述第一阶状物和所述第二阶状物具有相同总数目个阶状物。
45.根据权利要求43所述的装置，其中所述操作性导电通路孔仅竖向地延伸穿过所述第一段或所述第二段中的一个而非所述第一段和所述第二段中的另一个中的所述阶状物。
46.一种装置，其包括：
竖向延伸的晶体管阵列，其包括存储器单元；和邻近于并电耦合到所述阵列的所述竖向延伸的晶体管的电路结构，所述电路结构包括：
第一阶梯式结构和邻近的第二阶梯式结构，其分别包括竖直交替的层，所述阶梯式结构包括导电阶状物的第一相对段和第二相对段，所述导电阶状物通过绝缘材料在所述第一阶梯式结构和所述第二阶梯式结构中的每个中至少部分地彼此竖向分离；
所述第一阶梯式结构和所述第二阶梯式结构中的每个中的操作性导电通路孔，所述操作性导电通路孔至少分别竖向地延伸穿过所述导电阶状物中的一个到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层的底部，且分别电耦合到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层下方的电子组件；
所述第一阶梯式结构和所述第二阶梯式结构中的每个中的第一段虚设结构，所述第一段虚设结构至少分别竖向地延伸穿过相应的所述第一阶梯式结构或所述第二阶梯式结构中的所述第一段导电阶状物中的一个到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层的所述底部；和
所述第一阶梯式结构和所述第二阶梯式结构中的每个中的第二段虚设结构，所述第二段虚设结构至少分别竖向地延伸穿过相应的所述第一阶梯式结构或所述第二阶梯式结构中的所述第二段导电阶状物中的一个到相应的所述第一阶梯式结构或所述第二阶梯式结构的所述竖直交替的层的所述底部。
CN201811003989.6A 2017-09-14 2018-08-30 用于形成电路结构的装置和方法 Withdrawn CN109509754A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/705,179 US11177271B2 (en) 2017-09-14 2017-09-14 Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
US15/705,179 2017-09-14

Publications (1)

Publication Number Publication Date
CN109509754A true CN109509754A (zh) 2019-03-22

Family

ID=65631523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003989.6A Withdrawn CN109509754A (zh) 2017-09-14 2018-08-30 用于形成电路结构的装置和方法

Country Status (2)

Country Link
US (2) US11177271B2 (zh)
CN (1) CN109509754A (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US11114379B2 (en) * 2018-06-01 2021-09-07 Micron Technology, Inc. Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry
US11271002B2 (en) * 2019-04-12 2022-03-08 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US10847526B1 (en) * 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11309328B2 (en) * 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
KR20210058563A (ko) 2019-11-14 2021-05-24 삼성전자주식회사 메모리 장치 및 그 제조 방법
US11271006B2 (en) 2019-12-05 2022-03-08 Micron Technology, Inc. Methods of forming charge-blocking material, and integrated assemblies having charge-blocking material
US10978478B1 (en) * 2019-12-17 2021-04-13 Micron Technology, Inc. Block-on-block memory array architecture using bi-directional staircases
US11302634B2 (en) 2020-02-13 2022-04-12 Micron Technology, Inc. Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods
KR20210109808A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 수직형 메모리 소자
CN111492480B (zh) * 2020-03-23 2021-07-09 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
US11355554B2 (en) * 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
DE102021107950A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum fertigen von halbleiterbauelementen mit unterschiedlichen architekturen und damit gefertigte halbleiterbauelemente
KR20220000017A (ko) * 2020-06-24 2022-01-03 삼성전자주식회사 반도체 장치
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889691B2 (en) * 2021-03-24 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11749600B2 (en) * 2021-04-07 2023-09-05 Sandisk Technologies Llc Three-dimensional memory device with hybrid staircase structure and methods of forming the same
US20220406712A1 (en) * 2021-06-16 2022-12-22 Micron Technology, Inc. Microelectronic devices, and related electronic systems and methods
US11961801B2 (en) * 2021-07-12 2024-04-16 Micron Technology, Inc. Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry
US20230137958A1 (en) * 2021-11-02 2023-05-04 Micron Technology, Inc. Integrated Circuitry, Memory Circuitry Comprising Strings Of Memory Cells, And Method Of Forming Integrated Circuitry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224962A1 (en) * 2009-03-03 2010-09-09 Samsung Electronics Co., Ltd. Integrated circuit resistive devices including multiple interconnected resistance layers
US20150129878A1 (en) * 2013-11-08 2015-05-14 Yoo-Cheol Shin Semiconductor device
US20150179660A1 (en) * 2013-12-19 2015-06-25 SanDisk Technologies, Inc. Three Dimensional NAND Device with Channel Located on Three Sides of Lower Select Gate and Method of Making Thereof
US20150179662A1 (en) * 2010-06-30 2015-06-25 Sandisk Technologies Inc. Cobalt-containing conductive layers for control gate electrodes in a memory structure
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20170179151A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395206B2 (en) * 2008-10-09 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
US8765598B2 (en) * 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
KR102568886B1 (ko) * 2015-11-16 2023-08-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9589978B1 (en) 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US9985046B2 (en) * 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
US9876031B1 (en) * 2016-11-30 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10115632B1 (en) * 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
US9953992B1 (en) * 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224962A1 (en) * 2009-03-03 2010-09-09 Samsung Electronics Co., Ltd. Integrated circuit resistive devices including multiple interconnected resistance layers
US20150179662A1 (en) * 2010-06-30 2015-06-25 Sandisk Technologies Inc. Cobalt-containing conductive layers for control gate electrodes in a memory structure
US20150129878A1 (en) * 2013-11-08 2015-05-14 Yoo-Cheol Shin Semiconductor device
US20150179660A1 (en) * 2013-12-19 2015-06-25 SanDisk Technologies, Inc. Three Dimensional NAND Device with Channel Located on Three Sides of Lower Select Gate and Method of Making Thereof
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20170179151A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device

Also Published As

Publication number Publication date
US11889695B2 (en) 2024-01-30
US11177271B2 (en) 2021-11-16
US20220037360A1 (en) 2022-02-03
US20190081061A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN109509754A (zh) 用于形成电路结构的装置和方法
CN109103200B (zh) 半导体器件
US9018692B2 (en) Low cost scalable 3D memory
CN106024794B (zh) 半导体器件及其制造方法
US8456909B2 (en) Nonvolatile memory device and method for fabricating the same
US10109641B2 (en) Semiconductor device and method for manufacturing same
US11094595B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
EP3912190A1 (en) Memory arrays and methods used in forming a memory array
KR102640175B1 (ko) 반도체 장치
CN110858593A (zh) 形成存储器单元的竖向延伸串阵列的方法
TWI739641B (zh) 記憶體元件及其製造方法
JP2018163963A (ja) 半導体装置及びその製造方法
TWI772958B (zh) 立體記憶體元件及其製作方法
JP2019114745A (ja) 半導体装置
CN111668228B (zh) 3d nand存储器及其形成方法
CN113690242A (zh) 三维（3d）半导体存储器件
US20230255023A1 (en) Memory Circuitry Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
WO2021247214A1 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230276622A1 (en) Memory Array Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
TW202137507A (zh) 三維記憶體元件以及其製作方法
US11961801B2 (en) Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry
US20210376122A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
TWI842141B (zh) 包括記憶體單元串之記憶體陣列及用於形成包括記憶體單元串之記憶體陣列之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190322