CN109490684B - 检测usb接口中的漏电流产生条件的装置和方法 - Google Patents

检测usb接口中的漏电流产生条件的装置和方法 Download PDF

Info

Publication number
CN109490684B
CN109490684B CN201810952809.2A CN201810952809A CN109490684B CN 109490684 B CN109490684 B CN 109490684B CN 201810952809 A CN201810952809 A CN 201810952809A CN 109490684 B CN109490684 B CN 109490684B
Authority
CN
China
Prior art keywords
pin
pull
channel configuration
impedance
vbus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810952809.2A
Other languages
English (en)
Other versions
CN109490684A (zh
Inventor
高恩惠
金济国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109490684A publication Critical patent/CN109490684A/zh
Application granted granted Critical
Publication of CN109490684B publication Critical patent/CN109490684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6683—Structural association with built-in electrical component with built-in electronic circuit with built-in sensor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • G01R27/18—Measuring resistance to earth, i.e. line to ground
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

一种用于检测通用串行总线(USB)接口中的漏电流产生条件的装置，包括至少一个上拉电路，其连接到至少一个电源引脚；以及端口控制器，其被构造为检测接地引脚与所述至少一个电源引脚之间的至少一个阻抗，基于检测到的所述至少一个阻抗检测所述至少一个电源引脚中的漏电流产生条件，以及响应于被检测的漏电流产生条件激活检测信号，端口控制器被构造为通过控制所述至少一个上拉电路以上拉所述至少一个电源引脚并检测所述至少一个电源引脚的电压来检测所述至少一个阻抗。

Description

检测USB接口中的漏电流产生条件的装置和方法
相关申请的交叉引用
本申请要求于2017年9月12日在韩国知识产权局提交的韩国专利申请No.10-2017-0116660的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思涉及通用串行总线(USB)接口，并且更具体地，涉及检测USB接口中的漏电流产生条件的装置和/或方法。
背景技术
USB(或USB标准)是用于定义在装置之间通信的线缆、连接器和通信协议的标准，而USB接口广泛应用于各种应用中。USB定义了用于电力传输的标准以及用于数据发送/接收的协议。例如，USB电力输送(PD)指定高电力传输(例如，20V-5A的传输)。因此，当发送电力的节点与另一节点短路时(例如，当导电杂质进入USB插口或在USB线缆中发生短路时)，在用作通过USB接口供应电力的源的装置中会发生过大的功耗，并且会通过过电流对装置造成损害。
发明内容
本发明构思涉及通用串行总线(USB)接口，并且提供检测USB接口中的漏电流产生条件的装置和/或方法。
根据本发明构思的示例实施例，一种用于检测USB接口中的漏电流产生条件的装置包括：至少一个上拉电路，其连接到至少一个电源引脚；以及端口控制器，其被构造为检测接地引脚与所述至少一个电源引脚之间的至少一个阻抗，基于检测到的所述至少一个阻抗检测所述至少一个电源引脚中的漏电流产生条件，以及响应于被检测的漏电流产生条件激活检测信号，端口控制器被构造为通过控制所述至少一个上拉电路以上拉所述至少一个电源引脚并检测所述至少一个电源引脚的电压来检测所述至少一个阻抗。
根据本发明构思的示例实施例，一种装置包括：USB插口，其包括接地引脚和至少一个电源引脚；至少一个上拉电路，其连接到所述至少一个电源引脚；以及端口控制器，其被构造为通过控制所述至少一个上拉电路以上拉所述至少一个电源引脚来检测接地引脚与所述至少一个电源引脚之间的至少一个阻抗，并且基于检测到的所述至少一个阻抗响应于在USB插口中检测的漏电流产生条件激活检测信号。
根据本发明构思的示例实施例，一种检测USB接口中的漏电流产生条件的方法包括以下步骤：检测接地引脚与至少一个电源引脚之间的至少一个阻抗；以及基于检测到的所述至少一个阻抗响应于在USB插口中检测的漏电流产生条件激活检测信号。所述检测的步骤包括：上拉所述至少一个电源引脚；检测所述至少一个电源引脚的电压；以及基于检测到的电压估计所述至少一个阻抗。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本发明构思的示例实施例，其中：
图1是示出根据示例实施例的通用串行总线(USB)装置的框图；
图2是示出根据示例实施例的图1的USB插口的示例的框图；
图3A和图3B是示出根据一些示例实施例的USB插口的可能状态的框图；
图4A和图4B示出了根据一些示例实施例的图3A的终端电路的等效电路的示例；
图5是示出根据示例实施例的图4B的终端电路和端口控制器的操作的时序图；
图6是示出根据示例实施例的USB装置的框图；
图7A至图7C是示出根据一些示例实施例的USB插口的可能状态的框图；
图8A和图8B示出了根据一些示例实施例的图7A的终端电路的等效电路的示例；
图9是示出根据示例实施例的图7A至图7C的终端电路和端口控制器的操作的时序图；
图10是示出根据示例实施例的USB装置的框图；
图11是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图；
图12A和图12B是示出根据一些示例实施例的图11的操作S40的示例的流程图；
图13是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图；以及
图14是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图。
具体实施方式
图1是示出根据示例实施例的通用串行总线(USB)装置100的框图。USB装置100可为能够通过USB接口与另一装置通信的任何装置。例如，USB装置100可为固定装置(例如，台式计算机或服务器)，也可以是移动装置(例如，膝上型计算机、移动电话或平板个人计算机(PC))。此外，USB装置100可为上述装置中包括的组件，并且被构造为提供USB接口。如图1所示，USB装置100可包括USB插口110、终端电路120、端口控制器130、电源电路140、主控制器150和信号产生器160。
为了与配对的USB实体连接，例如，可将USB插口110连接至作为USB实体的一部分的USB线缆或USB插头。USB插口110可包括多个暴露的引脚，并且通过所述多个暴露的引脚，可以发送/接收信号或者可以传输电力。例如，如图1所示，USB插口110可包括用于发送传输信号TX、接收到的信号RX、信道配置信号CC1和CC2、VBUS电压V_BUS和地电压GND的引脚。图1中所示的通过USB插口110的信号仅是示例。在一些示例实施例中，诸如子带使用信号SBU1和SBU2的额外信号可通过USB插口110。在一些示例实施例中，传输信号TX和接收到的信号RX可以是差分信号，并且USB插口110可包括分别对应于传输信号TX和接收到的信号RX的成对的引脚。在一些示例实施例中，USB插口110可具有下面参照图2描述的根据USB Type-C的引脚排列。然而，本示例实施例不限于此。
当在USB插头未连接至USB插口110而杂质进入USB插口110中时，或者当在连接至USB插口110的USB线缆中发生短路时，被包括在USB插口110中的引脚中的两个或更多个引脚可彼此电连接。引脚不正确地彼此电连接可产生漏电流，从而导致通过USB接口的通信故障，并且过大的漏电流甚至可对USB装置100造成损坏。例如，当USB装置100是便携式装置或被包括在便携式装置中的组件时，诸如水或金属的导电材料可容易地进入USB插口110中。如下所述，本发明构思的一些示例实施例可通过检测被包括在USB插口110中的引脚之间的低阻抗来检测漏电流产生条件。因此，可通过当检测到漏电流产生条件时中断漏电流或者发出警报来降低不期望的功耗，和/或可保护USB装置100免受过大的漏电流导致的损坏。在一些示例实施例中，可检测到USB插口110的引脚中的电源引脚之间(例如，接地引脚与用于传输电力的引脚之间)的低阻抗。下文中，尽管描述了杂质进入USB插口110中的状态导致漏电流，但是应该理解，各种其它因素也可导致漏电流。
终端电路120可受端口控制器130控制，并且可根据对USB插口110的USB需求提供终端。例如，终端电路120可在端口控制器130的控制下将通道配置信号CC1和CC2发送至USB插口110，或者可将从USB插口110接收到的通道配置信号CC1和CC2发送至端口控制器130。在端口控制器130的控制下，终端电路120可提供用于为有源线缆提供电力的VCONN电压V_CONN(例如，为了控制从电源电路140至USB插口110的电力供应)。
终端电路120可包括上拉电路121。上拉电路121可在端口控制器130的控制下上拉被包括在USB插口110中的至少一个引脚。例如，上拉电路121可包括用于供应电流的电流源，如图8A所示，并且可包括上拉电阻器(例如，一端连接至正供应电压的电阻器)，如图8B所示。在端口控制器130的控制下，上拉电路121可根据USB需求满足上拉需求，并且可用于检测被包括在USB插口110中的引脚之间的低阻抗。
端口控制器130可通过与终端电路120通信来控制终端电路120，并且可根据通过终端电路120接收到的信号控制USB接口。例如，端口控制器130可控制通过USB插口110供应至外部或者从外部接收到的端口电力，并且可根据USB需求处理通道配置信号CC1和CC2。此外，端口控制器130可控制终端电路120的上拉电路121以根据USB需求形成对被包括在USB插口110中的引脚的上拉，可控制上拉电路121以检测引脚之间的低阻抗，并且可基于从终端电路120接收到的信号测量阻抗或检测低阻抗。在一些示例实施例中，端口控制器130可为通过逻辑综合、处理器、包括在存储将由处理器执行的指令的存储器中的软件块或它们的组合实施的逻辑块。
当根据从终端电路120接收到的信号检测到低阻抗时，例如，端口控制器130可产生激活的检测信号DET，其指示检测到低阻抗。可将检测信号DET提供至主控制器150和/或电源电路140，如图1所示，并且主控制器150和电源电路140可根据指示低阻抗的检测信号DET执行操作，如下所述。在一些示例实施例中，终端电路120和端口控制器130可被包括在一个集成电路中，并且包括终端电路120和端口控制器130的该集成电路可被称作电力输送集成电路(PDIC)。
电源电路140可产生VBUS电压V_BUS并且将其提供至USB插口110。在一些示例实施例中，当USB装置100支持能够在源节点(source)(或主机)与终节点(sink)(或装置)之间切换的双角色端口(DRP)时，电源电路140可通过经USB插口110接收VBUS电压V_BUS将通过VBUS电压V_BUS供应的电力分布至USB装置100的其它组件。此外，电源电路140可产生用于为有源线缆提供电力的VCONN电压V_CONN，并且将其提供至终端电路120。可在端口控制器130的控制下通过终端电路120的操作将VCONN电压V_CONN提供至USB插口110的CC1引脚(例如，图2中的A5)或CC2引脚(例如，图2中的B5)。这里，诸如VBUS电压V_BUS和VCONN电压V_CONN的用于传输电力的正供应电压可被称作电源电压。
如图1所示，电源电路140可与主控制器150通信，并且可从端口控制器130接收检测信号DET。例如，电源电路140可包括用于中断电源电压(例如，VCONN电压V_CONN和/或VBUS电压V_BUS)的输出的至少一个开关。电源电路140可根据检测信号DET和/或在主控制器150的控制下接通或关断所述至少一个开关。在一些示例实施例中，当在USB插口110中检测到漏电流产生条件时，电源电路140可响应于激活的检测信号DET和/或在主控制器150的控制下，通过关断至少一个开关来减轻或防止从电源电压供应过电流。
主控制器150可产生传输信号TX或处理接收到的信号RX，并且可与端口控制器130通信。例如，主控制器150可包括USB端口管理器(未示出)，并且USB端口管理器可通过与端口控制器130通信来操作端口策略和USB PD(电力输送)协议。可通过主控制器150和端口控制器130一起实施USB接口的状态机。
如图1所示，主控制器150可从端口控制器130接收检测信号DET，并且根据检测信号DET执行(一个或多个)操作。在一些示例实施例中，当从端口控制器130接收到指示在USB插口110中检测到漏电流产生条件的激活的检测信号DET时，主控制器150可产生警报控制信号CTRL并且将其提供至信号产生器160，以使得信号产生器160产生警报信号S_ALA。在一些示例实施例中，端口控制器130可通过响应于激活的检测信号DET控制电源电路140来中断电源电压以防其被供应至USB插口110。
信号产生器160可根据从主控制器150提供的警报控制信号CTRL产生USB装置100的用户可识别的警报信号S_ALA。在一些示例实施例中，警报信号S_ALA可为声音，并且信号产生器160可包括例如用于输出声音的扬声器和/或蜂鸣器。在一些示例实施例中，警报信号S_ALA可为可见信号，并且信号产生器160可包括诸如液晶显示器(LCD)的显示组件和/或诸如发光二极管(LED)的灯。当信号产生器160包括显示组件时，可根据警报控制信号CTRL在显示组件上显示警报窗口。在一些示例实施例中，警报信号S_ALA可为USB装置100的振动，并且信号产生器160可包括用于产生振动的组件(例如，电机)。
图2是示出根据示例实施例的图1的USB插口的示例的框图。详细地说，图2示出了根据USB Type-C的USB插口110'。下文中，将参照图1描述图2。
参照图2，USB插口110'可具有对称引脚排列。由于USB Type-C中定义了对称引脚排列，USB插口和USB插头可在任何方向上正常连接。USB插口110'可设有数据总线，并且可包括TX1+引脚A2、TX1-引脚A3、RX1+引脚B11、RX1-引脚B10、TX2+引脚B2、TX2-引脚B3、RX2+引脚A11和RX2-引脚A10。USB插口110'可包括作为电力总线的VBUS引脚A4、A9、B4和B9，并且CC1引脚A5或CC2引脚B5可根据相对于USB插头的耦接方向用作用于发送VCONN电压V_CONN的电源引脚。另外，USB插口110'可包括两个边带使用(SBU)引脚A8和B8，并且可包括两个通道配置(CC)引脚A5和B5。CC1引脚A5和CC2引脚B5可统一被称作CC引脚。与USB插口110'不同的是，在一些示例实施例中，与USB插口110'连接的USB插头可包括一个通道配置引脚CC和专用VCONN引脚。最后，USB插口110'可包括布置在其边缘的四个接地引脚A1、A12、B1和B12。四个VBUS引脚A4、A9、B4和B9可在USB插口110'中或在图1的终端电路120处互相电连接(例如，具有等电位)，并且四个接地引脚A1、A12、B1和B12也可在USB插口110'中或在图1的终端电路120处互相电连接。如图2所示，USB Type-C可包括多个电源引脚，因此可不耐受由于导电杂质的进入而导致的漏电流。
如以上参照图1的描述，当杂质进入USB插口110'中或者在连接至USB插口110'的USB线缆中发生短路时，可产生漏电流。例如，当在电源引脚(即，VBUS引脚A4、A9、B4和B9)、接地引脚A1、A12、B1和B12以及用于供应电力的CC1引脚A5或CC2引脚B5之间形成电通路时，漏电流可明显增大。因此，如图2所示，通过检测在电源引脚A5、B5和A9与接地引脚之间形成的阻抗Z_CC1、Z_CC2和Z_VBUS，可预测漏电流产生条件(例如，漏电流的产生)。也就是说，可检测CC1引脚A5与接地引脚A1之间的第一CC阻抗Z_CC1、CC2引脚B5与接地引脚B1之间的第二CC阻抗Z_CC2和VBUS引脚A9与接地引脚A12之间的VBUS阻抗Z_VBUS。因为接地引脚A1、A12、B1和B12互相电连接，所以第一CC阻抗Z_CC1可代表CC1引脚A5与地节点之间的阻抗，并且第二CC阻抗Z_CC2可代表CC2引脚B5与地节点之间的阻抗。因为VBUS引脚A4、A9、B4和B9互相电连接，所以VBUS阻抗Z_VBUS可代表V_BUS节点与地节点之间的阻抗。因此，在随后的附图中，检测到的阻抗示为图2所示的引脚之间的阻抗，但是示例实施例不限于此。
图3A和图3B是示出根据一些示例实施例的USB插口的可能状态的框图。详细地说，图3A示出了开路状态(例如，没有东西插入USB插口210中的状态)，图3B示出了导电杂质进入USB插口210中的状态。下文中，为了简单起见，将省略关于图3A和图3B的描述中的重复描述。
如图3A和图3B所示，USB装置200可包括USB插口210、终端电路220和端口控制器230。USB插口210可包括VBUS引脚A9和接地引脚A12，并且终端电路220可电连接至VBUS引脚A9。端口控制器230可从终端电路220接收输入电压VIN，并且可将开关控制信号C_SW提供至终端电路220。
参照图3A，终端电路220可包括上拉电路221和开关222。开关222可具有连接至USB插口210的VBUS引脚A9的一端和连接至上拉电路221的一端，并且可通过从端口控制器230接收到的开关控制信号C_SW被接通/关断。因此，当开关222被接通时，上拉电路221和VBUS引脚A9可彼此电连接，而当开关222被关断时，上拉电路221和VBUS引脚A9可彼此电断开。开关222可具有用于根据开关控制信号C_SW电连接或断开两端的任何结构。在一些示例实施例中，开关222可包括具有向其施加开关控制信号C_SW的栅极的NMOS晶体管或者PMOS晶体管。在一些示例实施例中，因为可根据USB PD向VBUS施加相对高的电压(例如，20V)，所以开关222可包括具有相对高的操作电压的功率晶体管。这里，开关222可被称作VBUS检测开关。
上拉电路221可上拉输入电压(VIN)节点。例如，上拉电路221可包括下面参照图4A描述的上拉电阻器，并且可包括下面参照图4B描述的电流源。因此，如图3A所示，当开关222关断时，输入电压VIN可通过上拉电路221保持不变，而当开关222接通时，输入电压VIN可取决于VBUS引脚A9的状态。
端口控制器230可通过开关控制信号C_SW接通开关222以测量VBUS引脚A9与接地引脚A12之间的阻抗(或者VBUS阻抗)。例如，端口控制器230可将开关控制信号C_SW接通期望(或可替换地，预定)的时间段，并且可测量VBUS引脚A9与接地引脚A12之间的阻抗。在图3A中，当开关222接通时，端口控制器230可接收具有由上拉电路221导致的电平的输入电压VIN。当VBUS引脚A9和接地引脚A12互相绝缘时，不管开关222接通与否，端口控制器230可接收基本相同电平的输入电压VIN。在一些示例实施例中，端口控制器230可包括接收输入电压VIN(或者通过放大输入电压VIN获得的电压)的模数转换器(ADC)，并且可基于模数转换器的数字输出检测输入电压VIN的电平。在一些示例实施例中，端口控制器230可包括根据输入电压VIN相对于至少一个期望(或可替换地，预定)参考电压(例如，图5中的V_REF)的电平而提供不同输出的比较器电路，并且可基于至少一个比较器的输出检测输入电压VIN的电平。
参照图3B，杂质可进入USB插口210中，因此可在VBUS引脚A9与接地引脚A12之间形成阻抗Z3。因此，如图3B所示，当开关222根据开关控制信号C_SW关断时，输入电压VIN可具有由上拉电路221导致的电平，而当开关222根据开关控制信号C_SW接通时，输入电压VIN可具有通过阻抗Z3下降的电平。
上拉电路221可具有基于进入USB插口210中的杂质的阻抗Z3的范围确定的驱动强度。在图3A和图3B的每一个中，当开关接通时，输入电压VIN可具有不同电平，并且可确定上拉电路221的驱动强度以使得端口控制器230通过由于阻抗Z3导致的输入电压VIN的电平变化而将图3A的状态与图3B的状态进行区分。
在一些示例实施例中，可基于端口控制器230相对于输入电压VIN的分辨率确定上拉电路221的驱动强度。如上所述，端口控制器230可包括模数转换器或者比较器以检测输入电压VIN的电平改变，并且可根据模数转换器或比较器的分辨率确定上拉电路221的驱动强度，以使得模数转换器或比较器可根据杂质的阻抗Z3的范围输出合适的信号。上拉电路221的驱动强度可随着上拉电阻器的电阻减小而增大，并且可随着电流源的电流强度增大而增大。
图4A和图4B示出了根据一些示例实施例的图3A的终端电路220的等效电路的示例。详细地说，图4A示出了包括上拉电阻器R_PU的终端电路220a，图4B示出了包括电流源CS的终端电路220b。如以上参照图3A和图3B的描述，图4A和图4B的终端电路220a和220b以及端口控制器230a和230b可检测VBUS引脚A9与地电位之间的阻抗Z4a和Z4b。下文中，将参照图3A描述图4A和图4B，并且为了简单起见，将省略关于图4A和图4B的描述中的重复描述。
参照图4A，终端电路220a可连接至VBUS引脚A9，将输入电压VIN提供至端口控制器230a，并且从端口控制器230a接收开关控制信号C_SW。如图3A的USB装置200，终端电路220a可包括上拉电路221a和开关222a。
上拉电路221a可包括上拉电阻器R_PU。上拉电阻器R_PU可具有连接至正供应电压VDD的一端，并且可上拉输入电压(VIN)节点。开关222a可包括晶体管N4a、连接至晶体管N4a和上拉电路221a的电阻器R4a和布置在地电位与晶体管N4a的栅极之间的下拉电阻器R_PD。在图4A中，晶体管N4a可为NMOS晶体管。NMOS晶体管可具有分别连接至VBUS引脚A9和电阻器R4a的源极和漏极以及向其施加开关控制信号C_SW的栅极。因此，当开关控制信号C_SW具有高电压(例如，约为正供应电压)时，晶体管N4a可导通，并且可在上拉电路221a与VBUS引脚A9之间形成电荷运动通路。另一方面，当开关控制信号C_SW具有低电压(例如，约为负供应电压或地电压)时，晶体管N4a可截止，并且上拉电路221a与VBUS引脚A9之间的电荷运动通路可中断。如图4A所示，当下拉电阻器R_PD连接至晶体管N4a时，即使开关控制信号C_SW被浮置，晶体管N4a也可截止。在一些示例实施例中，当开关控制信号C_SW可被端口控制器230a控制以具有低电压(例如，地电压)时，可省略下拉电阻器R_PD。
当晶体管N4a被低电压开关控制信号C_SW关断时，输入电压VIN可与正供应电压VDD匹配。为了测量VBUS引脚A9与地电位之间的阻抗，当晶体管N4a通过高电压开关控制信号C_SW被接通时，输入电压VIN可具有通过上拉电阻器R_PU、电阻器R4a和阻抗Z4a对正供应电压VDD进行划分获得的电平。当杂质未进入USB插口中因此阻抗Z4a较高时，输入电压VIN可与正供应电压VDD具有基本相同的电平。当导电杂质进入USB插口中因此阻抗Z4a较低时，输入电压VIN可比正供应电压VDD具有更低的电平。因此，当输入电压VIN从正供应电压VDD降至特定(或可替换地，预定)电平或更低时，端口控制器230a可产生指示存在杂质的检测信号(例如，图1的DET)。上拉电阻器R_PU、电阻器R4a和下拉电阻器R_PD可基于阻抗Z4a的范围和端口控制器230b相对于输入电压VIN的分辨率具有适于检测阻抗Z4a的电阻。在一些示例实施例中，因为可将相对高的正电压(例如，20V)施加至VBUS引脚A9，所以电阻器R4a可基于正供应电压VDD和端口控制器230a的操作电压具有适于保护电路的电阻(例如，几十至几百kΩ)。
参照图4B，终端电路220b可连接至VBUS引脚A9，将输入电压VIN提供至端口控制器230b，以及从端口控制器230b接收开关控制信号C_SW。此外，如图4B所示，终端电路220b可接收上拉控制信号C_PU。此外，终端电路220b可包括上拉电路221b和开关222b。
上拉电路221b可包括产生上拉电流I_PU的电流源CS。电流源CS可通过提供上拉电流I_PU来上拉输入电压(VIN)节点。电流源CS可从端口控制器230b接收上拉控制信号C_PU，并且可根据上拉控制信号C_PU改变上拉电流I_PU的幅值。例如，端口控制器230b可通过利用不同强度的上拉电流I_PU检测阻抗Z4b来提高阻抗Z4b的检测精度。通过当在相对小的上拉电流I_PU(例如，相对小的驱动强度)下阻抗Z4b高时不产生相对大的上拉电流I_PU(例如，相对大的驱动强度)，端口控制器230b可降低检测阻抗Z4b消耗的功率。上拉控制信号C_PU可禁用电流源CS，并且禁用的电流源CS可不产生上拉电流I_PU，因此终端电路220b的功耗可降低。虽然图4A中未示出，但是在一些示例实施例中，图4A的上拉电阻器R_PU可为其电阻在端口控制器230a的控制下改变的可变电阻器，并且当从相对大的电阻(例如，相对小的驱动强度)调整为相对小的电阻(例如，相对大的驱动强度)时，端口控制器230a可检测阻抗Z4a。
在一些示例实施例中，电流源CS可为根据USB接口中的USB需求用于上拉的电流源。例如，如下面参照图7A的描述，USB需求可指定将80μA、180μA和330μA供应至图2的CC1引脚A5和CC2引脚B5，并且为了该目的，终端电路220b可包括将电流供应至CC1引脚A5和CC2引脚B5的至少一个电流源。这样，供应至CC1引脚A5和CC2引脚B5的电流可被称作源节点CC终端(Rp)电流。将电流供应至CC1引脚A5和CC2引脚B5的电流源可共同用于检测VBUS引脚A9与地电位之间的阻抗Z4b，并且可通过80μA、180μA和330μA中的至少一个上拉电流I_PU检测所述阻抗Z4b。
开关222b可包括晶体管N4b、下拉电阻器R_PD和连接至晶体管N4b和上拉电路221b的电阻器R4b。像图4A的开关222a那样，图4B的开关222b也可根据来自端口控制器230b的开关控制信号C_SW形成或中断上拉电路221b与VBUS引脚A9之间的电荷运动通路。
图5是示出根据示例实施例的图4B的终端电路220b和端口控制器230b的操作的时序图。详细地说，图5示出了随着时间的推移用于启用/禁用电流源CS的上拉控制信号C_PU、用于接通/关断开关222b的开关控制信号C_SW、从终端电路220b提供的输入电压VIN和由端口控制器230b产生的检测信号DET。在图5中，上拉控制信号C_PU、开关控制信号C_SW和检测信号DET是高有效信号，其中高电平可指示有效状态，低电平可指示无效状态。在图5中，假设USB插口在时间t11至t13开路，并且导电杂质在时间t21至t24进入。下文中，将参照图4B描述图5。
在时间t11，针对阻抗Z4b的检测，端口控制器230b可激活上拉控制信号C_PU。因为开关222b根据去激活的开关控制信号C_SW处于关断状态，所以输入电压VIN可由电流源CS提升，如图5所示。在时间t12，端口控制器230b可激活开关控制信号C_SW。因为USB插口处于开路状态，所以VBUS引脚A9与地电位之间的阻抗Z4b可较高(例如，无限大)，因此输入电压VIN的电平可基本保持。端口控制器230b可在时间t12之后测量输入电压VIN，并且可由于输入电压VIN高于参考电压V_REF而识别出USB插口处于开路状态。结果，检测信号DET可保持在无效状态。在时间t13，端口控制器230b可将上拉控制信号C_PU和开关控制信号C_SW去激活，并且完成对阻抗Z4b的检测。
在从时间t11过去特定时段之后，在时间t21，端口控制器230b可再次激活上拉控制信号C_PU，以检测阻抗Z4b。因为开关222b根据去激活的开关控制信号C_SW处于关断状态，输入电压VIN可由电流源CS提升。在时间t22，端口控制器230b可激活开关控制信号C_SW，并且VBUS引脚A9与地电位之间的阻抗Z4b可由于进入USB插口的导电杂质而较低，因此输入电压VIN可如图5所示地降低。端口控制器230b可在时间t22之后测量输入电压VIN，并且可由于输入电压VIN低于参考电压V_REF而识别出杂质进入USB插口中。在时间t23，端口控制器230b可由于输入电压VIN的低电平而激活检测信号DET。如以上参照图5的描述，可将激活的检测信号DET发送至主控制器150和/或电源电路140。在时间t24，端口控制器230b可将上拉控制信号C_PU和开关控制信号C_SW去激活，并且完成对阻抗Z4b的检测。
图6是示出根据示例实施例的USB装置200c的框图。如图6所示，USB装置200c可包括终端电路220c、端口控制器230c、电源电路240c和VBUS开关201。如下所述，从端口控制器230c输出的激活的检测信号DET可阻止通过VBUS引脚A9输出VBUS电压V_BUS。
终端电路220c可连接至VBUS引脚A9并且可根据端口控制器230c的开关控制信号C_SW将输入电压VIN提供至端口控制器230c。端口控制器230c可基于输入电压VIN检测VBUS引脚A9与地电位之间的阻抗Z6，并且当检测到的阻抗Z6低于特定(或者可替换地，预定)参考值时，端口控制器230c可输出指示杂质进入USB插口中的激活的检测信号DET。
电源电路240c可产生VBUS电压V_BUS并且可接收检测信号DET。此外，电源电路240c可产生用于控制VBUS开关201的VBUS控制信号C_VBUS。VBUS开关201可根据VBUS控制信号C_VBUS将由电源电路240c产生的VBUS电压V_BUS发送至VBUS引脚A9或者中断该传输。电源电路240c可响应于激活的检测信号DET通过VBUS控制信号C_VBUS关断VBUS开关201，从而中断、减轻或防止地电位与VBUS电压V_BUS之间由于低阻抗Z6造成的漏电流。VBUS开关201可具有用于根据VBUS控制信号C_VBUS电连接或断开两端的任何结构，并且可包括例如具有栅极的NMOS晶体管或者PMOS晶体管，VBUS控制信号C_VBUS施加至所述栅极。
在一些示例实施例中，VBUS开关201可受从端口控制器230c输出的控制信号的控制。在一些示例实施例中，VBUS开关201可受从图1的主控制器150输出的控制信号的控制。在一些示例实施例中，作为从端口控制器230c接收检测信号DET的替代，电源电路240c可根据从被构造为接收检测信号DET的图1的主控制器150接收到的信号产生VBUS控制信号C_VBUS。此外，VBUS开关201可被包括在电源电路240c中。
图7A至图7C是示出根据一些示例实施例的USB插口的可能状态的框图。详细地说，图7A示出了USB插口310开路的状态，图7B示出了USB插口310通过线缆500连接至配对的USB装置600的USB插口610的状态，图7C示出了导电杂质进入USB插口310中的状态。下文中，虽然参照图7A至图7C主要描述了CC1引脚A5，但是应该理解，对CC1引脚A5的描述也可应用于CC2引脚B5。
如图7A至图7C所示，USB装置300可包括USB插口310、终端电路320和端口控制器330。USB插口310可包括CC1引脚A5、CC2引脚B5和接地引脚A12，并且终端电路320可电连接至CC1引脚A5和CC2引脚B5。端口控制器330可从终端电路320接收第一输入电压VIN1和第二输入电压VIN2，并且可将第一上拉控制信号C_PU1和第二上拉控制信号C_PU2以及第一开关控制信号C_SW1和第二开关控制信号C_SW2提供至终端电路320。
参照图7A，终端电路320可包括第一上拉电路321和第二上拉电路323以及第一开关322和第二开关324。第一开关322可根据第一开关控制信号C_SW1将CC1引脚A5连接至第一上拉电路321或者VCONN电压V_CONN。
第一上拉电路321可通过上拉第一输入电压(VIN1)节点根据USB需求提供CC1引脚A5的终端。例如，第一上拉电路321可包括在1.7V至5.5V提供80μA、180μA或330μA以根据USB需求提供源节点CC终端Rp的电流源，可包括一端连接至4.75V至5.5V的正供应电压并且具有56kΩ、22kΩ的上拉电阻器，或者可包括一端连接至3.3V的正供应电压并且具有36kΩ、12kΩ或4.7kΩ的上拉电阻器。在一些示例实施例中，第一上拉电路321可提供上述多个源节点CC终端Rp中的多个终端，并且可根据第一上拉控制信号C_PU1选择所述多个终端之一。如下所述，端口控制器330可使用用于提供CC1引脚A5的源节点CC终端的第一上拉电路321，以测量CC1引脚A5与接地引脚A12之间的阻抗(或者第一CC阻抗)。
为了测量CC1引脚A5与接地引脚A12之间的阻抗，端口控制器330可通过第一开关控制信号C_SW1控制第一开关322，以使得第一开关322可与第一上拉电路321和CC1引脚A5连接。例如，端口控制器330可控制第一开关322与第一上拉电路321和CC1引脚A5连接特定(或者可替换地，预定)时段，并且可测量CC1引脚A5与接地引脚A12之间的阻抗。相似地，可测量CC2引脚B5与接地引脚A12之间的阻抗(或者第二CC阻抗)，并且当第一CC阻抗和第二CC阻抗中的至少一个指示存在杂质时，端口控制器330可产生激活的检测信号DET。在一些示例实施例中，端口控制器330可支持能够在源节点(或主机)与终节点(或装置)之间切换的双角色端口(DRP)，并且可在从终节点状态至源节点状态(例如，10至20次/秒)的转变时段检测CC阻抗(例如，第一CC阻抗和第二CC阻抗)。
参照图7B，线缆500的一端可连接至USB装置300的USB插口310，并且配对的USB装置600可连接至线缆500的另一端。也就是说，USB装置300可通过线缆500与配对的USB装置600执行USB通信，并且图7B示出了USB装置300用作源节点(或主机)，配对的USB装置600用作终节点(或装置)。也就是说，如图7B所示，USB装置300的CC1引脚A5可连接至上拉电路321，CC2引脚B5可连接至VCONN电压(V_CONN)节点，同时终节点CC终端Rd可形成在配对的USB装置600的CC1引脚A5和CC2引脚B5处。
线缆500可将包括在USB装置300的USB插口310中的CC1引脚A5和CC2引脚B5电连接至包括在配对的USB装置600的USB插口610中的CC1引脚A5或CC2引脚B5，同时可针对互相未电连接的USB插口310和610的CC1引脚A5或CC2引脚B5提供电力电缆终端Ra。也就是说，USB插口310和610可如图7B所示地连接。与图7B不同，可向USB插口310的CC1引脚A5提供电力电缆终端Ra，并且CC2引脚B5可电连接至配对的USB装置600的CC1引脚A5或CC2引脚B5。这样，USB插口310的CC1引脚A5和CC2引脚B5可连接至地，其以约1kΩ的电阻器作为电力电缆终端Ra。因此，当在CC1引脚A5或CC2引脚B5检测到电力电缆终端Ra时，端口控制器330可确定其处于正常状态。也就是说，端口控制器330可产生去激活的检测信号DET。
参照图7C，杂质可进入USB插口310中，因此在CC1引脚A5与接地引脚A12之间可发生阻抗Z_CC1，并且在CC2引脚B5与接地引脚A12之间可发生阻抗Z_CC2。因此，如图7C所示，当CC1引脚A5根据第一开关控制信号C_SW1通过第一开关322连接至第一上拉电路321时，第一输入电压VIN1可具有由阻抗Z_CC1降低的电平。相似地，当CC2引脚B5根据第二开关控制信号C_SW2通过第二开关324连接至第二上拉电路323时，第二输入电压VIN2可具有由阻抗Z_CC2降低的电平。
在一些示例实施例中，端口控制器330可通过第一上拉控制信号C_PU1调整第一上拉电路321的驱动强度。例如，第一上拉电路321可包括能够根据第一上拉控制信号C_PU1产生80μA、180μA和330μA之一的电流源。因此，端口控制器330可控制第一上拉电路321以在检测到阻抗Z_CC1时产生特定幅值的电流(例如，330μA)，并且可产生第一上拉控制信号C_PU1，以使得可从相对小的电流中逐渐产生相对大的电流，如以上参照图4B的描述。此外，如以上参照图3A和图3B的描述，可基于端口控制器330相对于第一输入电压VIN1的分辨率确定第一上拉电路321的驱动强度。
图8A和图8B示出了根据一些示例实施例的图7A的终端电路320的等效电路的示例。详细地说，图8A示出了包括上拉电阻器VR_PU的终端电路320a，图8B示出了包括第一电流源CS1的终端电路320b。如以上参照图7A至图7C的描述，图8A和图8B的终端电路320a和320b和端口控制器330a和330b可分别检测CC1引脚A5与地电位之间的阻抗Z8a和Z8b。在图8A和图8B中，假设终端电路320a和320b设为使得CC1引脚A5的电压(例如，第一输入电压VIN1)输入至端口控制器330a或330b以检测阻抗Z8a或Z8b。下文中，参照图8A和图8B描述的内容也可应用于检测CC2引脚B5与地电位之间的阻抗，并且为了简单起见，将省略关于图8A和图8B的描述中的重复描述。
参照图8A，终端电路320a可连接至CC1引脚A5，可将第一输入电压VIN1提供至端口控制器330a，并且可包括从端口控制器330a接收第一上拉控制信号C_PU1的电阻器子电路321a。电阻器子电路321a可用作图7A的第一上拉电路321，并且可提供一端连接至5V的正供应电压的可变上拉电阻器VR_PU。也就是说，电阻器子电路321a可根据第一上拉控制信号C_PU1改变上拉电阻器VR_UP的电阻，例如，上拉电阻器VR_PU的电阻可在56kΩ、22kΩ和10kΩ之间切换。端口控制器330a可在检测阻抗Z8a的时将上拉电阻器VR_PU逐渐变为或设为最低电阻。
第一输入电压VIN1可具有通过上拉电阻器VR_PU和阻抗Z8a划分5V而获得的电平。当杂质未进入USB插口中，因此阻抗Z8a相对高时，第一输入电压VIN1具有大约与5V相等的电平，而当导电杂质进入USB插口中，因此阻抗Z8a相对低时，第一输入电压VIN1可具有低于5V的电平。
参照图8B，终端电路320b可连接至CC1引脚A5，可将第一输入电压VIN1提供至端口控制器330b，并且可包括从端口控制器330b接收第一上拉控制信号C_PU1的第一电流源CS1。第一电流源CS1可用作图7A的第一上拉电路321，并且可产生可变电流I_CC。第一电流源CS1可根据第一上拉控制信号C_PU1改变电流I_CC的幅值。例如，电流I_CC可在80μA、180μA和330μA之间切换。端口控制器330b可在检测阻抗Z8b的过程中设置电流I_CC的最大值，或者可将其逐渐变为最大值。
图9是示出根据示例实施例的图7A至图7C的终端电路320和端口控制器330的操作的时序图。详细地说，图9示出了随着时间的推移用于控制图7A的第一开关322的第一开关控制信号C_SW1、从终端电路320提供的第一输入电压VIN1和端口控制器330产生的检测信号(DET)。如图5中，第一开关控制信号C_SW1和检测信号DET可为高有效信号。此外，在图9中，假设USB插口在时间t31至t32处于开路状态，在时间t41至t42连接图7B的线缆500，并且导电杂质在时间t51至t53进入。下文中，将参照图7A至图7C描述图9。
在时间t31，端口控制器330可激活第一开关控制信号C_SW1。因此，第一开关322可将上拉电路321电连接至CC1引脚A5。因为USB插口处于开路状态，所以第一输入电压VIN1可基本保持。端口控制器330可在时间t31之后测量第一输入电压VIN1，并且可由于第一输入电压VIN1高于参考电压V_REF'而识别出杂质未进入USB插口中。因此，检测信号DET可保持处于无效状态。在时间t32，端口控制器330可将第一开关控制信号C_SW1去激活，并且完成检测阻抗。
在从时间t31过去特定时段之后，在时间t41，端口控制器330可再次激活第一开关控制信号C_SW1。因为线缆500连接至USB插口310，所以电力电缆终端Ra可形成在CC1引脚A5处，因此第一输入电压VIN1可如图9所示下降。然而，因为第一输入电压VIN1高于参考电压V_REF'，所以端口控制器330可识别出杂质未进入USB插口310中。在时间t42，端口控制器330可将第一开关控制信号C_SW1去激活，并且完成检测阻抗。
在从时间t41过去特定时段之后，在时间t51，端口控制器330可再次激活第一开关控制信号C_SW1。因为杂质进入USB插口310中，所以在CC1引脚A5与地电位之间可形成低阻抗，因此第一输入电压VIN1可如图9所示下降。因为第一输入电压VIN1低于参考电压V_REF'，所以端口控制器330可识别出杂质进入USB插口310中，并且在时间t52可激活检测信号DET。在时间t53，端口控制器330可将第一开关控制信号C_SW1去激活，并且完成检测阻抗。
图10是示出根据示例实施例的USB装置300c的框图。如图10所示，USB装置300c可包括USB插口310c、终端电路320c和端口控制器330c。
终端电路320c可将第一输入电压VIN1和第二输入电压VIN2提供至端口控制器330c，并且端口控制器330c可将第一上拉控制信号C_PU1和第二上拉控制信号C_PU2以及开关控制信号C_SW11、C_SW12、C_SW21和C_SW22提供至终端电路320c。终端电路320c可包括第一上拉电路321c和第二上拉电路324c、第一开关322c和第二开关325c以及VCONN开关323c和326c，并且端口控制器330c可阻止VCONN电压V_CONN通过CC1引脚A5输出。
当端口控制器330c基于第一输入电压VIN1的电平识别出杂质进入USB插口310c中时(也就是说，当产生激活的检测信号DET时)，端口控制器330c可通过用于控制VCONN开关323c和326c的开关控制信号C_SW12和C_SW22阻止VCONN电压V_CONN被发送至CC1引脚A5和CC2引脚B5。因此，可减轻或中断VCONN电压V_CONN与地电位之间的漏电流。
图11是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图。例如，可通过图1的终端电路120和端口控制器130执行图11。下文中，将参照图1描述图11。
参照图11，在操作S20中，可检测接地引脚与至少一个电源引脚之间的阻抗。例如，电源引脚可包括发送正供应电压的图2的VBUS引脚A4、A9、B4和B9、CC1引脚A5和CC2引脚B5。如图11所示，操作S20可包括多个操作S22、S24和S26。
在操作S22中，可上拉电源引脚。例如，端口控制器130可通过控制终端电路120的上拉电路121上拉电源引脚。在操作S24中，可检测电源引脚的电压。例如，端口控制器130可直接接收电源引脚的电压，或者可通过接收与电源引脚的电压成比例的电压间接接收电源引脚的电压。端口控制器130可通过模数转换器和/或比较器检测电源引脚的电压。然后，在操作S26中，可基于检测到的电压估计地与电源引脚之间的阻抗。例如，当在操作S24中检测到的电压低于参考电压时，端口控制器130可估计相对低的阻抗，并且当在操作S24中检测到的电压不低于参考电压时，端口控制器130可估计相对高的阻抗。
在操作S40中，可基于阻抗产生检测信号DET。例如，端口控制器130可根据相对低的阻抗产生去激活的检测信号DET，并且可根据相对高的阻抗产生激活的检测信号DET。
图12A和图12B是示出根据一些示例实施例的图11的操作S40的示例的流程图。详细地说，图12A示出了检查作为电源引脚的VBUS引脚A9的操作，图12B示出了检查作为电源引脚的CC引脚(例如，CC1引脚A5或CC2引脚B5)的操作。如以上参照图11的描述，在图12A和图12B的操作S40a和S40b中，可基于电源引脚与地电位之间的检测到的阻抗产生检测信号DET。
参照图12A，在操作S42a中，可将VBUS引脚A9与地电位之间的VBUS阻抗Z_VBUS与参考电阻R_REF进行比较。可基于可进入USB插口的杂质的阻抗范围确定参考电阻R_REF，并且例如，参考电阻R_REF可高于杂质的阻抗范围。因此，当检测到的VBUS阻抗Z_VBUS低于参考电阻R_REF时，在操作S44A中，可激活检测信号DET以指示杂质进入，并且当检测到的VBUS阻抗Z_VBUS不低于参考电阻R_REF时，在操作S46A中，可将检测信号DET去激活。
参照图12B，在操作S41b中，可将CC1引脚A5与地电位之间的第一CC阻抗Z_CC1与电力电缆终端(Ra)电阻进行比较。例如，因为电力电缆终端(Ra)电阻根据USB需求被限定为900Ω至1.2kΩ，所以可确定第一CC阻抗Z_CC1是否在900Ω至1.2kΩ的范围内。当第一CC阻抗Z_CC1等于电力电缆终端(Ra)电阻时(例如，当第一CC阻抗Z_CC1在900Ω至1.2kΩ的范围内时)，可在操作S43b中检测到线缆，然后可在操作S49b中将检测信号DET去激活。
当第一CC阻抗Z_CC1不等于电力电缆终端(Ra)电阻时(例如，当第一CC阻抗Z_CC1在900Ω至1.2kΩ的范围外时)，在操作S45b中可确定第一CC阻抗Z_CC1是否低于电力电缆终端(Ra)电阻。例如，可根据USB需求将第一CC阻抗Z_CC1与电力电缆终端(Ra)电阻的最小值(例如，900Ω)进行比较。当第一CC阻抗Z_CC1低于电力电缆终端(Ra)电阻时，在操作S47b中，可激活检测信号DET以指示杂质进入，并且当第一CC阻抗Z_CC1不低于电力电缆终端(Ra)电阻时，在操作S49b中，可将检测信号DET去激活。
图13是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图。详细地说，图13示出了利用CC引脚(例如，CC1引脚A5或CC2引脚B5)与地电位之间的阻抗的方法。与图11的示例相比，可在设置了面向下载的端口(DFP)的状态下执行图13的方法中的阻抗检测。
参照图13，在操作S10中可设置DFP。例如，当USB装置(例如，图1中的100)支持能够在源节点(或主机)与终节点(或装置)之间进行切换的双角色端口(DRP)时，可将USB装置设为DFP或者面向上传的端口(UFP)。当USB装置设为DFP时，可上拉CC引脚(例如，CC1引脚A5和CC2引脚B5)，而当USB装置设为UFP时，可连接终节点CC终端Rd。例如，在DFP中，可将80μA、180μA或330μA的电流供应至CC1引脚A5和CC2引脚B5，或者可连接56kΩ、22kΩ或10kΩ的上拉电阻器，而在UFP中，可将5.1kΩ的下拉电阻器连接至CC1引脚A5和CC2引脚B5。因此，在操作S10中，可通过设置DFP来上拉CC1引脚A5和CC2引脚B5。
在操作S20'中，可检测地与CC引脚之间的阻抗。因为在操作S10中上拉CC引脚，所以CC引脚的电压可根据相对于地的阻抗改变，并且可通过测量CC引脚的电压(或者与CC引脚的电压成比例的电压)来检测地与CC引脚之间的阻抗。在操作S30中，可释放DFP。因为在操作S20'中完成阻抗检测，所以可释放DFP，因此可释放连接至CC引脚(例如，CC1引脚A5和CC2引脚B5)的上拉。然后，在操作S40'中，可基于检测到的阻抗产生检测信号。
图14是示出根据示例实施例的检测USB接口中的漏电流产生条件的方法的流程图。详细地说，图14示出了根据指示杂质进入的检测信号DET(例如，根据激活的检测信号DET)的后续操作。例如，可通过图1的USB装置100执行图14，下文中，将参照图1描述图14。
在操作S50中，可检查是否检测到杂质。例如，主控制器150可根据端口控制器130提供的检测信号DET检查是否检测到杂质。当检测信号DET被激活时(例如，当检测到杂质时)，可随后执行操作S60。
在操作S60中，可根据杂质检测执行期望操作。如图14所示，操作S60可包括多个操作S62、S64和S66，并且可执行所述多个操作S62、S64和S66中的至少一个。
在操作S62中，可输出警报信号。例如，通过将警报控制信号CTRL提供至信号产生器160，主控制器150可使得信号产生器160产生警报信号S_ALA。如以上参照图1的描述，警报信号S_ALA可包括USB装置100的用户可识别的信号，诸如可视信号、可听信号或振动。
在操作S64中，可中断VBUS电压V_BUS的供应。例如，USB装置100的电源电路140可根据激活的检测信号DET中断VBUS电压V_BUS以防其被提供至USB插口110。因此，可中断通过杂质流动通过VBUS引脚A9的漏电流。
在操作S66中，可中断VCONN电压V_CONN的供应。在一些示例实施例中，端口控制器130可根据激活的检测信号DET控制终端电路120以阻止电源电路140提供的VCONN电压V_CONN被发送至USB插口110。在一些示例实施例中，电源电路140可根据激活的检测信号DET中断VCONN电压V_CONN以防其被提供至终端电路120。因此，可中断通过杂质流动通过CC引脚(例如，CC1引脚A5或CC2引脚B5)的漏电流。
上面参照附图描述了一些本发明构思的示例实施例。虽然本文中使用了特定术语来描述示例实施例，但是它们仅用于描述本发明构思的技术构思，而不旨在限制权利要求描述的本发明构思的范围。因此，本领域普通技术人员应该理解，可从中衍生出各种修改形式和其它等同示例实施例。因此，本发明构思的精神和范围应该由权利要求来限定。
虽然已经参照本发明构思的一些示例实施例具体示出并描述了本发明构思，但是应该理解，在不脱离权利要求的精神和范围的情况下，可在其中作出各种形式和细节上的改变。

Claims (20)

1.一种用于在通用串行总线接口中检测漏电流产生条件的装置，所述装置包括：
至少一个上拉电路,其连接到至少一个电源引脚；以及
端口控制器，其被构造为检测接地引脚与所述至少一个电源引脚之间的至少一个阻抗，基于检测到的所述至少一个阻抗检测所述至少一个电源引脚中的漏电流产生条件，以及响应于检测到漏电流产生条件而激活检测信号，所述端口控制器被构造为通过控制所述至少一个上拉电路上拉所述至少一个电源引脚并检测所述至少一个电源引脚的电压来检测所述至少一个阻抗，
其中，所述上拉电路包括连接到至少一个通道配置引脚的通道配置上拉电路，并且所述端口控制器被构造为通过控制所述通道配置上拉电路上拉所述至少一个通道配置引脚并检测所述至少一个通道配置引脚的电压来检测所述接地引脚与所述至少一个通道配置引脚之间的通道配置阻抗，并且
其中，所述通道配置上拉电路包括通道配置电流源，其被构造为将源节点通道配置终端电流供应至所述至少一个通道配置引脚，并且所述端口控制器还被构造为：控制所述通道配置电流源将所述源节点通道配置终端电流之一供应至所述至少一个通道配置引脚，来检测所述通道配置阻抗。
2.根据权利要求1所述的装置，其中，所述至少一个电源引脚包括用于传达第一通道配置信号的CC1引脚、用于传达第二通道配置信号的CC2引脚和用于接收线缆总线电力的VBUS引脚中的至少一个。
3.根据权利要求1所述的装置，其中，所述端口控制器还被构造为响应于所述通道配置阻抗小于电力电缆终端电阻来激活所述检测信号。
4.根据权利要求1所述的装置，其中，所述端口控制器还被构造为：控制所述通道配置电流源将所述源节点通道配置终端电流中的最大的一个供应至所述至少一个通道配置引脚，来检测所述通道配置阻抗。
5.根据权利要求1所述的装置，其中，所述端口控制器还被构造为检测CC1引脚与所述接地引脚之间的第一通道配置阻抗和CC2引脚与所述接地引脚之间的第二通道配置阻抗中的每一个，并且基于所述第一通道配置阻抗和所述第二通道配置阻抗产生所述检测信号。
6.根据权利要求1所述的装置，还包括：
VCONN开关，其被构造为将VCONN电压供应至所述至少一个通道配置引脚或中断所述供应，
其中，所述端口控制器还被构造为控制所述VCONN开关以响应于激活的所述检测信号中断所述VCONN电压至所述至少一个通道配置引脚的供应。
7.根据权利要求1所述的装置，其中，所述端口控制器还被构造为支持能够在源节点与终节点之间切换的双角色端口，并且在检测所述通道配置阻抗之前设置面向下载的端口。
8.根据权利要求1所述的装置，其中，
所述上拉电路包括VBUS上拉电路和连接在所述VBUS上拉电路与VBUS引脚之间的VBUS检测开关，并且
所述端口控制器还被构造为通过接通所述VBUS检测开关并检测所述上拉电路与所述VBUS检测开关之间的节点的电压来检测所述接地引脚与所述VBUS引脚之间的VBUS阻抗。
9.根据权利要求8所述的装置，其中，所述VBUS上拉电路包括电流源并且所述上拉电路还包括连接在所述电流源与所述VBUS检测开关之间的电阻器。
10.根据权利要求8所述的装置，还包括：
VBUS开关，其被构造为将VBUS电压供应至所述VBUS引脚或者中断所述供应，
其中，所述端口控制器还被构造为控制所述VBUS开关，以响应于激活的所述检测信号来中断所述VBUS电压至所述VBUS引脚的供应。
11.根据权利要求1所述的装置，其中，所述端口控制器还被构造为在未检测到连接的配对的USB实体的状态下检测所述阻抗。
12.根据权利要求1所述的装置，还包括：
主控制器，其被构造为响应于激活的所述检测信号输出警报控制信号，所述警报控制信号是所述装置的用户可辨识的信号。
13.根据权利要求1所述的装置，其中，所述端口控制器还被构造为根据时段检测所述阻抗。
14.根据权利要求13所述的装置，其中，所述端口控制器还被构造为支持能够在源节点与终节点之间切换的双角色端口，并且根据从终节点状态至源节点状态的转变时段检测所述阻抗。
15.一种通用串行总线装置，包括：
通用串行总线插口，其包括接地引脚和至少一个电源引脚；
至少一个上拉电路，其连接至所述至少一个电源引脚；以及
端口控制器，其被构造为通过控制所述至少一个上拉电路上拉所述至少一个电源引脚来检测所述接地引脚与所述至少一个电源引脚之间的至少一个阻抗，并且响应于基于检测到的所述至少一个阻抗在所述通用串行总线插口中检测到漏电流产生条件而激活检测信号，
其中，所述通用串行总线插口包括多个通道配置引脚，所述上拉电路包括连接至所述多个通道配置引脚中的至少一个通道配置引脚的通道配置上拉电路，并且所述端口控制器还被构造为通过控制所述通道配置上拉电路上拉所述至少一个通道配置引脚并检测所述至少一个通道配置引脚的电压来检测所述接地引脚与所述至少一个通道配置引脚之间的通道配置阻抗，并且
其中，所述通道配置上拉电路包括电阻器子电路，其被构造为将源节点通道配置终端上拉电阻器电连接至所述至少一个通道配置引脚，并且所述端口控制器还被构造为控制所述电阻器子电路来检测所述通道配置阻抗，以使得所述源节点通道配置终端上拉电阻器之一电连接至所述至少一个通道配置引脚。
16.根据权利要求15所述的通用串行总线装置，其中，
所述端口控制器还被构造为控制所述电阻器子电路来检测所述通道配置阻抗，以使得所述源节点通道配置终端上拉电阻器中的具有最小电阻的上拉电阻器电连接至所述至少一个通道配置引脚。
17.根据权利要求15所述的通用串行总线装置，其中，所述端口控制器被构造为响应于检测到的通道配置阻抗小于电力电缆终端电阻来激活所述检测信号。
18.根据权利要求15所述的通用串行总线装置，其中，
所述通用串行总线插口包括VBUS引脚，
所述上拉电路包括VBUS上拉电路和连接在所述VBUS上拉电路与所述VBUS引脚之间的VBUS检测开关，并且
所述端口控制器还被构造为通过接通所述VBUS检测开关并检测所述上拉电路与所述VBUS检测开关之间的节点的电压来检测所述接地引脚与所述VBUS引脚之间的VBUS阻抗。
19.根据权利要求18所述的通用串行总线装置，其中，所述VBUS上拉电路包括电流源并且所述上拉电路还包括连接在所述电流源与所述VBUS检测开关之间的电阻器。
20.根据权利要求15所述的通用串行总线装置，还包括：
信号产生器，其被构造为产生所述装置的用户可辨识的警报信号；以及
主控制器，其被构造为控制所述信号产生器以响应于激活的所述检测信号输出所述警报信号。
CN201810952809.2A 2017-09-12 2018-08-21 检测usb接口中的漏电流产生条件的装置和方法 Active CN109490684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0116660 2017-09-12
KR1020170116660A KR102358562B1 (ko) 2017-09-12 2017-09-12 Usb 인터페이스에서 누설 전류 발생 조건의 검출을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
CN109490684A CN109490684A (zh) 2019-03-19
CN109490684B true CN109490684B (zh) 2022-08-23

Family

ID=65631003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810952809.2A Active CN109490684B (zh) 2017-09-12 2018-08-21 检测usb接口中的漏电流产生条件的装置和方法

Country Status (3)

Country Link
US (2) US10859640B2 (zh)
KR (1) KR102358562B1 (zh)
CN (1) CN109490684B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102675130B1 (ko) * 2018-08-20 2024-06-13 삼성전자주식회사 Usb 인터페이스에서 파워 딜리버리를 보장하기 위한 장치 및 방법
US11133623B2 (en) * 2019-02-08 2021-09-28 Dialog Semiconductor (Uk) Limited Wet contact detection in external accessory connector
CN110221163A (zh) * 2019-03-21 2019-09-10 珠海智融科技有限公司 一种USB Type-C接口的连接检测方法和检测电路
CN111949107B (zh) * 2019-05-15 2023-11-07 北京小米移动软件有限公司 控制包括USB Type-C接口的电子设备的方法和装置、电子设备
CN112214430B (zh) * 2019-07-11 2022-10-14 纬联电子科技(中山)有限公司 USB Type-C接头检测方法和双重用途端口装置
CN110554240A (zh) * 2019-09-09 2019-12-10 Oppo（重庆）智能科技有限公司 一种充电接口的阻抗检测电路、方法及终端设备
KR102281083B1 (ko) * 2020-03-05 2021-07-23 주식회사 실리콘마이터스 이물질 검출 장치 및 방법
KR102439905B1 (ko) * 2020-11-06 2022-09-05 삼성전기주식회사 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치
TWI799956B (zh) * 2020-11-17 2023-04-21 通嘉科技股份有限公司 使用於連接器的電源管理控制方法
US11953645B2 (en) * 2021-03-18 2024-04-09 Richtek Technology Corporation Foreign object detection method and power side capable of detecting foreign object
CN114624635B (zh) * 2022-05-17 2023-07-25 陕西天视致远航空技术有限公司 Vga显示接口的插拔检测系统、方法及电子设备
US11777237B1 (en) * 2022-05-24 2023-10-03 Inventus Power, Inc. Disconnecting power from external USB connectors of conformable wearable battery packs in the presence of conducting fluids
US11513158B1 (en) 2022-05-24 2022-11-29 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs
US11588216B1 (en) 2022-05-24 2023-02-21 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs using unused pins
CN116087825B (zh) * 2022-12-05 2023-09-29 江苏帝奥微电子股份有限公司 一种充电接口异物短路检测芯片、检测装置及方法
CN117118026B (zh) * 2023-08-31 2024-02-27 珠海智融科技股份有限公司 Usb端口配置管理系统和usb端口配置管理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6234070A (ja) * 1985-08-06 1987-02-14 Mitsubishi Electric Corp コネクタ誤接続検出方法
WO1997014972A1 (fr) * 1995-10-20 1997-04-24 Seiko Epson Corporation Appareil, equipement electronique portatif et procede pour verifier l'etat de connexions
CN201075704Y (zh) * 2007-07-17 2008-06-18 青岛海信移动通信技术股份有限公司 一种电器设备的充电检测电路及具有所述电路的手机
CN101498756A (zh) * 2008-02-01 2009-08-05 三星电子株式会社 连接于便携式终端机的外部装置的判别方法及判别装置
CN104638711A (zh) * 2013-11-13 2015-05-20 北京三星通信技术研究有限公司 移动设备的充电系统及使用其的移动设备
CN104836208A (zh) * 2014-02-11 2015-08-12 快捷半导体(苏州)有限公司 标准连接器适配器保护电路和保护方法
CN106291210A (zh) * 2015-05-22 2017-01-04 快捷半导体(苏州)有限公司 Usb接口检测器、检测方法、usb连接器及电子设备
CN106796262A (zh) * 2014-09-23 2017-05-31 戴乐格半导体公司 Usb数据引脚阻抗检测

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468788B1 (ko) 2003-05-30 2005-01-29 삼성전자주식회사 Ｕｓｂ ｏｔｇ 인터페이스 블락과 ｕｓｂ ｏｔｇ인터페이싱 방법
KR20060080057A (ko) 2005-01-04 2006-07-07 주식회사 팬택앤큐리텔 데이터 통신용 전원 전달/차단 장치
JP2008165533A (ja) * 2006-12-28 2008-07-17 Seiko Epson Corp Ｕｓｂ装置、その制御方法及びそのプログラム
US20130049680A1 (en) 2010-12-07 2013-02-28 Panasonic Corporation Electronic device
JP2012205007A (ja) 2011-03-24 2012-10-22 Semiconductor Components Industries Llc 入出力回路
EP2791746A4 (en) 2013-01-08 2015-05-06 Hzo Inc APPARATUSES, SYSTEMS, AND METHODS FOR DETECTING AND RESPONDING TO THE EXPOSURE OF AN ELECTRONIC DEVICE TO MOISTURE
GB2557148B (en) 2013-11-28 2018-11-14 Displaylink Uk Ltd Electrical connectors
KR20150098381A (ko) 2014-02-20 2015-08-28 삼성전자주식회사 전자 장치의 전원 제어방법 및 그 전자 장치
JP6330487B2 (ja) 2014-05-29 2018-05-30 富士通株式会社 携帯端末装置、端子保護制御方法および端子保護制御プログラム
KR102228782B1 (ko) 2014-10-22 2021-03-18 삼성전자주식회사 전자 장치 및 전자 장치에서의 이상 여부 판단 방법
US9823286B2 (en) * 2015-04-27 2017-11-21 Motorola Mobility Llc Moisture detection system for external electrical connector and methods therefor
KR102386551B1 (ko) 2015-07-27 2022-04-15 삼성전자주식회사 연결 장치 및 장치 인식 방법
US10014637B2 (en) 2015-10-20 2018-07-03 Sony Mobile Communications Inc. Connector receptacle interfacing circuit and method of operation
KR102628011B1 (ko) 2016-01-29 2024-01-22 삼성전자주식회사 Usb 전력 전송 장치와 이를 포함하는 시스템
US10476394B2 (en) * 2016-12-28 2019-11-12 Texas Instruments Incorporated Dynamic learning of voltage source capabilities

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6234070A (ja) * 1985-08-06 1987-02-14 Mitsubishi Electric Corp コネクタ誤接続検出方法
WO1997014972A1 (fr) * 1995-10-20 1997-04-24 Seiko Epson Corporation Appareil, equipement electronique portatif et procede pour verifier l'etat de connexions
CN201075704Y (zh) * 2007-07-17 2008-06-18 青岛海信移动通信技术股份有限公司 一种电器设备的充电检测电路及具有所述电路的手机
CN101498756A (zh) * 2008-02-01 2009-08-05 三星电子株式会社 连接于便携式终端机的外部装置的判别方法及判别装置
CN104638711A (zh) * 2013-11-13 2015-05-20 北京三星通信技术研究有限公司 移动设备的充电系统及使用其的移动设备
CN104836208A (zh) * 2014-02-11 2015-08-12 快捷半导体(苏州)有限公司 标准连接器适配器保护电路和保护方法
CN106796262A (zh) * 2014-09-23 2017-05-31 戴乐格半导体公司 Usb数据引脚阻抗检测
CN106291210A (zh) * 2015-05-22 2017-01-04 快捷半导体(苏州)有限公司 Usb接口检测器、检测方法、usb连接器及电子设备

Also Published As

Publication number Publication date
US11573275B2 (en) 2023-02-07
US20210088599A1 (en) 2021-03-25
US20190079130A1 (en) 2019-03-14
CN109490684A (zh) 2019-03-19
KR20190029281A (ko) 2019-03-20
KR102358562B1 (ko) 2022-02-04
US10859640B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN109490684B (zh) 检测usb接口中的漏电流产生条件的装置和方法
US11749954B2 (en) Semiconductor USB device for detecting foreign substances and method of operating the same
US12009621B2 (en) Device and method of ensuring power delivery in universal serial bus interface
CN106354591B (zh) 通用串行总线的检测电路
US10761124B2 (en) Electronic devices and methods for detecting foreign object on connector
US10658860B2 (en) Electronic device, charger within the electronic device, and detecting method for detecting abnormal status of connector of electronic device
US20130181660A1 (en) Charge control circuit for usb device
US10845398B2 (en) Interface circuitry for bidirectional power connector
US11862964B2 (en) Circuit for and method of protecting overvoltage in universal serial bus interface
JP2015103256A (ja) ユニバーサルシリアルバス装置の検知システム及び検知方法
US10009029B1 (en) Interface control circuit to match voltage levels between USB devices upon connection
WO2015191287A1 (en) Systems and methods for cable resistance compensation
EP3683688B1 (en) Corrosion protection circuit for serial bus connector
TW202118232A (zh) 介面控制電路及其控制方法
US11670934B2 (en) Communication controller short protection
KR20140126491A (ko) 전자 장치의 전원 공급 회로 및 그 제어 방법
JP2017033461A (ja) リバーシブルケーブルの検出回路、検出方法およびそれを用いたホスト・デバイスのデュアルロールデバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant