CN109449122A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN109449122A
CN109449122A CN201811280574.3A CN201811280574A CN109449122A CN 109449122 A CN109449122 A CN 109449122A CN 201811280574 A CN201811280574 A CN 201811280574A CN 109449122 A CN109449122 A CN 109449122A
Authority
CN
China
Prior art keywords
substrate
via hole
conductive layer
layer
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811280574.3A
Other languages
English (en)
Other versions
CN109449122B (zh
Inventor
黄华
谢昌翰
狄沐昕
朱小研
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811280574.3A priority Critical patent/CN109449122B/zh
Publication of CN109449122A publication Critical patent/CN109449122A/zh
Priority to US16/667,382 priority patent/US11380719B2/en
Application granted granted Critical
Publication of CN109449122B publication Critical patent/CN109449122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了显示基板及其制备方法、显示装置。该方法包括：在第一载体基板上方设置种子层，并形成覆盖所述种子层的衬底；在所述种子层对应位置处形成贯穿所述衬底的第一过孔，并在所述第一过孔中形成第一注入导电层；在所述衬底上方形成第一连接端子，所述第一连接端子通过所述第一注入导电层与所述种子层电连接；移除所述第一载体基板，以暴露所述种子层；形成与所述种子层电连接的第二连接端子。由此，可以避免一次性形成贯穿整个基板的通孔，而造成后续在深孔中填充金属困难而导致的工艺复杂的问题。

Description

显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及显示及其制备方法、显示装置。
背景技术
随着显示技术的发展，显示装置以及显示基板的类型也日趋多样化。除液晶显示装置以外，还有部分显示基板是通过将发光元件设置在基板的一侧(如上方)，并在基板的对侧(如下方)设置与发光元件电连接的端口，利用外部控制电路控制发光元件的发光，以实现显示。以基于发光二极管(LED)的显示基板为例，通常，在基板的上、下两侧分别设置与外部控制电路(控制IC)相连的连接端口(IC PAD)，以及用于电连接发光二极管器件的连接端口(LED PAD)，通过贯穿衬底的过孔，将两个端口连接起来，从而实现外部控制电路以及发光二极管器件之间的联通。
然而，目前的显示基板及其制备方法、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识做出的：
目前，基于上述发光元件的显示基板的制备工艺较为复杂，发明人发现，这主要是由于为了实现外部控制电路端口(IC PAD)和发光元件端口(LED PAD)两个端口的联通，通常需要刻蚀形成贯穿整个基板的通孔，然后通过在通孔中注入金属的方式，实现两个端口的联通。然而，由于基板，特别是柔性基板自身具有一定的厚度，且柔性基板上需要设置含有薄膜晶体管等结构的背板电路，因此造成贯穿整个柔性基板的通孔深度较深，进而造成在深孔中注入金属较为困难。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种制备显示基板的方法。该方法包括：在第一载体基板上方设置种子层，并形成覆盖所述种子层的衬底；在所述种子层对应位置处形成贯穿所述衬底的第一过孔，并在所述第一过孔中形成第一注入导电层；在所述衬底上方形成第一连接端子，所述第一连接端子通过所述第一注入导电层与所述种子层电连接；移除所述第一载体基板，以暴露所述种子层；形成与所述种子层电连接的第二连接端子。由此，可以避免一次性形成贯穿整个基板的通孔，而造成后续在深孔中填充金属困难而导致的工艺复杂的问题。
根据本发明的实施例，形成所述第一注入导电层之后，形成所述第一连接端子之前，进一步包括：在所述衬底远离所述第一载体基板的一侧形成薄膜晶体管，所述薄膜晶体管的电极与所述第一注入导电层相连，并形成第二过孔以暴露所述第一注入导电层，在所述第二过孔中形成与所述第一注入导电层相连的第二注入导电层，所述第一连接端子通过所述第二注入导电层与所述第一注入导电层相连。
根据本发明的实施例，形成所述种子层的材料包括Al、Mo以及Cu的至少之一，形成所述第一注入导电层以及所述第二注入导电层的材料分别独立地包括Cu。由此，可以保证各层金属之间的接触电阻较小，进而可以保证整个显示基板的性能不会由于引入了多层金属而受到影响。
根据本发明的实施例，移除所述第一载体基板之前，进一步包括：在所述第一连接端子远离所述第一载体基板的一侧设置第二载体基板。
根据本发明的实施例，所述种子层以及所述第一载体基板之间进一步形成有牺牲层，移除所述第一载体基板是通过去除所述牺牲层而实现的。
根据本发明的实施例，形成所述衬底的材料包括PI，在所述第一过孔是通过激光刻蚀而形成的。由此，可以简便的形成贯穿衬底的第一过孔。
根据本发明的实施例，该方法包括：在所述衬底设置有所述第二连接端子的一侧设置发光二极管，所述发光二极管的电极与所述第二连接端子相连。
在本发明的另一方面，本发明提出了一种显示基板。该显示是利用前面所述的方法制备的。由此，该显示基板的生产工艺较为简单，因此至少具有生产成本低廉等优点的至少之一。
在本发明的又一方面，本发明提出了一种显示基板。该显示基板包括：衬底，以及分别设置在所述衬底两侧的第一连接端子以及第二连接端子；所述衬底和所述第一连接端子之间具有与背板电路层，其中，所述衬底上具有第一过孔，所述背板电路层中具有第二过孔，所述第一连接端子以及所述第二连接端子通过所述第一过孔和所述第二过孔相连。该显示基板中的第一端子以及第二端子之间并非通过一个深度较深的通孔实现连接的，因此该显示基板可通过较为简单的生产工艺实现制备，且可避免向深孔中填充金属而导致的产品良率问题。
根据本发明的实施例，所述第一过孔中填充有第一注入导电层，所述第二过孔中填充有第二注入导电层，所述第一注入导电层以及所述第一连接端子之间具有种子层。由此，可避免向深孔中填充金属而导致的产品良率问题。
根据本发明的实施例，所述第一过孔的深度大于5微米，所述第二过孔的深度大于2微米。
根据本发明的实施例，所述背板电路层包括薄膜晶体管，所述第一注入导电层和所述种子层中的至少之一，与所述薄膜晶体管的栅极相连。
根据本发明的实施例，所述衬底具有所述第二连接端子的一侧进一步包括发光二极管，所述发光二极管的电极与所述第二接端子相连。
在本发明的又一方面，本发明提出了一种显示装置。该显示装置包括显示基板，所述显示基板是利用前面所述的方法制备的，或为前面所述的显示基板。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备显示基板的方法的流程示意图；
图2显示了目前制备显示基板的方法的部分流程示意图；
图3显示了目前制备显示基板的方法的部分流程示意图；
图4显示了根据本发明一个实施例的制备显示基板的方法的部分流程示意图；
图5显示了根据本发明一个实施例的制备显示基板的方法的部分流程示意图；
图6显示了根据本发明一个实施例的制备显示基板的方法的部分流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或包括相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备显示基板的方法。该方法通过设置种子层，并两次注入金属的操作，可在避免向深孔中填充金属等复杂的处理步骤，同时实现LED PAD和IC PAD之间的连接。即该方法可以避免一次性形成贯穿整个基板的通孔，而造成后续在深孔中填充金属困难而导致的工艺复杂的问题。
为了方便理解，下面首先对目前基于深孔填充金属的制备工艺进行简单说明：参考图2，在制备显示基板时，特别是需要在基板的上下两侧分别设置连接端口时，位于基板两侧的连接端口需要联通，因此需要形成贯穿基板以及基板上结构的深孔。以基于发光二极管的柔性基板为例，目前的制备工艺通常是将柔性衬底形成在在一个载体基板上，将该发光二极管基板所需要的结构整合制备在柔性衬底上之后，再去除载体基板。具体的，参考图2中的(a)以及(b)，首先在第一载体基板100(可以为玻璃基板)上形成牺牲层200，然后将衬底300(可为柔性的)形成在牺牲层200远离第一载体基板100的一侧，在后续需要去除第一载体基板100时，可以通过去除牺牲层200，将衬底300与第一载体基板100进行分离。随后在衬底300上进行制备背板电路的工艺，如图2中的(c)以及(d)所示，如形成半导体结构400(例如用于构成薄膜晶体管的栅极、有源层等结构)，并形成覆盖半导体结构400的功能层410(如绝缘层、钝化层、平坦化层、源漏极等)，以构成包括开关器件(如薄膜晶体管)的背板电路，以实现对每一个发光二极管进行控制。随后，形成第一连接端子10，第一连接端子10通过贯穿功能层410的过孔，连接至半导体结构400(如和栅极相连)。随后，在连接端子10暴露在外的一侧，形成第二牺牲层500以及第二载体基板600，再去除牺牲层200，从而实现第一载体基板100的剥离，并暴露衬底300没有设置半导体结构400的一侧(参考图3中的(g))。图3中的(g)中柔性衬底300暴露在外的一侧，用于设置发光二极管。此时，为了实现后续发光二极管与第一连接端子10(IC PAD)之间的电连接，参考图3中的(h)，需要形成贯穿柔性衬底300等结构的深孔1。随后，参考图3中的(i)至(j)，向深孔1中注入金属2，并形成与金属2相连的第二连接端子20。第二连接端子20可以为LED PAD，用于后续连接发光二极管器件。由此，可以实现第一连接端子10(IC PAD)和第二连接端子20(LED PAD)之间的电连接。深孔1的深度至少为柔性衬底的厚度(通常大于5微米)，以及功能层410和半导体结构400的厚度总和(无机层以及有源层等厚度总和通常大于2微米)。而该深度的深孔很难通过干法刻蚀实现，向形成的深孔1中进行注入金属的操作也相对困难。
根据本发明的实施例，参考图1以及图4，该方法包括：
S100：在第一载体基板上方设置种子层，以及覆盖所述种子层的衬底
根据本发明的实施例，在该步骤中，首先在第一载体基板上方设置种子层，并形成覆盖种子层的衬底。
根据本发明的实施例，参考图4中的(a)以及(b)，种子层30以及第一载体基板100之间可以进一步形成有牺牲层200。牺牲层200的具体材料不受特别限制，可以采用本领域在制备衬底时常用的材料形成，例如，可以采用可通过气化去除的材料，形成牺牲层200。由此，在后续步骤中，可以简便的通过气化牺牲层200移除第一载体基板100。形成种子层30的材料可以包括Al、Mo以及Cu的至少之一。种子层主要用于后续实现设置在衬底两侧的两个连接端子(前面所述的IC PAD以及LED PAD)之间的电连接，上述材料具有较为良好的电学性能。采用上述材料形成的种子层30，不会由于自身电阻的原因，导致整个衬底的性能受损。
参考图4中的(c)，随后，在设置有种子层30的一侧，形成衬底300。形成衬底300的材料可以包括PI(聚酰亚胺)。衬底300的厚度可以为常规厚度，例如，可以大于5微米。另外，由于根据本发明实施例的方法并不涉及形成同时贯穿衬底300以及背板电路结构的深孔，因此此处衬底300的厚度可以不受后续刻蚀工艺以及金属注入工艺的限制。
S200：形成贯穿衬底的第一过孔，并形成第一注入导电层
根据本发明的实施例，在该步骤中，参考图4中的(d)以及(e)，在种子层30对应位置处，形成贯穿衬底300的第一过孔40，并在第一过孔40中形成第一注入导电层50。具体的，第一过孔40可以是通过激光刻蚀而形成的。由此，可以简便的形成贯穿衬底的第一过孔40。由于第一过孔40的深度仅为衬底300的厚度(例如，可以略大于5微米)，因此可以较为容易的通过激光刻蚀工艺实现。并且，向该深度的第一过孔40中进行金属注入的工艺，也较为容易实现。
根据本发明的实施例，形成第一注入导电层50的具体材料不受特别限制，例如，第一注入导电层50可以是由包括但不限于铜等金属形成的。由此，有利于降低和前面形成的种子层之间的接触电阻。
S300：形成第一连接端子，第一连接端子通过第一注入导电层与种子层电连接
根据本发明的实施例，在该步骤中，在衬底上方形成第一连接端子，第一连接端子通过所述第一注入导电层与所述种子层电连接。根据本发明的实施例，第一连接端子可以为后续用于与外部控制芯片或电路(IC)相连的连接端子，即前文所述的IC PAD。
根据本发明的具体实施例，参考图5中的(f)-(i)，该步骤还可以具体包括以下步骤：
在衬底300远离第一载体基板100的一侧形成薄膜晶体管。由此，可利用薄膜晶体管对后续形成在该衬底上的每一个发光二极管进行控制。薄膜晶体管的电极与第一注入导电层相连。具体而言，可令薄膜晶体管的栅极与第一注入导电层50相连。形成薄膜晶体管以及第一连接端子可具体包括：
首先，在衬底300上形成栅极(图中未示出)以及有源层400’，随后，通过构图工艺形成半导体结构400(可包括栅极和图案化的沟道区等结构)。随后，通过构图工艺，形成第二过孔60以暴露第一注入导电层，在第二过孔中形成与第一注入导电层相连的第二注入导电层70。由此，第二注入导电层70可与栅极形成电连接。随后，可继续进行背板电路的其他功能层的制备工艺，形成功能层410。功能层410也可包括如绝缘层、钝化层、平坦化层、源漏极等结构，还可以包括诸如金属走线等结构。在该步骤中，除去形成第二过孔60以及第二注入导电层70的操作，其余操作可以与目前制备柔性发光二极管基板的相关操作相同，本领域技术人员可以根据实际需求进行设计，在此不再赘述。随后，在功能层410远离衬底300的一侧，形成第一连接端子10。第一连接端子10可以通过过孔，与第二注入导电层70相连，进而与第一注入导电层以及种子层相连。
此处需要特别说明的是，虽然根据本发明实施例的方法中，具有形成第二过孔、第二注入导电层等操作，但整体工艺的操作步骤并不会显著增加：由于在制备衬底时，需要形成背板电路结构，而制备背板电路结构的过程，本身即涉及多次构图工艺以及过孔刻蚀的过程。因此，上述第二过孔、第二注入导电层的制备，可以是与上述多次工图工艺、材料沉积过程同步实现的。因此，根据本发明实施例的方法，可以在不显著增加工艺步骤的前提下，避免深孔的刻蚀。
S400：移除第一载体基板，暴露所述种子层
根据本发明的实施例，在该步骤中，移除第一载体基板，并暴露第一载体基板一侧的种子层。参考图6中的(j)以及(k)，该步骤可以简便的暴露种子层30未设置第一注入导电层50的一侧。在该步骤中，第一载体基板100的移除，可以是通过将牺牲层200进行气化而实现的。
根据本发明的实施例，由于后续工艺需要暴露种子金属远离背板电路结构(半导体结构400等)一侧的表面，因此需要移除第一载体基板100。但由于后续工艺仍旧需要在刚性支撑结构上实现，因此，在移除第一载体基板100之前，可以预先在第一连接端子10的远离第一载体基板100的一侧形成第二牺牲层500和第二载体基板600。形成第二牺牲层500和第二载体基板600的材料可与牺牲层200以及第一载体基板100相同。
S500：形成与所述种子层电连接的第二连接端子
根据本发明的实施例，参考图6中的(l)，在该步骤中，形成与种子层30连接的第二连接端子20。由此，可以在避免刻蚀深度过大的过孔的前提下，实现第一连接端子10以及第二连接端子20之间的电连接。随后，还可以进行去除第二牺牲层500以及第二载体基板600的操作，进而可以获得根据本发明实施例的显示基板。
根据本发明的实施例，该方法还可以进一步包括在衬底300设置有第二连接端子20的一侧设置发光元件的操作。包括但不限于发光二极管等发光元件的电极与第二连接端子20相连。由此，当第一连接端子10与外部电路连接后，外部电路的控制信号可以通过第一连接端子10输入，并通过背板电路结构中的薄膜晶体管等器件，由第二连接端子20输入该基板上的每一个发光元件中，进而可以控制每一个发光元件的发光情况。
在本发明的另一方面，本发明提出了一种显示基板。该显示基板是利用前面所述的方法制备的。由此，该显示基板的生产工艺较为简单，因此至少具有生产成本低廉等优点的至少之一。该显示基板可以为柔性发光二极管基板。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置也可以是利用前述方法制备的。该显示基板可以包括：衬底300，以及分别设置在衬底300两侧的第一连接端子以及第二连接端子；衬底和第一连接端子之间具有背板电路层，其中，衬底上具有第一过孔，背板电路层中具有第二过孔，第一连接端子以及第二连接端子通过所述第一过孔和所述第二过孔相连。该显示装置中的第一端子以及第二端子之间并非通过一个深度较深的通孔实现连接的，因此该显示基板可通过较为简单的生产工艺实现制备，且可避免向深孔中填充金属而导致的产品良率问题。该显示装置的结构可以为如图6中的(l)所示出的。该显示装置可以为柔性发光二极管基板。
根据本发明的实施例，所述第一过孔中填充有第一注入导电层，第二过孔中填充有第二注入导电层。第一注入导电层以及第一连接端子之间具有种子层。由此，可避免向深孔中填充金属而导致的产品良率问题。种子层、第一注入导电层以及第二注入导电层的材料可以和前面所述的方法中相应结构(种子层、第一注入导电层以及第二注入导电层)相同，在此不再赘述。
根据本发明的实施例，第一过孔的深度大于5微米，第二过孔的深度大于2微米。由此可见，如不采用根据本发明实施例的结构，而是通过一个通孔实现第一连接端子以及第二连接端子之间的连接，则该通孔的深度将超过7微米。而7微米以上的深孔，不仅难以通过干法刻蚀形成，并且在后续进行金属注入的时候，也会导致工艺难度的大幅增加。由此，根据本发明实施例的柔性发光二极管基板的该结构，至少具有可以降低制备工艺难度的优点。
根据本发明的实施例，衬底具有第二连接端子的一侧可以进一步包括发光二极管，发光二极管的电极与所述第二连接端子相连。根据本发明的实施例，背板电路层包括薄膜晶体管，第一注入导电层和种子层中的至少之一，与所述薄膜晶体管的栅极相连。由此，当第一连接端子与外部电路连接后，外部电路的控制信号可以通过第一连接端子输入，并通过背板电路结构中的薄膜晶体管等器件，由第二连接端子输入该基板上的每一个发光二极管中，进而可以控制每一个发光二极管的发光情况。
在本发明的又一方面，本发明提出了一种显示装置。该显示装置包括柔性发光二极管基板，所述柔性发光二极管基板是利用前面所述的方法制备的，或为前面所述的微发光二极管基板。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种制备显示基板的方法，其特征在于，包括：
在第一载体基板上方设置种子层，并形成覆盖所述种子层的衬底；
在所述种子层对应位置处形成贯穿所述衬底的第一过孔，并在所述第一过孔中形成第一注入导电层；
在所述衬底上方形成第一连接端子，所述第一连接端子通过所述第一注入导电层与所述种子层电连接；
移除所述第一载体基板，以暴露所述种子层；
形成与所述种子层电连接的第二连接端子。
2.根据权利要求1所述的方法，其特征在于，形成所述第一注入导电层之后，形成所述第一连接端子之前，进一步包括：
在所述衬底远离所述第一载体基板的一侧形成薄膜晶体管，所述薄膜晶体管的电极与所述第一注入导电层相连，并形成第二过孔以暴露所述第一注入导电层，在所述第二过孔中形成与所述第一注入导电层相连的第二注入导电层，
所述第一连接端子通过所述第二注入导电层与所述第一注入导电层相连。
3.根据权利要求1所述的方法，其特征在于，形成所述种子层的材料包括Al、Mo以及Cu的至少之一，
形成所述第一注入导电层的材料包括Cu，
形成所述第二注入导电层的材料包括Cu。
4.根据权利要求1所述的方法，其特征在于，移除所述第一载体基板之前，进一步包括：在所述第一连接端子远离所述第一载体基板的一侧设置第二载体基板。
5.根据权利要求4所述的方法，其特征在于，所述种子层以及所述第一载体基板之间进一步形成有牺牲层，移除所述第一载体基板是通过去除所述牺牲层而实现的。
6.根据权利要求1所述的方法，其特征在于，形成所述衬底的材料包括PI，在所述第一过孔是通过激光刻蚀而形成的。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
在所述衬底设置有所述第二连接端子的一侧设置发光二极管，所述发光二极管的电极与所述第二连接端子相连。
8.一种显示基板，其特征在于，所述显示基板是利用权利要求1-7任一项所述的方法制备的。
9.一种显示基板，其特征在于，包括：
衬底，以及分别设置在所述衬底两侧的第一连接端子以及第二连接端子；
所述衬底和所述第一连接端子之间具有背板电路层，
其中，所述衬底上具有第一过孔，所述背板电路层中具有第二过孔，所述第一连接端子以及所述第二连接端子通过所述第一过孔和所述第二过孔相连。
10.根据权利要求9所述的显示基板，其特征在于，所述第一过孔中填充有第一注入导电层，所述第二过孔中填充有第二注入导电层，所述第一注入导电层以及所述第一连接端子之间具有种子层。
11.根据权利要求10所述的显示基板，其特征在于，所述第一过孔的深度大于5微米，所述第二过孔的深度大于2微米。
12.根据权利要求10所述的显示基板，其特征在于，所述背板电路层包括薄膜晶体管，所述第一注入导电层和所述种子层中的至少之一，与所述薄膜晶体管的栅极相连。
13.根据权利要求9所述的显示基板，其特征在于，所述衬底具有所述第二连接端子的一侧进一步包括发光二极管，所述发光二极管的电极与所述第二连接端子相连。
14.一种显示装置，其特征在于，包括利用权利要求1-7任一项所述的方法制备的显示基板，或权利要求8-13任一项所述的显示基板。
CN201811280574.3A 2018-10-30 2018-10-30 显示基板及其制备方法、显示装置 Active CN109449122B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811280574.3A CN109449122B (zh) 2018-10-30 2018-10-30 显示基板及其制备方法、显示装置
US16/667,382 US11380719B2 (en) 2018-10-30 2019-10-29 Display substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811280574.3A CN109449122B (zh) 2018-10-30 2018-10-30 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109449122A true CN109449122A (zh) 2019-03-08
CN109449122B CN109449122B (zh) 2021-03-19

Family

ID=65549195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811280574.3A Active CN109449122B (zh) 2018-10-30 2018-10-30 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US11380719B2 (zh)
CN (1) CN109449122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539923A (zh) * 2020-04-22 2021-10-22 深圳市柔宇科技有限公司 电子装置及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594307A (zh) * 2021-06-24 2021-11-02 深圳第三代半导体研究院 一种微型半导体发光器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160353568A1 (en) * 2015-05-29 2016-12-01 Samsung Electro-Mechanics Co., Ltd. Package substrate and method of manufacturing the same
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
CN107302011A (zh) * 2016-04-14 2017-10-27 群创光电股份有限公司 显示装置
CN107564928A (zh) * 2016-06-30 2018-01-09 群创光电股份有限公司 显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097179B1 (ko) * 2015-04-07 2020-04-03 앰코테크놀로지코리아(주) 지문센서 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US20160353568A1 (en) * 2015-05-29 2016-12-01 Samsung Electro-Mechanics Co., Ltd. Package substrate and method of manufacturing the same
CN107302011A (zh) * 2016-04-14 2017-10-27 群创光电股份有限公司 显示装置
CN107564928A (zh) * 2016-06-30 2018-01-09 群创光电股份有限公司 显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539923A (zh) * 2020-04-22 2021-10-22 深圳市柔宇科技有限公司 电子装置及其制备方法

Also Published As

Publication number Publication date
US20200135775A1 (en) 2020-04-30
CN109449122B (zh) 2021-03-19
US11380719B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
JP4035034B2 (ja) 半導体装置およびその製造方法
CN110024484A (zh) 使用半导体发光器件的显示装置及其制造方法
CN106057749B (zh) 半导体封装件及其制造方法
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
KR101494988B1 (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
CN107808856A (zh) 半导体封装结构及其制造方法
CN104254917A (zh) 用于半导体封装的多层基底
US11296033B2 (en) Fan-out multi-device hybrid integrated flexible micro system and fabrication method thereof
CN110364443A (zh) 半导体器件和制造方法
CN109449122A (zh) 显示基板及其制备方法、显示装置
CN111370395A (zh) 心率模组的封装结构、封装方法及可穿戴设备
TW201334144A (zh) 透過調整圖案化利用低損互連之異質晶片整合
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
CN109390373A (zh) 封装结构及其封装方法
CN112313806A (zh) 显示背板及制作方法、显示面板及制作方法、显示装置
GB2458907A (en) Device interconnects
TW201338107A (zh) 晶圓級封裝方法與封裝結構
CN104143544A (zh) 一种晶圆硅通孔结构及其制备方法
CN109671700A (zh) 一种扇出型芯片封装结构及其制造方法
TWM552682U (zh) 具有邊緣互連的電子電路
US9653322B2 (en) Method for fabricating a semiconductor package
KR101323894B1 (ko) 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
WO2019204207A1 (en) Systems and methods for forming direct drive microled displays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant