CN109423691A - 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法 - Google Patents

晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法 Download PDF

Info

Publication number
CN109423691A
CN109423691A CN201810954980.7A CN201810954980A CN109423691A CN 109423691 A CN109423691 A CN 109423691A CN 201810954980 A CN201810954980 A CN 201810954980A CN 109423691 A CN109423691 A CN 109423691A
Authority
CN
China
Prior art keywords
crystalline film
crystal
gas
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810954980.7A
Other languages
English (en)
Other versions
CN109423691B (zh
Inventor
大岛佑
大岛佑一
藤田静雄
金子健太郎
嘉数诚
河原克明
四户孝
松田时宜
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liu Hui Plant
Kyoto University
Saga University NUC
National Institute for Materials Science
Original Assignee
Liu Hui Plant
Kyoto University
Saga University NUC
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liu Hui Plant, Kyoto University, Saga University NUC, National Institute for Materials Science filed Critical Liu Hui Plant
Publication of CN109423691A publication Critical patent/CN109423691A/zh
Application granted granted Critical
Publication of CN109423691B publication Critical patent/CN109423691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

根据本发明主题的方面，晶体包括：刚玉结构的氧化物半导体作为主要组分，该刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂；主平面；1×1018/cm3或更高的载流子浓度；以及20cm2/Vs或更高的电子迁移率。

Description

晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的 方法
相关申请的交叉引用
本申请要求2017年8月21日提交的日本专利申请第2017-158308号和2018年3月19日提交的日本专利申请第2018-050517号的优先权权益，其公开内容通过引用以其整体并入本文。
技术领域
本公开涉及晶体。而且，本公开涉及结晶膜。此外，本公开涉及包括结晶膜的半导体装置。此外，本公开涉及用于制造结晶膜的方法。
背景技术
作为背景，已知氧化镓(Ga2O3)具有五种不同的多晶型，包括α相、β相、γ相、δ相和相(参见NPL1：Rustum Roy等，“Polymorphism of Ga2O3and the System Ga2O3-H2O”)。在这五种多晶型中，β-Ga2O3被认为是热力学上最稳定的，并且α-Ga2O3被认为是亚稳定的。氧化镓(Ga2O3)表现出宽带隙并且作为半导体装置的潜在半导体材料吸引较多的关注。
根据NPL 2，建议氧化镓(Ga2O3)的带隙能够通过与铟和/或铝形成混合晶体来控制(参见NPL 2：Kentaro KANEKO，“Fabrication and physical properties of corundum-structured alloys based on gallium oxide”，论文，京都大学，2013年3月，概述和内容于2014年1月31日对公众开放)。其中，由InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5至2.5)表示的InAlGaO类半导体是极具吸引力的材料(参见PCT国际公开号WO2014/050793A1)。。
然而，由于β相是氧化镓的最稳定的相，因此难以在不使用合适的成膜方法的情况下形成亚稳定刚玉结构的氧化镓的结晶膜。而且，由熔融生长获得的块状基板不能用于为刚玉结构且亚稳定的α-Ga2O3。因此，具有与刚玉结构α-Ga2O3相同结构的蓝宝石基板用于在蓝宝石基板上形成α-Ga2O3，但是，蓝宝石和α-Ga2O3的晶格失配不小(Δa/a～4.5％，Δc/c～3.3％)，因此，在蓝宝石基板上异质外延生长的α-Ga2O3结晶膜倾向于包括高密度的位错。此外，还存在对加速成膜速度、提高α-相氧化镓的结晶膜和/或α-相氧化镓的混合晶体的结晶膜的质量、抑制晶体缺陷(包括发生裂缝、异常生长、晶体孪晶和/或结晶膜的弯曲)的进一步挑战。在这样的情况下，不间断地进行对刚玉结构的结晶半导体膜的研究。
公开了一种使用镓和/或铟的溴化物或碘化物并通过使用雾化化学气相沉积(CVD)法来制造的氧化物结晶膜(参见日本专利公开号5397794)。而且，公开了多层结构包括刚玉结构的基板上的刚玉结构的半导体层和刚玉结构的绝缘层(参见日本专利公开号5343224和公开号5397795以及未审查的日本专利公开号JP2014-72533)。此外，公开了使用ELO基板通过雾化CVD法成膜和形成空隙(参见未审查的日本专利公开号2016-100592、公开号2016-98166、公开号2016-100593和公开号2016-155714)。而且，公开了通过卤化物气相外延(HVPE)方法形成刚玉结构的氧化镓膜。然而，在成膜速率或速度方面存在改进的空间，并且需要一种以足够的速度制造结晶膜的方法。
而且，考虑到α-Ga2O3是亚稳定的，与稳定的β-Ga2O3的情况相比，在抑制缺陷密度的情况下更加难以形成α-Ga2O3膜和含有镓和一种或多种金属的结晶金属氧化物的结晶膜。因此，为了获得α-Ga2O3膜和含有镓和一种或多种金属的结晶金属氧化物的结晶膜，仍然存在各种应对挑战。
发明内容
根据本发明主题的第一方面，晶体包括刚玉结构的氧化物半导体作为主要组分，刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂。晶体包括主平面、1×1018/cm3或更高的载流子浓度和20cm2/Vs或更高的电子迁移率。
根据本发明主题的晶体的实施方式，建议晶体的主平面是c面。
而且，根据本发明主题的晶体的实施方式，主平面可以是m面。
此外，建议主平面可包括偏角。
根据本发明主题的晶体的实施方式，刚玉结构的氧化物包括含有镓和一种或多种选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱的金属的混合晶体。
根据本发明主题的晶体的实施方式，晶体作为结晶膜具有膜形状。
根据本发明主题的晶体的实施方式，可以建议包括在刚玉结构的氧化物半导体中的混合晶体含有1×1017/cm3或更多的铝。
根据本发明主题的第二方面，结晶膜包括氧化物半导体作为主要组分，氧化物半导体含有1×1017/cm3或更多的铝，包括1×1018/cm3或更高的载流子浓度和20cm2/Vs或更高的电子迁移率。
建议氧化物半导体含有镓。
根据本发明主题的实施方式，结晶膜可包括含有混合晶体的金属氧化物。
根据本发明主题的第三方面，半导体装置包括晶体，该晶体包括刚玉结构的氧化物半导体作为主要组分，该刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂。包括在半导体装置中的晶体包括主平面、1×1018/cm3或更高的载流子浓度和20cm2/Vs或更高的电子迁移率。半导体装置进一步包括与晶体电连接的第一电极和与晶体电连接的第二电极。
根据本发明主题的第四方面，半导体装置包括含有氧化物半导体作为主要组分的结晶膜，结晶膜的氧化物半导体含有1×1017/cm3或更多的铝；1×1018/cm3或更高的载流子浓度；和20cm2/Vs或更高的电子迁移率。半导体装置进一步包括与结晶膜电连接的第一电极；以及与结晶膜电连接的第二电极。
根据本发明主题的第五方面，用于制造结晶膜的方法包括：气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体、含氧的原料气体供应到反应室中到基板上；将含掺杂剂的原料气体和反应气体供应到反应室中到基板上；以及在含掺杂剂的原料气体和反应气体的气流下形成结晶膜。
建议含掺杂剂的原料气体含有锗。
此外，建议含掺杂剂的原料气体可以是卤化锗气体。
根据用于制造结晶膜的方法的实施方式，反应气体可以是蚀刻气体。
建议反应气体含有选自卤化氢和包括卤素和氢的基团中的至少一种。
根据用于制造结晶膜的方法的实施方式，建议反应气体含有卤化氢。
而且，建议基板具有刚玉结构。
此外，建议结晶膜具有刚玉结构。
根据用于制造结晶膜的方法的实施方式，建议可以用400℃至700℃的范围内的温度加热基板。
根据用于制造结晶膜的方法的实施方式，建议金属源含有镓，并且含金属的原料气体含有镓。
根据用于制造结晶膜的方法的实施方式，建议气化金属源通过卤化金属源来进行。
建议含氧的原料气体含有选自氧(O2)、水(H2O)和氧化亚氮(N2O)中的至少一种。
附图说明
图1示出用于根据本发明主题的制造结晶膜的方法的实施方式中的卤化物气相外延(HVPE)设备的示意性透视图。
图2示出作为示例的根据本发明主题的实施方式的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图3示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。
图4示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板表面上的不平坦部分。
图5示出作为示例的根据本发明主题的基板的俯视图，该基板具有形成在基板的表面上的不平坦部分。
图6A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图6B示出图6A中所示的基板的示意性俯视图。
图7A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图7B示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。
图8示出根据本发明主题的实施方式的半导体系统的示意图。
图9示出根据本发明主题的实施方式的半导体系统的示意图。
图10示出根据本发明主题的实施方式的半导体系统的电源的电路图的示意图。
图11示出雾化化学气相沉积(CVD)设备的示意图，该设备用于根据本发明主题的制造结晶膜的方法的实施方式中。
图12示出根据本发明主题的实施方式的形成在基板上的结晶膜的图片。
图13示出根据本发明主题的实施方式获得的结晶膜的SIMS测量结果。
图14示出根据本发明主题的实施方式获得的结晶膜的XRD测量结果。
图15示出表明根据本发明主题的实施方式获得的结晶膜中的锗(Ge)浓度与GeCl4的供应量的关系的图。纵轴表示Ge浓度1019/cm-3，并且横轴表示GeCl4的供应量(sccm)。
图16示出根据本发明主题的试验实施方式1获得的结晶膜的SIMS测量结果。在试验实施方式1中获得的结晶膜是α-Ga2O3结晶膜，该α-Ga2O3结晶膜先在没有掺杂任何掺杂剂的情况下生长，然后在掺杂锗(Ge)的情况下生长。
图17A示出根据试验实施方式2的在没有掺杂任何掺杂剂的情况下获得的结晶膜在0006衍射中的XRD测量结果。
图17B示出根据试验实施方式2的在没有Ge高度掺杂的情况下获得的结晶膜在0006衍射中的XRD测量结果。
图18分别示出由HVPE设备形成的Ge掺杂的α-Ga2O3结晶膜的电子迁移率和载流子浓度的关系，以及通过雾化CVD设备形成的Sn掺杂的α-Ga2O3结晶膜的电子迁移率和载流子浓度的关系。
图19示出在测试实施方式1的实施方式中使用的HVPE设备的示意图。
具体实施方式
本文使用的术语仅用于描述特定实施方式的目的，而不是意图限制本主题。如本文使用的，单数形式“一(a)”，“一(an)”和“所述(the)”也旨在包括复数形式，除非上下文另有明确说明。
如本文使用的，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
如随本文提交的附图中所图示的，出于说明的目的，一些结构或部分的尺寸可以相对于其他结构或部分被放大。比如“下方”或“上方”或“上”或“下”的相对术语在本文中可用于描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，除了图中描绘的取向之外，这些术语旨在涵盖层、装置和/或系统的不同取向。
根据本发明主题的第一方面，晶体包括刚玉结构的氧化物半导体作为主要组分，刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂；主平面；1×1018/cm3或更高的载流子浓度；以及20cm2/Vs或更高的电子迁移率。
根据实施方式，包含在刚玉结构的氧化物半导体中的混合晶体含有1×1017/cm3或更多的铝。
而且，根据本发明主题的第二方面，结晶膜包括氧化物半导体作为主要组分，氧化物半导体含有1×1017/cm3或更多的铝；1×1018/cm3或更高的载流子浓度；以及20cm2/Vs或更高的电子迁移率。
根据实施方式，包含在刚玉结构的氧化物半导体中的混合晶体含有1×1017/cm3或更多的铝。
此外，根据本发明主题的方面，用于制造结晶膜的方法包括：气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体、含氧的原料气体供应到反应室中到基板上；将含掺杂剂的原料气体和反应气体供应到反应室中到基板上；以及在含掺杂剂的原料气体和反应气体的气流下形成结晶膜。
(金属源)
金属源不受特别限制，只要金属源含有至少一种金属并且能够被气化即可。金属源可以是元素金属的金属源。而且，金属源可以是金属化合物的金属源。金属源中含有的金属的示例包括镓、铝、铟、铁、铬、钒、钛、铑、镍、钴和铱。金属源中可含有一种或多种金属。
在本发明主题的用于制造结晶膜的方法的实施方式中，金属源的金属可以是选自镓、铝和铟中的至少一种，但进一步优选地，金属源的金属含有镓。在用于制造本发明主题的结晶膜的方法的实施方式中，金属源最优选是镓源。
而且，金属源可以是气体源、液体源和固体源，但是，如果金属源的金属是镓，则优选镓的液体源。
气化金属源以将金属源转化为含金属的原料气体不受特别限制，只要不干扰本发明主题的目的并且可以通过已知方法进行即可。在本发明主题的实施方式中，气化金属源以将金属源转化为含金属的原料气体优选通过卤化金属源来进行。用于卤化金属源的卤化剂不受特别限制，只要金属源能够被卤化即可并且可以是已知的卤化剂。卤化剂可以是卤素和/或卤化氢。卤素的示例包括氟、氯、溴和碘。而且，卤化氢的示例包括氟化氢、氯化氢、溴化氢和碘化氢。在本发明主题的实施方式中，优选使用卤化氢卤化金属源，并且进一步优选使用氯化氢卤化金属源。在用于制造结晶膜的方法的实施方式中，卤化金属源优选通过向金属源供应卤素或卤化氢作为卤化剂并使金属源和卤化剂在金属卤化物的蒸发温度或高于金属卤化物的蒸发温度的温度下反应来进行。蒸发温度不受特别限制，但是，在金属源的金属是镓而卤化剂是氯化氢的实施方式中，蒸发温度优选为900℃或更低，进一步优选为700℃或更低。蒸发温度最优选在400℃至700℃的范围内。
含金属的原料气体不受特别限制，只要含金属的原料气体是含有金属源的金属的气体即可。含金属的原料气体的示例可以是卤化剂，比如氟化物、氯化物、溴化物和碘化物。
在本发明主题的实施方式中，在气化金属源以将金属源转化为含金属的原料气体之后，将含金属的原料气体和含氧的原料气体供应到反应室中到基板上。而且，在本发明主题的实施方式中，将反应气体供应到反应室中到基板上。含氧的原料气体的示例包括氧(O2)气体、二氧化碳(CO2)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、氧化亚氮(N2O)气体、H2O气体和臭氧(O3)气体。在本发明主题的实施方式中，含氧的原料气体优选为选自O2气体、H2O气体和(N2O)气体中的至少一种，并且含氧的原料气体进一步优选含有O2气体。根据用于制造结晶膜的方法的实施方式，含氧的原料气体可含有CO2气体。反应气体(通常不同于含金属的原料气体和含氧的原料气体)不包括惰性气体。反应气体不受特别限制，只要不干扰本发明主题的目的即可，但是，将蚀刻气体作为示例。蚀刻气体不受特别限制，只要不干扰本发明主题的目的即可，并且可以是已知的蚀刻气体。在用于制造结晶膜的方法的实施方式中，反应气体优选为卤素气体、卤化氢气体和/或氢气。卤素气体的示例包括氟气、氯气、溴气和碘气。卤化氢气体的示例包括氢氟酸气体、盐酸气体、溴化氢气体和碘化氢气体。
反应气体可以是含有上述两种或更多种气体的混合气体，并且反应气体优选含有卤化氢气体，且最优选含有氯化氢。
而且，含金属的原料气体、含氧的原料气体和反应气体可分别含有载气。作为示例，载气可以是惰性气体。惰性气体的示例包括氮和氩。
此外，含金属的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含金属的原料气体的分压优选在0.5Pa至1kPa的范围内，且进一步优选在5Pa至0.5kPa的范围内。而且，含氧的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含氧的原料气体的分压优选在含金属的原料气体的分压的0.5至100倍的范围内，且进一步优选在含金属的原料气体的分压的1至20倍的范围内。另外，反应气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，反应气体的分压优选在含金属的原料气体的分压的0.1至5倍的范围内，且进一步优选在0.2至3倍的范围内。
在本发明主题的方法的实施方式中，进一步优选将含掺杂剂的原料气体供应到反应室中到基板上。含掺杂剂的原料气体不受特别限制，只要含掺杂剂的原料气体含有掺杂剂即可。掺杂剂也不受特别限制，但是在本发明主题的方法的实施方式中，掺杂剂可含有选自锗、硅、钛、锆、钒、铌和锡中的一种或多种元素。根据本发明主题的实施方式，掺杂剂优选含有锗、硅和/或锡，且最优选含有锗。通过在用于制造结晶膜的方法中使用含掺杂剂的原料气体，能够容易地控制待获得的结晶膜的导电率。含掺杂剂的原料气体优选含有化合物形式的掺杂剂。化合物形式的掺杂剂的示例包括卤化物和氧化物。含掺杂剂的原料气体进一步优选含有卤化物作为掺杂剂。含掺杂剂的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含掺杂剂的原料气体的分压优选在1×10-7至0.1倍的范围内，且进一步优选在2.5×10-6至7.5×10-2倍的范围内。此外，在本发明主题的方法的实施方式中，含掺杂剂的原料气体优选与反应气体一起供应到反应室中到基板上。
(基板)
基板不受特别限制，只要基板包括在基板的表面上的不平坦部分并且能够支撑将在基板上生长的结晶膜即可。基板的表面上的不平坦部分可包括至少一个掩膜和至少一个开口。基板可以是已知的基板。基板可以是电绝缘基板。基板可以是导电基板。而且，基板可以是半导体基板。在本发明主题的用于制造结晶膜的方法的实施方式中，基板优选是结晶基板。
(结晶基板)
结晶基板不受特别限制，只要基板含有晶体作为主要组分即可，并且可以是已知的基板。结晶基板可以是电绝缘基板。而且，结晶基板可以是半导体基板。结晶基板可以是单晶基板。而且，结晶基板可以是多晶基板。结晶基板的示例包括含有刚玉结构的晶体作为主要组分的基板、含有β氧化镓结构的晶体作为主要组分的基板和六方结构的基板。此处的术语“主要组分”意为结晶基板中晶体的组成比为50％或更高，优选70％或更高，且进一步优选90％或更高。
含有刚玉结构晶体作为主要组分的基板的示例包括蓝宝石(α-Al2O3)基板和α相氧化镓(α-Ga2O3)基板。含有β氧化镓结构的晶体作为主要组分的基板的示例包括β相氧化镓(β-Ga2O3)基板和含有β-Ga2O3和α-Al2O3的混合晶体的基板。作为含有β-Ga2O3和α-Al2O3的混合晶体的基板，以原子比计，其中含有Al2O3的混合晶体的基板在超过0％至60％或更少的范围内。而且，六方结构的基板的示例包括碳化硅(SiC)基板、氧化锌(ZnO)基板、氮化镓(GaN)基板。另一种结晶基板的示例是例如硅(Si)基板。
在本发明主题的实施方式中，结晶基板优选是蓝宝石基板。蓝宝石基板的示例包括c面蓝宝石基板、m面蓝宝石基板和a面蓝宝石基板。蓝宝石基板可包括偏角。在本发明主题的用于制造结晶膜的方法的实施方式中，结晶基板优选为c面蓝宝石基板。而且，在本发明主题的用于制造结晶膜的方法的实施方式中，结晶基板优选为m面蓝宝石基板。如果使用m面蓝宝石基板，则将含氧的原料气体的流速设定为增加的量。例如，含氧的原料气体的流量设定为50sccm(标准立方厘米每分钟)或更高。根据用于制造结晶膜的方法的实施方式，含氧的原料气体的流速优选设定为70sccm或更高。根据用于制造结晶膜的方法的实施方式，含氧的原料气体的流速最优选为100sccm或更高。蓝宝石基板的偏角不受特别限制，但是，优选在0°至15°的范围内。而且，结晶基板的厚度不受特别限制，但是优选在50μm至2000μm的范围内，并且进一步优选在200μm至800μm的范围内。
在本发明主题的实施方式中，由于基板包括含有至少一个掩膜和/或两个或更多个开口的不平坦部分，因此能够有效地制造结晶膜。基板的不平坦部分不受特别限制，只要基板的不平坦部分包括选自掩膜和开口中的至少一个即可。基板的不平坦部分可以是两个或更多个掩膜。而且，基板的不平坦部分可以是两个或更多个开口。此外，基板的不平坦部分可以是掩膜和开口的组合。基板的不平坦部分可包括规则布置的掩膜和/或开口。而且，基板的不平坦部分可包括不规则布置的掩膜和/或开口。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口以规则间隔布置。例如，规则间隔可以被设定为第一掩膜的中心和邻近第一掩膜定位的第二掩膜的中心之间的距离，或者第一开口的中心与邻近第一开口定位的第二开口的中心之间的距离。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口优选规则且重复地布置为规则图案。掩膜的规则图案的示例包括条纹图案、点图案和格子图案。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口优选以条纹图案或点图案布置，并且进一步优选以点图案布置。可以布置在平面图中各自为多边形形状的掩膜和/或开口。在平面图中多边形的示例包括三角形、四边形、五边形和六边形。而且，四边形的示例包括正方形、矩形和梯形。此外，掩膜和/或开口可以被规则地和重复地布置为图案。不平坦部分的掩膜的示例看起来是在如图3所示的俯视图中以规则间隔以网格图案布置的圆，在如图5所示的俯视图中以规则间隔的规则正方形、三角形。
至少一个掩膜的材料组分不受特别限制并且可以是已知的材料组分。不平坦部分的掩膜可以是电绝缘的。而且，不平坦部分的掩膜可以是导电的。不平坦部分的掩膜可以是半导电的。不平坦部分的掩膜的材料组分可以是非晶的。不平坦部分的掩膜的材料组分可以是单晶的。而且，不平坦部分的掩膜的材料组分可以是多晶的。不平坦部分的掩膜的材料组分的示例包括氧化物、氮化物、碳化物、碳、金刚石、金属，以及选自氧化物、氮化物、碳化物、碳、金刚石和金属中的至少两种的混合物。氧化物的示例包括硅(Si)氧化物、锗(Ge)氧化物、钛(Ti)氧化物、锆(Zr)氧化物、铪(Hf)氧化物、钽(Ta)氧化物和锡(Sn)氧化物。更具体地，不平坦部分的掩膜的材料组分可以是含有选自SiO2、SiN和多晶硅中的至少一种作为主要组分的含硅化合物，以及熔点高于结晶膜(其是结晶氧化物半导体膜)的晶体生长温度的金属。熔点高于结晶膜的晶体生长温度的金属的示例包括铂、金、银、钯、铑、铱和钌。而且，不平坦部分的掩膜的主要组分以组成比计占50％或更多，优选70％或更多，最优选90％或更多。
可通过已知方法形成不平坦部分的掩膜。已知方法的示例包括光刻、电子束光刻、激光图案化和蚀刻(比如干法蚀刻和湿法蚀刻)。在本发明主题的实施方式中，脊形状的掩膜优选平行布置，并且脊形状的掩膜进一步优选以规则间隔以网格图案布置。在本发明主题的用于制造结晶膜的方法的实施方式中，结晶基板优选是图案化的蓝宝石基板(PSS)。不平坦部分的掩膜的形状可以形成为图案。图案的形状包括圆锥形、半球形、圆顶形、四棱柱形和四角锥形。而且，掩膜的每个形状之间的距离不受特别限制，但是，在本发明主题的实施方式中，该距离优选为5μm或更小，并且进一步优选在1μm至3μm的范围内。
不平坦部分的开口不受特别限制，并且在开口中可以暴露基板的表面。不平坦部分的开口中的表面可含有与掩膜的材料组分相同或相似的材料组分。而且，根据本发明主题的实施方式，不平坦部分的开口优选是位于基板的表面上的开口。而且，根据本发明主题的实施方式，不平坦部分的开口仅是基板的表面。此外，根据本发明主题的实施方式，不平坦部分的开口可以是形成在掩膜中的通孔。而且，根据本发明主题的实施方式，不平坦部分的开口可以是形成在基板的表面中的凹陷部分。开口可以通过已知方法形成。而且，应用与上述掩膜的已知方法相同和相似的技术，包括光刻、电子束光刻、激光照射和蚀刻(比如干法蚀刻和湿法蚀刻)以形成开口。不平坦部分的开口可以是凹槽。凹槽的宽度和深度以及在凹槽中暴露的平坦部分的上表面的尺寸不受特别限制，只要不干扰本发明主题的目的即可。由凹槽围绕的平坦部分可以是基板的表面或掩膜。根据本发明主题的实施方式，结晶膜可包括至少一个具有两个或更多个开口的掩膜。在开口中，可以含有空气或惰性气体。
根据本发明主题的用于制造结晶膜的方法的实施方式，基板包括布置在基板的表面上的不平坦部分，如图2所示。在该实施方式中，基板的表面上的不平坦部分是布置在基板1的表面上的掩膜2a。图3示出基板的示意性俯视图，其中不平坦部分形成在基板1的表面1a上。如图2和图3所示，掩膜2a以规则间隔“a”布置。规则间隔“a”可以被设定为第一掩膜的中心与邻近第一掩膜定位的第二掩膜的中心之间的距离。在该实施方式中，多个掩膜2a彼此间隔开且彼此分开。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。本实施方式中的规则间隔“a”进一步优选在1μm至5μm的范围内，最优选在1μm至3μm的范围内。本实施方式中的掩膜2a的形状的示例是圆锥形和半球形。掩膜2a例如可以通过光刻形成。
图4示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。图5示出基板的俯视图，该基板具有形成在基板的表面上的不平坦部分。该实施方式的不平坦部分具有与图2和图3所示的不平坦部分的形状不同的形状。图4所示的不平坦部分是布置在基板的表面上的掩膜。该实施方式中的掩膜2a的形状是三棱锥。三棱锥的掩膜以规则的间隔布置，其可以设定为第一三棱锥的中心和邻近第一三棱锥定位的第二三棱锥的中心之间的规则距离“a”。如图5所示，该实施方式中的三棱锥可以横向和倾斜地平行布置。而且，两个或更多个三棱锥可以在三棱锥的顶点处与相邻的三棱锥相接触。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内，并且最优选在1μm至3μm的范围内。在该实施方式中，掩膜在平面图中具有规则的三角形形状，并且开口在平面图中具有规则的三角形形状。
图6A示出根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。图6B示出基板的示意性俯视图，该基板具有在图6A所示的基板的表面上形成的不平坦部分。
该实施方式的不平坦部分是片状掩膜2a，其具有布置在基板1的表面上的两个或更多个开口2b。在掩膜2a的开口2b中，基板的表面1a露出，如图6A和图6B所示。在该实施方式中，掩膜2a看起来是具有三角形开口2b的格子。在平面图中开口2b的形状的示例包括圆形、三角形、四边形、五边形和/或六边形。
掩膜2a可以由与基板相同的材料制成。而且，掩膜可以由含硅化合物制成，其可以是SiO2。此外，掩膜2a例如可以通过光刻形成。规则间隔“a”可以设定为第一开口的中心和邻近第一开口定位的第二开口的中心之间的距离。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内，最优选在1μm至3μm的范围内。
图7A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。在该实施方式中，开口2b是形成在基板1中的凹陷部分。
图7B示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。在该实施方式中，基板的不平坦部分是围绕基板的上表面的三角形形状的开口2b。例如，开口2b可以通过激光照射形成。该实施方式中的三角形开口可以与相邻三角形开口在三角形开口的顶点处连接，并且顶点可以设定为规则间隔a。规则间隔a不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内。
不平坦部分的开口可以是凹槽。凹槽的宽度和深度以及由凹槽围绕的基板的上表面的尺寸不受特别限制，只要不干扰本发明主题的目的即可。由凹槽围绕的平坦部分可以是凸起部分或掩膜。根据本发明主题的实施方式，结晶膜可包括不平坦部分，该不平坦部分包括至少一个掩膜和至少一个开口。至少一个掩膜可包括多个掩膜。而且，至少一个开口可包括多个开口。相邻掩膜之间和/或相邻开口之间的距离不受特别限制，但是，根据本发明主题的实施方式，该距离可以在例如10nm至1mm的范围内。在本发明主题的一些实施方式中，相邻掩膜之间和/或相邻开口之间的距离优选在10nm至300μm的范围内，进一步优选在10nm至1μm的范围内，最优选在100nm至1μm的范围内。
根据本发明主题的实施方式，基板可包括在基板顶部的缓冲层。而且，如果基板包括缓冲层，则基板上的缓冲层可包括缓冲层的表面上的不平坦部分。不平坦部分可包括至少一个掩膜和至少一个开口。缓冲层可包括在缓冲层的整个表面上的不平坦部分。形成缓冲层的方法的示例包括喷涂法、雾化化学气相沉积(CVD)法、卤化物气相外延(HVPE)法、分子束外延(MBE)法、金属有机化学气相沉积(MOCVD)法和溅射法。缓冲层可以通过已知方法形成。在本发明主题的用于制造结晶膜的方法的实施方式中，缓冲层优选通过使用雾化CVD法形成，该雾化CVD法能够提高待形成在具有不平坦部分的缓冲层上的结晶膜的质量。通过雾化CVD法在基板上形成的缓冲层可用于抑制晶体缺陷中包括的倾斜的发生。下面详细说明在通过使用雾化CVD法形成的缓冲层上制造结晶膜的方法的实施方式。
根据通过使用雾化CVD方法形成缓冲层的实施方式，优选通过以下形成缓冲层：将原料溶液转化为雾化液滴，通过使用载气将雾化液滴运载到基板上，并调节空气和/或基板的温度来引起邻近基板的雾化液滴的热反应，以在基板上形成缓冲层。
作为形成结晶层的方法的实施方式，可以使用雾化化学气相沉积(CVD)方法。图11示出在该实施方式中使用的雾化CVD设备19。雾化CVD设备19包括具有容器的雾发生器24、含有水25a的容器25以及附接在容器25的底部的超声换能器26。雾化CVD设备19进一步包括载气供应22a、载气的流量控制阀23a。此外，雾化CVD设备19可包括稀释载气供应装置22b和稀释载气的流量控制阀23b。雾化CVD设备19包括成膜室27(其可以是内径为40mm的石英管)、加热器28和支架21(用于在成膜室27中支撑物体20)。可以在成膜室27的周边布置加热器28。将在物体上形成膜，并且该物体可以是基板。支架21由石英制成并包括倾斜表面，物体放置在该倾斜表面上。支架21的倾斜表面可以向水平面倾斜。都由石英制成的成膜室27和台21倾向于抑制源自部件和装置的材料的杂质进入要在物体上形成的膜中。
(从原料溶液形成雾化液滴)
原料溶液转化为漂浮在雾发生器的容器的空间中的雾化液滴。原料溶液可通过已知方法转化为雾化液滴，并且该方法不受特别限制，但是，根据本发明主题的实施方式，原料溶液优选通过超声振动转化为雾化液滴。包括雾颗粒的且通过使用超声振动获得的并在空间中漂浮的雾化液滴初始速度为零。由于漂浮在空间中的雾化液滴可作为气体运载，因此漂浮在空间中的雾化液滴是优选的，以避免由碰撞能量引起的损坏，而无需像喷雾那样被吹出。液滴的尺寸不限于特定尺寸，并且可以是几毫米，但是，雾化液滴的尺寸优选为50μm或更小。液滴的尺寸优选在0.1μm至10μm的范围内。
(原料溶液)
原料溶液不受特别限制，只要能够通过雾化CVD法由原料溶液形成缓冲层即可。原料溶液的示例包括金属的有机金属络合物溶液和卤化物溶液。有机金属络合物溶液的示例包括乙酰丙酮络合物溶液。卤化物溶液的示例包括氟化物溶液、氯化物溶液、溴化物溶液和碘化物溶液。待气化的金属的示例包括铝、铟、铁、铬、钒、钛、铑、镍、钴和铱。金属源中可含有一种或多种金属。在本发明主题的用于制造结晶膜的方法的实施方式中，金属源的金属可以是选自镓、铝和铟中的至少一种。根据本发明主题的实施方式，进一步优选地，金属源的金属含有镓。原料溶液中含有的金属的量不受特别限制，只要不干扰本发明主题的目的即可，但是，原料溶液中含有的金属的量优选为0.001mol％至50mol％。原料溶液中含有的金属的量进一步优选为0.01mol％至50mol％。
而且，根据本发明主题的实施方式，原料溶液可含有掺杂剂。例如，通过在原料溶液中引入掺杂剂，能够在没有离子注入的情况下控制作为缓冲层的结晶层的导电性，从而，能够在不破坏作为缓冲层的半导体层的结晶结构的情况下形成作为缓冲层的半导体层。因此，该方法能够用于控制缓冲层的电导率。n型掺杂剂的示例包括锡、锗、硅和铅。n型掺杂剂优选为锡或锗，最优选为锡。p型掺杂剂的示例包括镁、钙和锌。掺杂剂浓度通常可以在1×1016/cm3至1×1022/cm3的范围内。掺杂剂浓度可以是例如约1×1017/cm3或更低的较低浓度，掺杂剂浓度也可以是例如1×1020/cm3或更高的高浓度。根据本发明主题的实施方式，掺杂剂浓度优选为1×1020/cm3或更低，且进一步优选为5×1019/cm3或更低。
根据本发明主题的实施方式，原料溶液的溶剂不受特别限制，并且可以是包括水的无机溶剂。而且，根据实施方式，原料溶液的溶剂可以是包括醇的有机溶剂。此外，根据本发明主题的实施方式，可以使用水和醇的混合溶剂。根据本发明主题的实施方式，原料溶液的溶剂优选含有水，并且进一步优选使用水和醇的混合溶剂，并且最优选地，原料溶液的溶剂是水，其可以包括，例如，纯水、超纯水、自来水、井水、矿泉水、温泉水、泉水、淡水和海水。根据本发明主题的实施方式，超纯水优选作为原料溶液的溶剂。
(将雾化液滴运载到成膜室中)
漂浮在用于形成雾化液滴的容器的空间中的雾化液滴通过载气被运载到成膜室中。载气不受限制，只要不干扰本发明主题的目的即可，因此，载气的示例可以是惰性气体，比如氮和氩，可以是氧化气体，比如氧和臭氧，并且可以是还原性气体，比如氢气和合成气体。可以使用示例的一种或多种载气，并且可以使用降低流速的稀释气体(例如，10倍稀释气体)作为第二载气。而且，载气可以从一个或多个位置供应。尽管载气的流速不受特别限制，但载气的流速可以在0.01至20L/min的范围内。根据本发明主题的实施方式，载气的流速可以优选在1至10L/min的范围内。当使用稀释气体时，稀释气体的流速优选在0.001至2L/min的范围内，并且进一步优选在0.1至1L/min的范围内。
(形成缓冲层)
为了形成缓冲层，通过载气运载到成膜室中的雾化液滴进行热反应(通过“热反应”)以在基板的表面上形成缓冲层。此处，“热反应”覆盖只要雾化液滴通过热进行反应的范围，因此，本文的术语“热反应”可包括化学反应和/或物理反应。本文的“热反应”可包括另一种反应，并且反应条件不受特别限制，只要不干扰本发明主题的目的即可。根据本发明主题的实施方式，热反应在原料溶液的溶剂的蒸发温度或高于蒸发温度的温度下进行，但是，“热反应”的温度范围不是太高并且例如，可以低于1000℃。热反应优选在低于650℃的温度下进行，最优选在400℃至650℃的温度下进行。而且，热反应可以在真空、非氧气氛、还原气体气氛和氧化气体气氛的任何气氛中进行。而且，热反应可以在大气压、增压和减压的任何条件下进行，但是，根据本发明主题的实施方式，热反应优选在大气压下进行。而且，能够通过调节成膜时间来设定缓冲层的厚度。
如上所述，缓冲层可以形成在基板的表面的至少一部分上。还能够在基板的整个表面上形成缓冲层。在基板上形成的缓冲层上形成的结晶膜能够减少晶体缺陷，比如倾斜。因此，能够获得具有较少缺陷的良好质量的结晶膜。
缓冲层不受特别限制，但是，在本发明主题的实施方式中，缓冲层优选含有金属氧化物作为主要组分。金属氧化物的示例包括铝(Al)氧化物、镓(Ga)氧化物、铟(In)氧化物、铁(Fe)氧化物、铬(Cr)氧化物、钒(V)氧化物、钛(Ti)氧化物、铑(Rh)氧化物、镍(Ni)氧化物、钴(Co)氧化物和铱(Ir)氧化物，并且金属氧化物的示例中的至少一个可以作为主要组分包含在缓冲层中。当然，在缓冲层中可含有选自Al、Ga、In、Fe、Cr、V、Ti、Rh、Ni、Co和Ir中的两种或更多种金属的组合的氧化物作为主要组分。在本发明主题的实施方式中，缓冲层优选含有选自In、Al和Ga中的至少一种作为主要组分。在本发明主题的实施方式中，缓冲层进一步优选含有In和/或Ga，最优选含有Ga。作为用于制造本发明主题的结晶膜的方法的实施方式，缓冲层可含有金属氧化物作为主要组分，并且该金属氧化物含有的镓和铝的量少于结晶膜的金属氧化物中含有的镓的量。而且，根据本发明主题的用于制造结晶膜的方法的实施方式，缓冲层可包括超晶格结构。在本发明主题的实施方式中，术语“主要组分”在本文中意为作为主要组分的金属氧化物以原子比计占缓冲层中含有的全部组分的50％或更多。在本发明主题的实施方式中，缓冲层进一步优选含有金属氧化物作为主要组分，其占缓冲层中含有的全部组分的70％或更多，更优选90％或更多。这意味着金属氧化物可占缓冲层的100％。
结晶膜的晶体结构不受特别限制，但在本发明主题的实施方式中，结晶膜优选具有刚玉结构和/或β氧化镓结构。结晶膜进一步优选具有刚玉结构。只要不干扰本发明主题的目的，结晶膜的主要组分可以与缓冲层的主要组分不同，但是，根据本发明主题的实施方式，结晶膜优选含有金属氧化物作为主要组分，其与作为缓冲层的主要组分的金属氧化物相同。
在用于制造结晶膜的方法的实施方式中，该方法包括将含金属的原料气体、含氧的原料气体和反应气体供应到基板上。基板可包括在基板的顶部上的缓冲层。而且，如果需要，除了供应含金属的原料气体、含氧的原料气体和反应气体之外，该方法还可包括供应含掺杂剂的原料气体。在该实施方式中，在含掺杂剂的原料气体和反应气体的气流下形成含有金属氧化物作为主要组分的结晶膜。优选的是，结晶膜形成在被加热的基板上或加热的基板上的缓冲层上。成膜温度不受特别限制，只要不妨碍本发明主题的目的即可，但是，在本发明主题的方法的实施方式中，成膜温度优选为900℃或更低。成膜温度进一步优选为700℃或更低，最优选在400℃至700℃的范围内。而且，可以在真空、非真空环境、还原气体气氛、惰性气体气氛和氧化气体气氛的任何气氛中进行成膜。而且，可以在大气压、增压和减压的任何条件下进行成膜。根据本发明主题的实施方式，成膜优选在大气压下进行。而且，能够通过调节成膜时间来设定结晶氧化物半导体膜的膜厚度。
根据本发明主题的结晶膜的实施方式，结晶膜含有结晶金属氧化物作为主要组分。结晶金属氧化物的示例包括Al氧化物、Ga氧化物、In氧化物、Fe氧化物、Cr氧化物、V氧化物、Ti氧化物、Rh氧化物、Ni氧化物、Co氧化物和Ir氧化物。当然，在结晶膜中可包含选自Al、Ga、In、Fe、Cr、V、Ti、Rh、Ni、Co和Ir中的两种或更多种金属的组合的氧化物作为主要组分。在本发明主题的实施方式中，结晶膜优选含有选自In、Al和Ga中的至少一种作为主要组分。在本发明主题的实施方式中，结晶膜进一步优选含有In和/或Ga。根据本发明主题的结晶膜的实施方式，结晶膜最优选含有结晶氧化镓作为主要组分或氧化镓的混合晶体作为主要组分。在本发明主题的结晶膜的实施方式中，术语“主要组分”在本文中意为作为主要组分的结晶金属氧化物以原子比计占结晶膜中含有的全部组分的50％或更多。在本发明主题的实施方式中，结晶膜进一步优选含有金属氧化物作为主要组分，该金属氧化物以原子比计占结晶膜中含有的全部组分的70％或更多，更优选90％或更多。这意味着金属氧化物可占结晶膜的100％。结晶膜的结晶结构不受特别限制，但在本发明主题的实施方式中，结晶膜优选具有刚玉结构和/或β氧化镓结构。结晶膜进一步优选具有刚玉结构。结晶膜最优选是包括刚玉结构的晶体生长膜。结晶膜中含有的结晶金属氧化物可以是单晶的。而且，结晶膜中含有的结晶金属氧化物可以是多晶的。在本发明主题的结晶膜的实施方式中，结晶金属氧化物优选是单晶的。结晶膜的膜厚度不受特别限制，但结晶膜的膜厚度优选为3μm或更大。进一步优选地，结晶膜的厚度为10μm或更大，最优选为20μm或更大。
根据上述方法，能够获得含有刚玉结构的半导体作为主要组分，并且具有1×1018/cm3或更高的载流子浓度和20cm2/Vs或更高的电子迁移率的晶体，即使晶体包括为c面的主平面。根据该实施方式的晶体作为结晶膜具有膜的形状。该晶体的刚玉结构的半导体含有镓和/或铟，并掺杂有含锗的掺杂剂。术语“载流子浓度”在本文中意为通过结晶膜的霍尔效应测量获得的结晶膜中的载流子浓度。而且，术语“电子迁移率”在本文中意为通过结晶膜的霍尔效应测量获得的电子迁移率。根据本发明主题的结晶膜的实施方式，主平面优选包括偏角。而且，根据本发明主题的结晶膜的实施方式，刚玉结构的氧化物半导体优选含有镓。此外，根据本发明主题的结晶膜的实施方式，刚玉结构的氧化物半导体优选含有镓和一种或多种选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱的金属的混合晶体。本发明主题的结晶膜包括结晶基板，其可通过例如将成膜时间设定得更长和/或提高成膜速度而获得。
而且，根据上述方法，能够获得含有氧化物半导体作为主要组分，并且具有1×1018/cm3或更高的载流子浓度和20cm2/Vs或更高的电子迁移率的晶体，即使晶体含有1×1017/cm3或更多的铝。例如，与α相氧化镓膜相比，根据该实施方式的晶体作为结晶膜具有膜的形状，预期其热力学上更稳定。此外，该实施方式的结晶膜能够用于倾向于暴露于高温的半导体装置中。根据该实施方式，结晶膜优选包括含有镓和一种或多种选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱的金属的混合晶体。本发明主题的结晶膜包括结晶基板。例如，能够通过将成膜时间设定得更长和/或提高成膜速度来改变结晶膜的厚度。
通过本发明主题的实施方式的用于制造结晶膜的方法获得的结晶膜用于包括功率装置的半导体装置。例如，预期使用本发明主题的结晶膜的功率装置为实现高的耐受电压的开关装置。而且，预期这样的装置获得高的热阻。半导体装置的示例包括晶体管(诸如高电子迁移率晶体管(HEMT))、金属绝缘体半导体(MIS)、薄膜晶体管(TFT)、半导体装置、肖特基势垒二极管(SBD)、p-n结二极管、PIN二极管、发光元件和光检测器装置。根据本发明主题的实施方式，与基板分离的结晶膜可用于半导体装置中。而且，根据本发明主题的实施方式，形成在基板上的结晶膜可用在半导体装置中。
另外，根据本发明主题的半导体装置的实施方式，半导体装置可以用作功率模块、变换器和/或转换器。而且，根据本发明主题的半导体装置可以用在包括电源的半导体系统中，半导体装置可以通过已知的结构和/或方法与该半导体系统电连接。半导体装置可以与半导体系统中的布线图案电连接。
图8示出根据本发明主题的实施方式的半导体系统的示意图。半导体系统可以是电力系统170。电力系统170可包括两个或更多个功率装置和控制电路。图8中所示的电力系统170可包括在电力系统170中电连接的第一电力系统171和第二电力系统172以及控制电路173。
图9示出根据本发明主题的实施方式的半导体系统的示意图。半导体系统可以是系统装置180，如图9所示。系统装置180可包括电力系统181和可以与电力系统181组合的电路182。
图10图示电源装置的电源电路191，包括电源电路和控制电路。DC电压通过变换器192(配置有MOSFET A至D)在高频率下切换以转换为AC，然后通过变压器193进行绝缘和变压。然后电压通过整流MOSFET 194调整，然后通过DCL 195(平滑线圈L1和L2)和电容器使其平稳以输出直流电压。此时，通过电压比较器197将输出电压与参考电压进行比较，以通过PWM控制电路196控制变换器和整流MOSFET，以具有期望的输出电压。
更详细地解释实施方式。
(实施例1)
1.HVPE设备
参考图1，描述了用于制造结晶膜的方法的该实施方式中的HVPE设备。HVPE设备50包括反应室51、用于加热金属源57的加热器52a和用于加热物体的加热器52b，该物体可以是由基板座56保持的基板。在反应室51中，HVPE设备50进一步包括含氧的原料气体的供应管55b、反应气体的供应气体管54b和基板座56，基板放置在该基板座56上。此外，含金属的原料气体的供应管53b布置在反应气体的供应气体管54b中以具有双管结构。含氧的原料气体的供应管55b与含氧的原料气体的供应装置55a连接，以形成含氧的原料气体的流动路径，使得含氧的原料气体被供应到由基板座56保持的基板。含金属的原料气体的供应管53b与含卤素的原料气体的供应装置53a连接，使得含卤素的原料气体供应到金属源以形成含金属的原料气体。然后含金属的原料气体被供应到由基板座56保持的基板上。反应室51进一步包括用于排出用过的气体的气体排出部分59和布置在反应室51的内表面上的保护片58。
2.膜(层)形成制备
在含金属的原料气体的供应管53b中布置镓(Ga)金属源57(99.99999％或更高的纯度)，并且在反应室51中的基板座56上放置c面蓝宝石基板作为基板。之后，启动加热器52a和加热器52b，以将反应室51的温度升高到550℃。
3.膜的形成
从含卤素的原料气体的供应装置53a向布置在含金属的原料气体的供应管53b中的Ga金属源57供应氯化氢(HCl)气体(99.999％或更高的纯度)，以通过Ga金属和HCl气体的化学反应形成氯化镓(GaCl/GaCl3)。将通过含金属的原料气体的供应管53b供应的所获得的氯化镓(GaCl/GaCl3)和通过含氧的原料气体的供应装置55a的供应管55b供应的O2气体(99.99995％或更高的纯度)供应到基板上。在HCl气流(99.999％或更高的纯度)下，氯化镓(GaCl/GaCl3)和O2气体在550℃在大气压下反应，以在基板上形成结晶膜。成膜时间为7分钟。这里，各自地，从含卤素的原料气体的供应装置53a供应的HCl气体的气体流速维持在5.0sccm，反应气体的供应装置54a的气体流速维持在5.0sccm，四氯化锗的气体流速维持在10sccm，并且含氧的原料气体的供应装置55a的气体流速维持在20sccm。
4.评价
在3处获得的膜是没有裂缝和异常生长的结晶膜，并且通过使用X射线衍射(XRD)分析以15度至95度的角度的XRD2θ/ω扫描进行鉴定。通过使用CuKα辐射进行测量。发现所得膜是α-Ga2O3结晶膜。而且，通过二次离子质谱(SIMS)分析结晶膜，并使用Cameca SIMS仪器进行分析，一次离子是铯(Cs)离子，并且第一加速电压是14.5kV。图13示出结果，显示锗从结晶膜的表面至2.0μm的深度均匀地掺杂在结晶膜中。此外，通过范德堡法测量结晶膜的霍尔效应。结果，结晶膜的载流子浓度为9.1×1018/cm3，并且电子迁移率为20cm2/Vs。而且，图14示出扫描的结果。如图14所示，在3处获得的膜是没有孪晶的具有良好质量的结晶膜。
(实施例2)
除了以下一个条件之外，通过与实施例1的条件相同的条件获得结晶膜：以1sccm的流速供应四氯化锗气体，而不是以10sccm的流速供应四氯化锗气体。在该实施例2中得到的结晶膜是α-Ga2O3半导体膜。
(实施例3)
除了以下一个条件之外，通过与实施例1的条件相同的条件获得结晶膜：以3sccm的流速供应四氯化锗气体，而不是以10sccm的流速供应四氯化锗气体。在该实施例3中得到的结晶膜是α-Ga2O3半导体膜。
(实施例4)
除了以下一个条件之外，通过与实施例1的条件相同的条件获得结晶膜：以6sccm的流速供应四氯化锗气体，而不是以10sccm的流速供应四氯化锗气体。在该实施例4中得到的结晶膜是α-Ga2O3半导体膜。
表1示出在室温下通过霍尔测量测量的实施例1至实施例4中获得的α-Ga2O3半导体膜的电子浓度和电子迁移率的测量结果。在实施例1至实施例4中获得的每个α-Ga2O3半导体膜显示出n型导电性。表1示出，通过改变四氯化锗气体的流速(sccm)能够控制电子浓度。
表1
(比较例1)
除了以下一个条件之外，通过与实施例1的条件相同的条件获得结晶膜：不向基板供应反应气体(HCl气体)。结果，与实施例1的成膜速率相比，成膜速率变为十分之一或更小。而且，比较例1中获得的膜在表面平坦度的膜质量方面变差，并且膜不具有镜面。
通过SIMS分析实施例1至实施例4中获得的每个α-Ga2O3半导体膜和比较例1中获得的α-Ga2O3膜。如图15中清楚地示出，发现每个所得膜中的Ge浓度与GeCl4供应量的关系是成比例的。因此，发现结晶膜的掺杂浓度能够通过本发明主题的实施方式中使用的方法来控制。
(测试实施方式1)
而且，形成层状膜，该层状膜包括在没有掺杂掺杂剂的情况下生长的第一α-Ga2O3结晶膜和用掺杂有掺杂剂锗的情况下生长的第二α-Ga2O3结晶膜。在第一α-Ga2O3结晶膜上生长掺杂有锗的第二α-Ga2O3结晶膜。检查层状膜并评价其掺杂情况。形成层状膜的条件如表2所示。而且，图19是示出该测试实施方式1中使用的成膜装置的示意图。
表2
图19示意性地示出在测试实施方式1中用于生长层状膜的第一α-Ga2O3结晶膜和第二α-Ga2O3结晶膜的HVPE设备。更具体地，使用氯化镓(GaCl)气体作为含金属的原料气体。而且，使用四氯化锗(GeCl4)气体作为含掺杂剂的气体，以形成层状膜的第二α-Ga2O3结晶膜。反应室中的压力是大气压。原料部分的温度设定为560℃。而且，晶体的生长部分的温度设定为560℃。氮(N2)用作载气。此外，供应分压为2.5×10-1kPa的HCl气体。供应分压为1.0kPa的氧(O2)气。除了以下一个条件之外，在与形成层状膜的第二α-Ga2O3结晶膜的条件相同的条件下形成层状膜的第一α-Ga2O3结晶膜：不使用含掺杂剂的气体。因此，层状膜通过以下获得：在c面蓝宝石基板上形成没有掺杂掺杂剂的第一α-Ga2O3结晶膜，并且在第一α-Ga2O3结晶膜上形成掺杂锗的第二α-Ga2O3结晶膜。
通过二次离子质谱(SIMS)分析在测试实施方式1中获得的层状膜。如在图16的SIMS的分析结果中清楚地示出的，未观察到掺杂延迟和扩散。而且，在掺杂锗形成第二结晶膜之后立即，层状膜的第一α-Ga2O3结晶膜中的Ge浓度低于检测限。此外，层状膜的第二结晶膜看起来均匀地掺杂有锗。
(测试实施方式2)
而且，与测试实施方式1类似，在表2中所示的相同条件下，获得了包括没有掺杂掺杂剂的第一α-Ga2O3结晶膜和高度掺杂锗(掺杂浓度：2.4×1019/cm-3)的第二α-Ga2O3结晶膜的层状膜。在该测试实施方式2中的层状膜的第一α-Ga2O3结晶膜的XRD测量结果示于图17A中。而且，该测试实施方式2中的层状膜的第二α-Ga2O3结晶膜的XRD测量结果示于图17B中。
如图17A和图17B所示，与没有掺杂掺杂剂的第一结晶膜相比，未观察到高度掺杂掺杂剂的第二结晶膜的结晶度差异。
因此，显然，根据本发明主题的方法的实施方式将掺杂剂掺杂到结晶膜中不会对结晶膜的结晶度产生负面影响。
(测试实施方式3)
而且，根据上述方法类似地获得掺杂锗的α-Ga2O3结晶膜。此外，通过雾化CVD法获得掺杂有锡(Sn)的α-Ga2O3结晶膜。图18示出了掺杂锗的α-Ga2O3结晶膜的电子迁移率和载流子浓度的关系以及掺杂锡的α-Ga2O3结晶膜的电子迁移率和载流子浓度的关系。
掺杂锗的α-Ga2O3结晶膜的电子迁移率高于掺杂锡的α-Ga2O3结晶膜的电子迁移率，并且得到8.6mΩcm的电阻率，其被认为是低电阻率。
因此，发现通过本发明主题的实施方式中的方法获得的掺杂有掺杂剂的α-Ga2O3结晶膜得到良好的电性能。
(实施例5)
除了以下四个条件之外，通过与实施例1的条件相同的条件获得结晶膜：使用m面蓝宝石基板代替使用c面蓝宝石基板；将反应室内的温度设定为540℃而不是设定为550℃以形成结晶膜；将成膜时间设定为7分钟而不是设定为15分钟；以及将氧(O2)气的流速设定为100sccm，而不是设定为20sccm。α-Ga2O3结晶膜的XRD测量结果表明，结晶膜具有优异的结晶性。而且，发现在m面上生长的结晶膜具有优异的电性能。
此外，虽然已经参考要素的特定组合说明本发明主题的某些实施方式，但是在不脱离本发明主题的教导的情况下，还可以提供各种其他组合。因此，本发明主题不应被解释为限于本文描述的和附图中图示的特定示例性实施方式，而是还可包含各种所示的实施方式的要素的组合。
在不脱离本发明主题的精神和范围的情况下，考虑到本公开的利益，本领域普通技术人员可以进行许多改变和修改。因此，必须理解的是，所示的实施方式仅是出于示例的目的而提出，并且不应将其视为限制由权利要求限定的本发明主题。因此，权利要求应理解为不仅包括字面上陈述的要素的组合，而且包括用于以基本上相同的方式执行基本上相同的功能以获得基本上相同的结果的所有等同要素。因此，权利要求应理解为包括上面具体说明和描述的内容、概念上等同的内容以及并入本发明主题的基本思想的内容。
根据本发明主题的实施方式的用于制造结晶膜的方法能够应用于制造各种装置的方法，该装置包括半导体装置、电子装置、光学装置、电源和电力系统。
参考数字说明
a 规则间隔
1 基板
1a 基板1的表面
2a 掩膜
2b 开口
3 结晶膜
4 掩膜层
5 缓冲层
19 雾化CVD设备
20 要在其上形成膜的物体
21 支撑物体的支架
22a 载气供应装置
22b 稀释载气供应装置
23a 载气的流量控制阀
23b 稀释载气的流量控制阀
24 雾发生器
24a 原料溶液
25 容器
25a 水
26 超声换能器
27 成膜室
28 加热器
50 卤化物气相外延(HVPE)装置
51 反应室
52a 加热器
52b 加热器
53a 含卤素的原料气体的供应装置
53b 含金属的原料气体的供应管
54a 反应气体的供应装置
54b 反应气体的供应管
55a 含氧的原料气体的供应装置
55b 含氧的原料气体的供应管
56 基板座
57 金属源
58 保护片
59 气体排放部分

Claims (24)

1.一种晶体，包括：
刚玉结构的氧化物半导体作为主要组分，所述刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂；
主平面；
1×1018/cm3或更高的载流子浓度；以及
20cm2/Vs或更高的电子迁移率。
2.如权利要求1所述的晶体，其中，
所述晶体的所述主平面是c面。
3.如权利要求1所述的晶体，其中，
所述晶体的所述主平面是m面。
4.如权利要求1所述的晶体，其中，
所述晶体的所述主平面包括偏角。
5.如权利要求1所述的晶体，其中，
所述刚玉结构的氧化物半导体包括混合晶体，所述混合晶体包括镓和一种或多种选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱的金属。
6.如权利要求1所述的晶体，其中，
所述晶体作为结晶膜具有膜形状。
7.如权利要求5所述的晶体，其中包括在所述刚玉结构的氧化物半导体中的所述混合晶体包括1×1017/cm3或更多的铝。
8.一种结晶膜，包括：
氧化物半导体作为主要组分，所述氧化物半导体包括1×1017/cm3或更多的铝；
1×1018/cm3或更高的载流子浓度；以及
20cm2/Vs或更高的电子迁移率。
9.如权利要求8所述的结晶膜，其中，
所述氧化物半导体包括镓。
10.如权利要求8所述的结晶膜，其中，
所述氧化物半导体包括混合晶体。
11.一种半导体装置，包括：
如权利要求6所述的晶体；
与所述晶体电连接的第一电极；以及
与所述晶体电连接的第二电极。
12.一种半导体装置，包括：
如权利要求8所述的结晶膜；
与所述结晶膜电连接的第一电极；以及
与所述结晶膜电连接的第二电极。
13.一种用于制造结晶膜的方法，包括：
气化金属源以将所述金属源转化为含金属的原料气体；
将所述含金属的原料气体、含氧的原料气体供应到反应室中到基板上；
将含掺杂剂的原料气体和反应气体供应到所述反应室中到所述基板上；以及
在所述含掺杂剂的原料气体和所述反应气体的气流下形成结晶膜。
14.如权利要求13所述的方法，其中，
所述含掺杂剂的原料气体包括锗。
15.如权利要求14所述的方法，其中，
所述含掺杂剂的原料气体是卤化锗气体。
16.如权利要求13所述的方法，其中
所述反应气体是蚀刻气体。
17.如权利要求13所述的方法，其中，
所述反应气体包括选自卤化氢和包括卤素和氢的基团中的至少一种。
18.如权利要求13所述的方法，其中，
所述反应气体包括卤化氢。
19.如权利要求13所述的方法，其中，
所述基板包括刚玉结构。
20.如权利要求13所述的方法，其中，
所述结晶膜具有刚玉结构。
21.如权利要求13所述的方法，其中所述基板用400℃至700℃的范围内的温度加热。
22.如权利要求13所述的方法，其中，
所述金属源包括镓，并且所述含金属的原料气体包括镓。
23.如权利要求13所述的方法，其中，
所述金属源的所述气化通过卤化所述金属源来进行。
24.如权利要求13所述的方法，其中，
所述含氧的原料气体包括选自氧(O2)、水(H2O)和氧化亚氮(N2O)中的至少一种。
CN201810954980.7A 2017-08-21 2018-08-21 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法 Active CN109423691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-158308 2017-08-21
JP2017158308 2017-08-21
JP2018-050517 2018-03-19
JP2018050517 2018-03-19

Publications (2)

Publication Number Publication Date
CN109423691A true CN109423691A (zh) 2019-03-05
CN109423691B CN109423691B (zh) 2022-09-23

Family

ID=65361177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810954980.7A Active CN109423691B (zh) 2017-08-21 2018-08-21 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法

Country Status (3)

Country Link
US (1) US20190057866A1 (zh)
JP (1) JP7166522B2 (zh)
CN (1) CN109423691B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574214A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7290740B2 (ja) * 2019-09-30 2023-06-13 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
WO2021166917A1 (ja) * 2020-02-18 2021-08-26 株式会社Flosfia 半導体装置および結晶成長方法
JP2021170579A (ja) * 2020-04-14 2021-10-28 株式会社ノベルクリスタルテクノロジー 半導体膜及びその製造方法
WO2022240477A1 (en) * 2021-05-13 2022-11-17 Ohio State Innovation Foundation IN SITU DAMAGE FREE ETCHING OF Ga 2O3 USING Ga FLUX FOR FABRICATING HIGH ASPECT RATIO 3D STRUCTURES

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
CN104952927A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN105097957A (zh) * 2014-05-08 2015-11-25 Flosfia株式会社 结晶性层叠结构体、半导体装置
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
CN106796891A (zh) * 2014-09-02 2017-05-31 Flosfia株式会社 层叠结构体及其制造方法、半导体装置、以及晶体膜

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
CN103996717B (zh) * 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
JP6422159B2 (ja) * 2015-02-25 2018-11-14 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP2018154238A (ja) * 2017-03-17 2018-10-04 Ntn株式会社 車輪用軸受装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
CN104952927A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN105097957A (zh) * 2014-05-08 2015-11-25 Flosfia株式会社 结晶性层叠结构体、半导体装置
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
CN106796891A (zh) * 2014-09-02 2017-05-31 Flosfia株式会社 层叠结构体及其制造方法、半导体装置、以及晶体膜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574214A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜

Also Published As

Publication number Publication date
JP2019163200A (ja) 2019-09-26
JP7166522B2 (ja) 2022-11-08
CN109423691B (zh) 2022-09-23
US20190057866A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109423690A (zh) 用于制造结晶膜的方法
CN109423694A (zh) 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN109423691A (zh) 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法
CN109423693A (zh) 用于制造结晶膜的方法
JP7404594B2 (ja) 半導体装置および半導体装置を含む半導体システム
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
JP2017128492A (ja) 結晶性酸化物膜
US11488821B2 (en) Film forming method and crystalline multilayer structure
JPWO2020013261A1 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
JP7385200B2 (ja) 半導体装置および半導体装置を含む半導体システム
TWI804527B (zh) 半導體裝置及半導體系統
TWI791674B (zh) 半導體裝置及半導體系統
EP3816330A1 (en) Crystalline oxide film
US20220189769A1 (en) Crystal film, semiconductor device including crystal film, and method of producing crystal film
US11694894B2 (en) Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
JP7294599B2 (ja) 半導体装置
WO2023048150A1 (ja) 結晶膜の製造方法および結晶膜
US20210335995A1 (en) Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP2021172552A (ja) 結晶膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: FLOSFIA Inc.

Applicant after: NATIONAL INSTITUTE FOR MATERIALS SCIENCE

Applicant after: KYOTO University

Applicant after: SAGA University

Address before: Kyoto Japan

Applicant before: Liuhui Co.,Ltd.

Applicant before: NATIONAL INSTITUTE FOR MATERIALS SCIENCE

Applicant before: KYOTO University

Applicant before: SAGA University

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant