CN109411544B - 一种过渡金属硫族化合物晶体管及其制备方法 - Google Patents
一种过渡金属硫族化合物晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109411544B CN109411544B CN201811124074.0A CN201811124074A CN109411544B CN 109411544 B CN109411544 B CN 109411544B CN 201811124074 A CN201811124074 A CN 201811124074A CN 109411544 B CN109411544 B CN 109411544B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- transition metal
- source
- metal chalcogenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- -1 Transition metal chalcogenide Chemical class 0.000 title claims abstract description 88
- 229910052723 transition metal Inorganic materials 0.000 title claims abstract description 88
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 258
- 239000011229 interlayer Substances 0.000 claims description 37
- 238000002161 passivation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 229910016021 MoTe2 Inorganic materials 0.000 claims description 6
- 229910052961 molybdenite Inorganic materials 0.000 claims description 6
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 229910003090 WSe2 Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910020042 NbS2 Inorganic materials 0.000 claims description 2
- 229910020039 NbSe2 Inorganic materials 0.000 claims description 2
- 229910004211 TaS2 Inorganic materials 0.000 claims description 2
- 229910004214 TaSe2 Inorganic materials 0.000 claims description 2
- 229910004202 TaTe2 Inorganic materials 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910020046 NbTe2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical group 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种过渡金属硫化物晶体管，自下而上包括：栅极、栅极介电层、沟道层以及位于栅极介电层两侧的源漏区，其特征在于，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层的长度，所述栅极介电层的长度大于等于所述栅极的长度；其中，所述源漏区为具有金属性质的第一过渡金属硫族化合物，所述沟道层为具有半导体性质的第二过渡金属硫族化合物。本发明提供的一种过渡金属硫化物晶体管及其制备方法，能够有效解决过渡金属硫化物晶体管沟道与源漏区之间存在接触电阻过大的问题，能够使过渡金属硫化物晶体管与现有的CMOS工艺兼容。
Description
技术领域
本发明涉及半导体集成电路制造领域，具体涉及一种过渡金属硫族化合物晶体管及其制备方法。
背景技术
随着半导体器件特征尺寸按摩尔定律等比例缩小，芯片集成度不断提高，传统的基于硅半导体器件由于工艺极限和各种负面效应，已很难再满足器件和电路的性能和功耗要求。国内外各大科研机构和半导体制造商纷纷研究各种新材料及新器件结构，以期取代现有的硅半导体器件。
石墨烯因其超高的电子迁移率(可达200000cm2/Vs)成为研究的热点，但是由于石墨烯不具备带隙(bandgap)，使得它在类似于晶体管的应用上前景黯淡。
近几年，二维晶体管由于其优异的性能受到广泛关注。过渡金属硫族化合物(transition metal dichalcogenide，TMD)的化学式为MX2型，M为金属，X代表硫族元素(如S、Se、Te)。由于TMD材料的带隙与硅很接近，并且不受到短沟道效应的影响，近年来常被用于制备二维晶体管。
但是，二维半导体性质的TMD薄膜和任何大块金属之间的界面上存在较大的接触电阻，会导致沟道与源漏区的电阻显著增加，降低二维晶体管的性能。另一方面，目前二维晶体管的制备方法多用于实验室阶段，与工业化现有的CMOS工艺不兼容，如何进行大规模的二维晶体管制备，是急需解决的问题。
发明内容
本发明所要解决的技术问题是提供一种过渡金属硫族化合物晶体管及其制备方法，能够有效解决过渡金属硫族化合物晶体管沟道与源漏区之间存在接触电阻过大的问题，能够使过渡金属硫族化合物晶体管与现有的CMOS工艺兼容，可方便地制备出小尺寸、大规模的过渡金属硫族化合物晶体管阵列。
为了实现上述目的，本发明采用如下技术方案：一种过渡金属硫族化合物晶体管，自下而上包括：栅极、栅极介电层、沟道层以及位于栅极介电层两侧的源漏区，其特征在于，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层的长度，所述栅极介电层的长度大于等于所述栅极的长度；其中，所述源漏区为具有金属性质的第一过渡金属硫族化合物，所述沟道层为具有半导体性质的第二过渡金属硫族化合物。
进一步地，所述源漏区为MoTe2、MoS2、WTe2中的至少一种。
进一步地，所述沟道层为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2、NbTe2中的至少一种。
进一步地，所述沟道层、栅极介电层和栅极的中心点位于同一条直线上。
进一步地，所述栅极介电层和所述沟道层之间还包括粘附层，在沟道方向上以及水平面中垂直于沟道方向上，所述粘附层的长度等于所述栅极介电层的长度；所述源漏区中的的源区和漏区分别位于所述栅极介电层和粘附层的两侧。
进一步地，所述粘附层与第二过渡金属硫族化合物的晶格匹配。
进一步地，所述源漏区的高度大于等于所述栅极介电层的高度。
本发明提供的一种制作过渡金属硫族化合物晶体管的方法，包括如下步骤：
S01：提供衬底，在所述衬底上形成层间介电层，并在所述层间介电层上表面形成凹槽；
S02：在所述层间介电层的凹槽中填充栅极材料，形成栅极；
S03：在所述栅极上方形成栅极介电层，其中，在沟道方向上以及水平面中垂直于沟道方向上，所述栅极介电层的长度大于等于所述栅极的长度；
S04：在所述栅极介电层和层间介电层的上表面上沉积具有金属性质的第一过渡金属硫族化合物，通过光刻、刻蚀去除所述栅极介电层上表面的第一过渡金属硫族化合物，并进行掺杂形成位于栅极介电层两侧的源漏区；
S05：在所述源漏区和栅极介电层上表面沉积钝化层，通过刻蚀工艺在所述栅极介电层上表面形成凹槽，并在凹槽中填充具有半导体性质的第二过渡金属硫族化合物，形成沟道层；其中，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层的长度；
S06：在所述源漏区上方的钝化层中形成源漏电极，用于将所述源漏区引出。
本发明提供的一种制作过渡金属硫族化合物晶体管的方法，包括如下步骤：
S01：提供衬底，在所述衬底上形成层间介电层，并在所述层间介电层上表面形成凹槽；
S02：在所述层间介电层的凹槽中填充栅极材料，形成栅极；
S03：在所述栅极上方依次形成栅极介电层和粘附层；其中，在沟道方向上以及水平面中垂直于沟道方向上，所述粘附层的长度等于所述栅极介电层的长度，且均大于等于所述栅极的长度；所述源区和漏区分别位于所述栅极介电层和粘附层的两侧；
S04：在所述粘附层和层间介电层的上表面上沉积具有金属性质的第一过渡金属硫族化合物，通过光刻、刻蚀去除所述粘附层上表面的第一过渡金属硫族化合物，并进行掺杂形成位于栅极介电层和粘附层两侧的源漏区；
S05：在所述源漏区和粘附层上表面沉积钝化层，通过刻蚀工艺在所述粘附层上表面形成凹槽，并在凹槽中填充具有半导体性质的第二过渡金属硫族化合物，形成沟道层；其中，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层和粘附层的长度；
S06：在所述源漏区上方的钝化层中形成源漏电极，用于将所述源漏区引出。
进一步地，对于NMOS的源漏，所述步骤S04中掺杂元素为As、P、C中的一种或多种；对于PMOS的源漏，所述步骤S04中掺杂元素为B和/或Ge。
本发明的有益效果为：本发明通过选用具有金属性质的第一过渡金属硫族化合物作为源漏区，具有半导体性质的第二过渡金属硫族化合物作为沟道，能够有效解决过渡金属硫族化合物晶体管沟道与源漏区之间存在接触电阻过大的问题，并且采用本发明的制备方法，能够使过渡金属硫族化合物晶体管与现有的CMOS工艺兼容，制备工艺简单可行，可方便地制备出小尺寸、大规模的过渡金属硫族化合物晶体管阵列。
附图说明
图1为实施例1中在层间介电层上表面形成凹槽的示意图。
图2为实施例1中在层间介电层的凹槽中形成栅极的示意图。
图3为实施例1中形成栅极介电层的示意图。
图4为实施例1中在栅极介电层上沉积第一过渡金属硫族化合物的示意图。
图5为实施例1中形成源漏区的示意图。
图6为实施例1中在钝化层中形成凹槽的示意图。
图7为实施例1中形成沟道层的示意图。
图8为实施例1中制备完成的过渡金属硫族化合物晶体管。
图9为实施例2中形成粘附层之后的示意图。
图10为实施例2中制备完成的过渡金属硫族化合物晶体管。
图中：301衬底，302层间介电层，303层间介电层中的凹槽，304栅极，305栅极介电层，306第一过渡金属硫族化合物，307源漏区，308钝化层，309沟道层，310源漏电极，405粘附层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种过渡金属硫族化合物晶体管，自下而上包括：栅极、栅极介电层、沟道层以及位于栅极介电层两侧的源漏区。其中，源漏区中的源区和漏区分别位于栅极介电层的两侧。在沟道方向上以及水平面中垂直于沟道方向上，沟道层的长度大于栅极介电层的长度，栅极介电层的长度大于等于栅极的长度。也就是说沟道层的水平截面面积大于栅极介电层的水平截面面积，使得沟道层完全覆盖栅极介电层；栅极介电层的水平截面面积大于栅极的水平截面面积，使得栅极介电层完全覆盖栅极。其中，源漏区为具有金属性质的第一过渡金属硫族化合物，沟道层为具有半导体性质的第二过渡金属硫族化合物。
本发明中在沟道方向上以及水平面中垂直于沟道方向上，栅极介电层的长度大于等于栅极的长度，是为了防止两侧的源漏区直接和栅极连通；沟道层的长度面积大于栅极介电层的长度，是为了保证第二过渡金属硫族化合物的沟道层与源漏区更好的接触。
以下通过两个具体实施例对本发明进行解释说明：
实施例1
请参阅附图1-8，本实施例提供的一种制作过渡金属硫族化合物晶体管的方法，包括如下步骤：
S01：提供衬底，在衬底上形成层间介电层，并在层间介电层上表面形成凹槽。具体请参阅附图1，可采用常规半导体衬底301，在半导体衬底301上生长形成层间介电层302。层间介电层302可采用常规材料形成。然后，可通过光刻、刻蚀工艺，在层间介电层302上形成凹槽303。在本实施例中，凹槽303的深度可为60nm(纳米)。
S02：在层间介电层的凹槽中填充栅极材料，形成栅极。具体请参阅附图2，在凹槽303中沉积栅极材料，并可采用抛光工艺去除凹槽303外部多余的栅极材料，从而在凹槽中形成栅极304。栅极材料可以是金属、多晶硅中的至少一种。在本实施例中，栅极材料为Al。
S03：在栅极上方形成栅极介电层，其中，在沟道方向上以及水平面中垂直于沟道方向上，栅极介电层的长度大于等于栅极的长度。具体请参阅附图3，在栅极304和层间介电层302表面沉积栅极介电层材料，并通过光刻、刻蚀工艺，使形成的栅极介电层305位于栅极304上方。栅极介电层材料可为SiO2、SiN、SiON、高k介电材料、金属氧化物、氮化硼、石墨烯等中的至少一种。也就是说，在附图3中的水平方向上以及垂直于纸面的方向上，栅极介电层305的长度大于等于栅极304的长度，也即栅极介电层的水平截面面积大于栅极的水平截面面积。在本实施例中，栅极介电层材料为氮化硼，厚度可为1.5nm。
S04：在栅极介电层和层间介电层的上表面上沉积具有金属性质的第一过渡金属硫族化合物，通过光刻、刻蚀去除所述栅极介电层上表面的第一过渡金属硫族化合物，并进行掺杂形成位于栅极介电层两侧的源漏区。
值得注意的是，本步骤中通过光刻刻蚀去除的是栅极介电层整个一条上的第一过渡金属硫族化合物，也就是说去除的是附图4中垂直于纸面的整个一条的第一过渡金属硫族化合物，类似于条纹间隔，从而形成位于栅极介电层两侧的源漏区。
请参阅附图4，通过沉积和/或转移工艺，在栅极介电层和层间介电层上沉积具有金属性质的第一过渡金属硫族化合物306。具有金属性质的第一过渡金属硫族化合物可以为MoTe2、MoS2、WTe2中的至少一种。本实施例中，第一过渡金属硫族化合物为WTe2，厚度为8nm。
请参阅附图5，通过光刻、刻蚀工艺去除在栅极介电层305上的第一过渡金属硫族化合物306。去除之后可以对栅极介电层305两侧的第一过渡金属硫族化合物进行掺杂。对于NMOS的源漏，掺杂元素为As、P、C中的一种或多种；对于PMOS的源漏，掺杂元素为B和/或Ge，从而形成源漏区307。
值得说明的是，本实施例中第一过渡金属硫族化合物306的厚度可以等于或者大于栅极介电层的厚度，在去除栅极介电层上方的第一过渡金属硫族化合物之后，源漏区的高度是等于或者高于栅极介电层的高度的，当源漏区的高度高于栅极介电层的高度时，这也就使得后续的沟道层下方的两侧是位于源漏区域之间的，能够使得沟道层与源漏区更好地接触。
S05：在源漏区和栅极介电层上表面沉积钝化层，通过刻蚀工艺在栅极介电层上表面形成凹槽，并在凹槽中填充具有半导体性质的第二过渡金属硫族化合物，形成沟道层；其中，在沟道方向上以及水平面中垂直于沟道方向上，沟道层的长度大于栅极介电层的长度。
请参阅附图6，沉积钝化层308。钝化层材料可为SiO2、SiN、SiON和其他低介电常数材料中的至少一种。在本实施例中，钝化层为SiO2，厚度为20nm。通过刻蚀工艺在栅极介电层上表面形成凹槽，该凹槽用于填充形成沟道层。如附图6中水平方向上以及垂直于纸面的方向上，沟道层309的长度大于栅极介电层305的长度，也即沟道层的水平截面面积大于栅极介电层的水平截面面积。
请参阅附图7，在栅极介电层305上方凹槽中选择性沉积具有半导体性质的第二过渡金属硫族化合物，形成沟道层309。栅极介电层材料的晶格可以和第二过渡金属硫族化合物的晶格匹配。在本实施例中，第二过渡金属硫族化合物可以是WSe2，厚度为5nm。
S06：在源漏区上方的钝化层中形成源漏电极，用于将源漏区引出。请参阅附图8，在源口区上方的钝化层中形成凹槽，并在凹槽中填充金属电极，通过抛光等工艺形成源漏电极310，用于将源漏区引出。
本实施例提供的一种过渡金属硫族化合物晶体管，如附图8所示，自下而上包括衬底301、层间介电层302、栅极304、栅极介电层305和源漏区307、沟道层309、钝化层308和源漏电极310。层间介电层302位于衬底301和源漏区307的中间，层间介电层302位于源漏区307和栅极介电层305的下方，并将栅极304的侧面和下表面包裹。栅极介电层305位于栅极304的正上方，且在沟道方向上以及水平面中垂直于沟道方向上，栅极介电层305的长度大于等于栅极304的长度。源漏区307中的源区和漏区分别位于栅极介电层305的两侧。沟道层309位于栅极介电层305的正上方，且在沟道方向上以及水平面中垂直于沟道方向上，沟道层309的长度大于栅极介电层305的长度。钝化层308位于源漏区307和沟道层309的上方，并将沟道层309的侧面和上表面包覆，源漏电极310位于钝化层308中，用于将源漏区307引出。本发明中源漏区为具有金属性质的第一过渡金属硫族化合物，沟道层为具有半导体性质的第二过渡金属硫族化合物。
实施例2
本实施例提供的一种制作过渡金属硫族化合物晶体管的方法，步骤S01和S02与实施例1相同，具体包括如下步骤：
S01：提供衬底，在衬底上形成层间介电层，并在层间介电层上表面形成凹槽。
S02：在层间介电层的凹槽中填充栅极材料，形成栅极。
S03：在栅极上方依次形成栅极介电层和粘附层，其中，在沟道方向上以及水平面中垂直于沟道方向上，粘附层的长度等于栅极介电层的长度，且均大于等于栅极的长度。
具体请参阅附图9，在栅极304和层间介电层302表面沉积栅极介电层305和粘附层405，并通过光刻、刻蚀工艺，使形成的栅极介电层305和粘附层405位于栅极304上方。栅极介电层材料可为SiO2、SiN、SiON、高k介电材料、金属氧化物、氮化硼、石墨烯等中的至少一种。粘附层材料可以是与第二过渡金属硫族化合物的晶格匹配的材料。在本实施例中，栅极介电层材料为HfO2，厚度可为1.5nm。粘附层材料为氮化硼，厚度为2nm。并且，在附图9中水平方向上以及垂直于纸面的方向上，栅极介电层305和粘附层405的长度相等，均大于等于栅极304的长度，也就是说，栅极介电层305和粘附层405的的水平截面面积大于栅极304的水平截面面积。
S04：在粘附层405和层间介电层的上表面上沉积具有金属性质的第一过渡金属硫族化合物，通过光刻、刻蚀去除所述栅极介电层上表面的第一过渡金属硫族化合物，并进行掺杂形成位于栅极介电层两侧的源漏区。本步骤与实施例1中的步骤相同。
通过沉积和/或转移工艺，在栅极介电层和层间介电层上沉积具有金属性质的第一过渡金属硫族化合物。通过光刻、刻蚀工艺去除在栅极介电层上的第一过渡金属硫族化合物，形成源漏区。
具有金属性质的第一过渡金属硫族化合物可以为MoTe2、MoS2、WTe2中的至少一种。本实施例中，第一过渡金属硫族化合物为WTe2，厚度为8nm。
去除之后可以对栅极介电层305两侧的第一过渡金属硫族化合物进行掺杂。对于NMOS的源漏，掺杂元素为As、P、C中的一种或多种；对于PMOS的源漏，掺杂元素为B和/或Ge，从而形成源漏区307。
本实施例中在本实施例中，第一过渡金属硫族化合物为采用化学气相沉积在温度大于710℃时制备出的金属性质的MoTe2薄膜，第二过渡金属硫族化合物为采用化学气相沉积在温度小于670℃时制备出的半导体性质的MoTe2薄膜。相同化学组分的TMD薄膜，虽然其电学性质不同，但是他们之间的接触电阻非常小，可以很好的解决过渡金属硫族化合物晶体管中过渡金属硫族化合物晶体管沟道与金属源漏区之间存在接触电阻过大的问题。
S05：在源漏区和栅极介电层粘附层上表面沉积钝化层，通过刻蚀工艺在粘附层上表面形成凹槽，并在凹槽中填充具有半导体性质的第二过渡金属硫族化合物，形成沟道层；其中，在沟道方向上以及水平面中垂直于沟道方向上，沟道层的长度大于栅极介电层和粘附层的长度。这一步骤与实施例1中S05步骤相同。
S06：在源漏区上方的钝化层中形成源漏电极，用于将源漏区引出。请参阅附图10，在源口区上方的钝化层中形成凹槽，并在凹槽中填充金属电极，通过抛光等工艺形成源漏电极310，用于将源漏区引出。
本实施例提供的一种过渡金属硫族化合物晶体管，如附图10所示，自下而上包括衬底301、层间介电层302、栅极304、栅极介电层305和粘附层405以及源漏区307、沟道层309、钝化层308和源漏电极310。层间介电层302位于衬底301和源漏区307的中间，层间介电层302位于源漏区307和栅极介电层305的下方，并将栅极304的侧面和下表面包裹。栅极介电层305和粘附层405依次位于栅极304的正上方，且在沟道方向上以及水平面中垂直于沟道方向上，栅极介电层309和粘附层405的长度相等，且均大于等于栅极304的长度。源漏区307中的源区和漏区分别位于栅极介电层305和粘附层405的两侧。沟道层309位于粘附层405的正上方，且在沟道方向上以及水平面中垂直于沟道方向上，沟道层309的长度大于栅极介电层305和粘附层405的长度。钝化层308位于源漏区307和沟道层309的上方，并将沟道层309的侧面和上表面包覆，源漏电极310位于钝化层308中，用于将源漏区307引出。本发明中源漏区为具有金属性质的第一过渡金属硫族化合物，沟道层为具有半导体性质的第二过渡金属硫族化合物。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (7)
1.一种过渡金属硫族化合物晶体管，自下而上包括：栅极、栅极介电层、沟道层以及位于栅极介电层两侧的源漏区，其特征在于，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层的长度，所述栅极介电层的长度大于等于所述栅极的长度；其中，所述源漏区为具有金属性质的第一过渡金属硫族化合物，所述沟道层为具有半导体性质的第二过渡金属硫族化合物；所述栅极介电层和所述沟道层之间还包括粘附层，在沟道方向上以及水平面中垂直于沟道方向上，所述粘附层的长度等于所述栅极介电层的长度；所述源漏区中的的源区和漏区分别位于所述栅极介电层和粘附层的两侧，所述粘附层与第二过渡金属硫族化合物的晶格匹配；所述栅极介质层、沟道层和粘附层平行。
2.根据权利要求1所述的一种过渡金属硫族化合物晶体管，其特征在于，所述第一过渡金属硫族化合物为MoTe2、MoS2、WTe2中的至少一种。
3.根据权利要求1所述的一种过渡金属硫族化合物晶体管，其特征在于，所述第二过渡金属硫族化合物为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2、NbTe2中的至少一种。
4.根据权利要求1所述的一种过渡金属硫族化合物晶体管，其特征在于，所述沟道层、栅极介电层和栅极的中心点位于同一条直线上。
5.根据权利要求1所述的一种过渡金属硫族化合物晶体管，其特征在于，所述源漏区的高度大于所述栅极介电层的高度。
6.一种制作权利要求1所述的过渡金属硫族化合物晶体管的方法，其特征在于，包括如下步骤：
S01：提供衬底，在所述衬底上形成层间介电层，并在所述层间介电层上表面形成凹槽；
S02：在所述层间介电层的凹槽中填充栅极材料，形成栅极；
S03：在所述栅极上方依次形成栅极介电层和粘附层；其中，在沟道方向上以及水平面中垂直于沟道方向上，所述粘附层的长度等于所述栅极介电层的长度，且均大于等于所述栅极的长度；所述源区和漏区分别位于所述栅极介电层和粘附层的两侧；
S04：在所述粘附层和层间介电层的上表面上沉积具有金属性质的第一过渡金属硫族化合物，通过光刻、刻蚀去除所述粘附层上表面的第一过渡金属硫族化合物，并进行掺杂形成位于栅极介电层和粘附层两侧的源漏区；
S05：在所述源漏区和粘附层上表面沉积钝化层，通过刻蚀工艺在所述粘附层上表面形成凹槽，并在凹槽中填充具有半导体性质的第二过渡金属硫族化合物，形成沟道层；其中，在沟道方向上以及水平面中垂直于沟道方向上，所述沟道层的长度大于所述栅极介电层和粘附层的长度；
S06：在所述源漏区上方的钝化层中形成源漏电极，用于将所述源漏区引出。
7.根据权利要求6所述的方法，其特征在于，对于NMOS的源漏，所述步骤S04中掺杂元素为As、P、C中的一种或多种；对于PMOS的源漏，所述步骤S04中掺杂元素为B和/或Ge。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124074.0A CN109411544B (zh) | 2018-09-26 | 2018-09-26 | 一种过渡金属硫族化合物晶体管及其制备方法 |
| US17/280,825 US11804553B2 (en) | 2018-09-26 | 2019-05-05 | Transition metal dichalcogenide transistor and preparation method thereof |
| PCT/CN2019/085522 WO2020062867A1 (zh) | 2018-09-26 | 2019-05-05 | 一种过渡金属硫族化合物晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124074.0A CN109411544B (zh) | 2018-09-26 | 2018-09-26 | 一种过渡金属硫族化合物晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411544A CN109411544A (zh) | 2019-03-01 |
| CN109411544B true CN109411544B (zh) | 2021-05-18 |
Family
ID=65466203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811124074.0A Active CN109411544B (zh) | 2018-09-26 | 2018-09-26 | 一种过渡金属硫族化合物晶体管及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11804553B2 (zh) |
| CN (1) | CN109411544B (zh) |
| WO (1) | WO2020062867A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411544B (zh) * | 2018-09-26 | 2021-05-18 | 上海集成电路研发中心有限公司 | 一种过渡金属硫族化合物晶体管及其制备方法 |
| CN112490248B (zh) * | 2020-12-03 | 2022-10-21 | 中国科学院微电子研究所 | 铁电浮栅存储器单元串及制备方法 |
| US11869975B2 (en) | 2021-04-19 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin-film transistors and method for manufacturing the same |
| US20220336679A1 (en) * | 2021-04-19 | 2022-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure with barrier and method for manufacturing the same |
| US11791420B2 (en) | 2021-04-19 | 2023-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method for manufacturing the same |
| CN113471292B (zh) * | 2021-07-02 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN113471328B (zh) * | 2021-07-02 | 2023-10-31 | 中国科学院物理研究所 | 一种具有可拉伸场效应的晶体管器件及其制备方法和产品 |
| CN113725360B (zh) * | 2021-09-02 | 2024-06-11 | 中国人民解放军国防科技大学 | 基于二硫化钽电荷密度波相变的热场晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107634099A (zh) * | 2017-08-11 | 2018-01-26 | 上海集成电路研发中心有限公司 | 一种二维晶体材料场效应管及其制备方法 |
| CN108039373A (zh) * | 2017-11-24 | 2018-05-15 | 上海集成电路研发中心有限公司 | 半导体器件及其制备方法 |
| CN108172624A (zh) * | 2016-12-07 | 2018-06-15 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| KR20180087167A (ko) * | 2017-01-23 | 2018-08-01 | 인천대학교 산학협력단 | 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11024725B2 (en) * | 2015-07-24 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including metal oxide film |
| CN106409886B (zh) * | 2016-11-10 | 2019-05-14 | 同济大学 | 双极性半导体光电子器件的逻辑应用方法 |
| US10056498B2 (en) * | 2016-11-29 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN109411544B (zh) * | 2018-09-26 | 2021-05-18 | 上海集成电路研发中心有限公司 | 一种过渡金属硫族化合物晶体管及其制备方法 |
| US11171243B2 (en) * | 2019-06-27 | 2021-11-09 | Intel Corporation | Transistor structures with a metal oxide contact buffer |
| US11171239B2 (en) * | 2019-09-13 | 2021-11-09 | Intel Corporation | Transistor channel passivation with 2D crystalline material |
| US20220199812A1 (en) * | 2020-12-21 | 2022-06-23 | Intel Corporation | Transistors with monocrystalline metal chalcogenide channel materials |
-
2018
- 2018-09-26 CN CN201811124074.0A patent/CN109411544B/zh active Active
-
2019
- 2019-05-05 US US17/280,825 patent/US11804553B2/en active Active
- 2019-05-05 WO PCT/CN2019/085522 patent/WO2020062867A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172624A (zh) * | 2016-12-07 | 2018-06-15 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| KR20180087167A (ko) * | 2017-01-23 | 2018-08-01 | 인천대학교 산학협력단 | 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기 |
| CN107634099A (zh) * | 2017-08-11 | 2018-01-26 | 上海集成电路研发中心有限公司 | 一种二维晶体材料场效应管及其制备方法 |
| CN108039373A (zh) * | 2017-11-24 | 2018-05-15 | 上海集成电路研发中心有限公司 | 半导体器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Phase-engineered low-resistance contacts for ultrathin MoS2 transistors;Rajesh Kappera等;《Nature Materials》;20141231;第13卷;1129-1130 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210408296A1 (en) | 2021-12-30 |
| CN109411544A (zh) | 2019-03-01 |
| WO2020062867A1 (zh) | 2020-04-02 |
| US11804553B2 (en) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109411544B (zh) | 一种过渡金属硫族化合物晶体管及其制备方法 | |
| TWI631612B (zh) | 半導體裝置及其製造方法 | |
| US20240147686A1 (en) | Semiconductor memory cell structure, semiconductor memory, preparation method and application thereof | |
| US8679925B2 (en) | Methods of manufacturing semiconductor devices and transistors | |
| KR102100415B1 (ko) | 터널링 소자 및 그 제조방법 | |
| US8866188B1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US9368578B2 (en) | Methods of forming substrates comprised of different semiconductor materials and the resulting device | |
| TWI505349B (zh) | 製造半導體裝置之方法 | |
| CN103545371A (zh) | 用于功率mos晶体管的装置和方法 | |
| TWI630719B (zh) | 磊晶再成長之異質結構奈米線側向穿隧場效電晶體 | |
| CN107634099B (zh) | 一种二维晶体材料场效应管及其制备方法 | |
| CN105405764B (zh) | 半导体器件制造方法 | |
| US10818803B1 (en) | Fin-type field-effect transistors including a two-dimensional material | |
| CN109216454A (zh) | 纳米线晶体管及其形成方法 | |
| CN109560104A (zh) | 一种相变存储器及其制备方法 | |
| TWI743751B (zh) | 半導體結構及其製備方法 | |
| CN108376740B (zh) | 复合沟道晶体管及其制备方法 | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20230361217A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109300845A (zh) | 半导体结构及其形成方法 | |
| CN106024632A (zh) | 带隙改性Ge PMOS器件及其制备方法 | |
| US20230178619A1 (en) | Staggered stacked semiconductor devices | |
| CN108933174B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20230187280A1 (en) | 3d semiconductor device with 2d semiconductor material and method of forming the same | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |