CN109390363A - 成像设备和制造成像设备的方法 - Google Patents

成像设备和制造成像设备的方法 Download PDF

Info

Publication number
CN109390363A
CN109390363A CN201810884107.5A CN201810884107A CN109390363A CN 109390363 A CN109390363 A CN 109390363A CN 201810884107 A CN201810884107 A CN 201810884107A CN 109390363 A CN109390363 A CN 109390363A
Authority
CN
China
Prior art keywords
region
imaging device
semiconductor
semiconductor regions
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810884107.5A
Other languages
English (en)
Other versions
CN109390363B (zh
Inventor
饭田洋郎
饭田洋一郎
丰口银二郎
岩田旬史
和田洋
和田洋一
伊藤秀行
坪井宏政
瀬户大地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN109390363A publication Critical patent/CN109390363A/zh
Application granted granted Critical
Publication of CN109390363B publication Critical patent/CN109390363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了成像设备和制造成像设备的方法。一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一半导体区域和第二半导体区域，所述第二埋入二极管包括第三半导体区域和第四半导体区域，所述方法包括将第一导电类型的第一杂质离子注入到第一区域和第一区域与第二区域之间的第三区域中，以及将第一导电类型的第二杂质离子注入到第二区域和第三区域中，其中，通过注入第一杂质离子形成第一半导体区域，通过注入第二杂质离子形成第三半导体区域，并且通过注入第一杂质离子和第二杂质离子在第三区域中形成具有比第一半导体区域和第二半导体区域高的杂质浓度的第五半导体区域。

Description

成像设备和制造成像设备的方法
技术领域
本发明涉及成像设备和制造成像设备的方法。
背景技术
作为用于抑制成像设备中的白色瑕疵(white flaw)缺陷的技术，已提出使用所谓的埋入(buried)二极管结构，在该埋入二极管结构中，导电类型与电荷蓄积区域相反的半导体区域被布置在形成光电转换部分的电荷蓄积区域的半导体区域的表面部分上。日本专利申请公开No.2006-303328公开了布置在埋入光电二极管的表面部分上的半导体区域根据光电转换部分的布局从不同的方向通过离子注入形成以具有均匀的像素特性。
并且，在具有全局电子快门功能的成像设备中，可以对在与光电转换部分不同的地方中保持信号电荷的电荷保持部分采用埋入二极管结构。日本专利申请公开No.2017-033996公开了通过与光电转换部分的光电二极管相同的埋入二极管结构形成电荷保持部分。
从像素之间的信号的串扰的抑制、像素的高度集成等角度来讲，改善元件之间的隔离性质是重要的。然而，在日本专利申请公开No.2006-303328和日本专利申请公开No.2017-033996中，对于形成光电转换部分或电荷保持部分的埋入二极管之间的隔离性质没有特别的考虑或提议。
发明内容
本发明的目的是提供具有埋入二极管的成像设备，并且提供可以在不使制造过程复杂的情况下改善布置的邻近的埋入二极管之间的隔离性能的成像设备以及制造成像设备的方法。
根据本发明的一个方面，提供一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部，所述方法包括：将所述第一导电类型的第一杂质离子注入到所述第一区域和第三区域中，所述第三区域在所述第一区域与第二区域之间；以及将所述第一导电类型的第二杂质离子注入到所述第二区域和第三区域中，其中，通过注入所述第一杂质离子在所述第一区域中形成所述第一半导体区域，通过注入所述第二杂质离子在所述第二区域中形成所述第三半导体区域，并且通过注入所述第一杂质离子和注入所述第二杂质离子在所述第三区域中形成所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域具有比所述第一半导体区域和第二半导体区域高的杂质浓度。
根据本发明的另一方面，提供一种成像设备，所述成像设备包括：第一埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部；第二埋入二极管，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部；所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域被设置在所述第一区域与第二区域之间的第三区域的、与所述第一半导体区域和第三半导体区域相同的深度处；以及所述第一导电类型的第六半导体区域，所述第一导电类型的第六半导体区域被设置在所述第三区域的、与所述第五半导体区域不同的深度处，并且电连接到被设置在所述半导体基板上的接触电极，其中，所述第五半导体区域的杂质浓度比所述第一半导体区域的杂质浓度和所述第三半导体区域的杂质浓度高。
从以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1是示出根据本发明的第一实施例的成像设备的示意性配置的框图。
图2是示出根据本发明的第一实施例的成像设备的像素的配置示例的电路图。
图3A是示出根据本发明的第一实施例的成像设备的结构的平面图。
图3B和图3C是示出根据本发明的第一实施例的成像设备的结构的截面图。
图4A和图4B是示出根据本发明的第一实施例的成像设备的优点的示图。
图5A、图6A、图7A、图8A、图9A和图10A是示出根据本发明的第一实施例的制造成像设备的方法的平面图。
图5B、图5C、图6B、图6C、图7B、图7C、图8B、图9B、图9C、图10B和图10C是示出根据本发明的第一实施例的制造成像设备的方法的截面图。
图11A、图11B和图11C是示出根据本发明的第二实施例的成像设备以及制造成像设备的方法的平面图。
图12A、图12B和图12C是示出根据本发明的第三实施例的成像设备以及制造成像设备的方法的平面图。
图13是示出根据本发明的第四实施例的成像设备的像素的配置示例的电路图。
图14是示出根据本发明的第四实施例的成像设备的结构的平面图。
图15是示出根据本发明的第五实施例的成像系统的示意性配置的框图。
图16A是示出根据本发明的第六实施例的成像系统的配置示例的示图。
图16B是示出根据本发明的第六实施例的可移动物体的配置示例的示图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
[第一实施例]
将参考图1-图10C描述根据本发明的第一实施例的成像设备以及制造成像设备的方法。图1是示出根据本实施例的成像设备的示意性配置的框图。图2是示出根据本实施例的成像设备的像素的配置示例的电路图。图3A-图3C是示出根据本实施例的成像设备的结构的平面图和截面图。图4A和图4B是示出根据本实施例的成像设备的优点的示图。图5A-图10C是示出根据本实施例的制造成像设备的方法的平面图和截面图。
首先，将通过使用图1-图3C描述根据本实施例的成像设备的结构。
如图1中所示，根据本实施例的成像设备100包括像素区域10、垂直扫描电路20、读出电路30、水平扫描电路40、控制电路50和输出电路60。
在像素区域10中，设置在多个行乘多个列上以矩阵布置的多个像素12。在像素区域10的像素阵列的每个行上，布置在第一方向(图1中的水平方向)上延伸的控制线14。控制线14中的每一个连接到分别布置在第一方向上的像素12，以形成这些像素12共用的信号线。在本说明书中，控制线14延伸的第一方向可以表示为行方向。
并且，在像素区域10的像素阵列的每个列上，布置在与第一方向相交的第二方向(图1中的垂直方向)上延伸的输出线16。输出线16中的每一个连接到分别布置在第二方向上的像素12，以形成这些像素12共用的信号线。在本说明书中，输出线16延伸的第二方向可以表示为列方向。
垂直扫描电路20连接到布置在像素区域10的各行上的控制线14。垂直扫描电路20是当从像素12读取像素信号时经由控制线14向像素供给驱动像素12内的读出电路的控制信号的电路单元。
读出电路30连接到像素区域10的各列上的输出线16。从像素12读出的像素信号经由输出线16被输入到读出电路30。读出电路30是对从像素12读出的像素信号执行例如诸如放大处理、AD转换处理等的信号处理的预定信号处理的电路单元。读出电路30可以包括差分放大器电路、采样保持电路、AD转换器电路等。
水平扫描电路40是向读出电路30供给控制信号的电路单元，这些控制信号用于以列为基础依次向输出电路60传送在读出电路30中处理的信号。输出电路60是由缓冲放大器、差分放大器等形成并将从读出电路30读出的像素信号输出到成像设备100外面的信号处理单元的电路单元。
控制电路50是用于供给控制垂直扫描电路20、读出电路30和水平扫描电路40的操作或者它们的定时的控制信号的电路单元。要被供给到垂直扫描电路20、读出电路30和水平扫描电路40的控制信号中的一些或全部可以从成像设备100的外面供给。
图2是示出形成像素区域10的像素电路的示例的电路图。图2示出从形成像素区域10的像素12中提取的以四行乘一列布置的四个像素12。注意，形成像素区域10的像素12的数量或布置不受特别限制。
如图2中所示，像素12中的每一个包括光电转换部分PD和传送晶体管M1。并且，邻近的两个像素12共享复位晶体管M2、放大器晶体管M3和选择晶体管M4。在图2的示例中，复位晶体管M2、放大器晶体管M3和选择晶体管M4分别在顶行上的像素12和从顶部起第二行上的像素12中被共享，并且在从顶部起第三行上的像素12和从顶部起第四行上的像素12中被共享。
光电转换部分PD是例如光电二极管。在光电转换部分PD的光电二极管中，阳极连接到接地电压端子，并且阴极连接到传送晶体管M1的源极。传送晶体管M1的漏极连接到复位晶体管M2的源极和放大器晶体管M3的栅极。传送晶体管M1的漏极、复位晶体管M2的源极和放大器晶体管M3的栅极的连接节点是所谓的浮置扩散区域(浮置扩散FD)。耦合到浮置扩散FD的寄生电容器(浮置扩散电容)具有作为电荷保持部分的功能。复位晶体管M2的漏极连接到电源电压线(VRES)。放大器晶体管M3的漏极连接到电源电压端子(VDD)。放大器晶体管M3的源极连接到选择晶体管M4的漏极。选择晶体管M4的源极连接到输出线16。
在图2中所示的电路配置的情况下，每个行上的控制线14包括传送栅极信号线TX、复位信号线RES和选择信号线SEL。传送栅极信号线TX连接到传送晶体管M1的栅极。复位信号线RES连接到复位晶体管M2的栅极。选择信号线SEL连接到选择晶体管M4的栅极。
光电转换部分PD将入射光转换(光电转换)为根据光量的某一量的电荷并且蓄积产生的电荷。当接通时，传送晶体管M1将光电转换部分PD中的电荷传送到浮置扩散FD。浮置扩散FD通过由于浮置扩散FD的电容成分而导致的电荷电压转换被设定为根据从光电转换部分PD传送的电荷的量的电压。放大器晶体管M3具有其中电源电压被供给到漏极并且经由选择晶体管M4从电流源(未示出)向源极供给偏置电流的配置，并且形成栅极为输入节点的放大器单元(源跟随器电路)。由此，放大器晶体管M3经由选择晶体管M4将基于浮置扩散FD的电压的信号输出到输出线16。当接通时，复位晶体管M2将浮置扩散FD复位为根据电压VRES的电压。
图3A是示出根据本实施例的成像设备的像素区域10的平面布局的示图。图3B是沿着图3A的线A-A′取得的截面图。图3C是沿着图3A的线B-B′取得的截面图。
图3A仅示出在列方向上对齐的四个像素12(对应于图2的四个像素12)的部件中的光电转换部分PD和传送晶体管M1。像素12中的其它元件，即复位晶体管M2、放大器晶体管M3和选择晶体管M4，被布置在图3A中所示的像素布置的右侧或左侧。在图3A中，由一点链线包围的区域中的每一个指示单个像素12的布置光电转换部分PD和传送晶体管M1的区域。在图3A中，这些区域中的每一个由像素12中的参考数字表示。
如图3C中所示，定义活性(active)区域的元件隔离区域112被设置在n型硅基板110的表面部分上。元件隔离区域112定义在列方向上延伸的条带活性区域，并且在列方向上对齐的多个像素12的光电转换部分PD、传送晶体管M1和浮置扩散FD被布置在该活性区域中。
光电转换部分PD包括设置在硅基板110的表面部分上的p型半导体区域144(第一半导体区域)和在硅基板110的内部与p型半导体区域144的底部相邻地设置的n型半导体区域134(第二半导体区域)。替代地，光电转换部分PD包括设置在硅基板110的表面部分上的p型半导体区域150(第三半导体区域)和在硅基板110的内部与p型半导体区域150的底部部分相邻地设置的n型半导体区域134(第四半导体区域)。光电转换部分PD中的每一个具有其中n型半导体区域134是电荷蓄积层的埋入二极管结构。包括由n型半导体区域134和p型半导体区域144形成的光电转换部分PD的像素12和包括由n型半导体区域134和p型半导体区域150形成的光电转换部分PD的像素12在列方向上以交替的方式被布置。注意，虽然p型半导体区域144和p型半导体区域150由于分开地(separately)形成而通过使用不同的参考数字表示，但是p型半导体区域144和p型半导体区域150是具有基本上相同的特性或功能的半导体区域。
浮置扩散FD由在硅基板110的表面部分上与n型半导体区域134间隔开地设置的n型半导体区域158形成。
传送晶体管M1包括在n型半导体区域134与n型半导体区域158之间的硅基板110上经由栅极绝缘膜136设置的栅电极138。n型半导体区域134对应于传送晶体管M1的源极，并且n型半导体区域158对应于传送晶体管M1的漏极。
如图3A中所示，共享浮置扩散FD(n型半导体区域158)的两个像素12以浮置扩散FD作为中心对称地布置。在这两个像素12的布置被定义为基本单元的情况下，多个基本单元在列方向上重复地布置。
不共享浮置扩散FD、但在列方向上邻近的像素12被布置为使得光电转换部分PD彼此邻近。这些像素12的光电转换部分PD中的一个包括p型半导体区域144，并且另一个包括p型半导体区域150。p型半导体区域152(第五半导体区域)被设置在这些像素12的光电转换部分PD之间即p型半导体区域144与p型半导体区域150之间的硅基板110的表面部分上。p型半导体区域152是其中引入了在形成p型半导体区域144时所引入的p型杂质和在形成p型半导体区域150时所引入的p型杂质这两者的高浓度p型半导体区域。
在不共享浮置扩散FD、但在列方向上邻近的像素12之间的硅基板110内，设置用于隔离这些像素12的p型半导体区域122和128(第六半导体区域)。在硅基板110的深部，设置定义光电转换部分PD的深度的p型半导体区域116。
在硅基板110上，设置层间绝缘膜166。经由p型接触区域170(第八半导体区域)和p型半导体区域164(第七半导体区域)电连接到p型半导体区域128、122和116的接触插塞172被设置在层间绝缘膜166中。接触插塞172是用于向阱供给预定电压的接触电极。
如以上所讨论的，在根据本实施例的成像设备中，在邻近的像素12的邻近的光电转换部分PD的p型半导体区域(p型半导体区域144和150)之间，设置具有比以上高的杂质浓度的p型半导体区域152。这种配置可以改善这些像素12的光电转换部分PD之间的隔离性质。
图4A和图4B是示出邻近的像素12的光电转换部分PD之间的区域中的电势状态的示图。图4B示出设置p型半导体区域152时的电势分布，并且对应于本实施例的成像设备。作为比较，图4A示出没有设置p型半导体区域152时的电势分布。即，在图4A中，假定在邻近的像素12的光电转换部分PD之间连续地设置p型半导体区域144。
如图4A和图4B中所示，在p型半导体区域152被设置在邻近的像素12的这些光电转换部分PD之间的情况下，与没有设置p型半导体区域152的情况相比，像素12之间的势垒可以更高。因此，可以增强这些像素12之间的隔离性质，并且可以有效地抑制电荷向邻近的像素12的泄漏。
除了p型半导体区域152具有改善邻近的像素12的光电转换部分PD之间的隔离性质的功能，利用p型半导体区域152作为布置阱接触的地方也是有效的。即，p型半导体区域152是其中在形成p型半导体区域144和150时引入的p型杂质被重复地引入的高浓度p型半导体区域，并且在减小与接触插塞172的接触电阻时是有用的。
并且，当对元件隔离区域112的侧壁部分和底部部分设置沟道停止区域114(第九半导体区域)时，希望p型半导体区域152在元件隔离区域112的侧壁部分上连接到沟道停止区域114(参见图3C)。由此，可以减小p型半导体区域152和沟道停止区域114之间的连接电阻，并且可以容易地在沟道停止区域114中取得阱电势。因此，元件隔离区域112附近的区域不太可能被耗尽，并且可以减小在元件隔离区域112附近出现的暗态噪声。
接着，将通过使用图5A-图10C描述根据本实施例的制造成像设备的方法。
首先，在例如n型硅基板110的半导体基板上，通过例如LOCOS(硅的局部氧化)方法、STI(浅沟槽隔离)方法等，形成定义活性区域的元件隔离区域112。此时，通过将p型杂质离子注入到元件隔离区域112的侧壁部分和底部部分中，形成沟道停止区域114。沟道停止区域114被形成为与其中p型半导体区域144和p型半导体区域150彼此重叠的区域(p型半导体区域152)至少部分地重叠。由此，可以减小沟道停止区域114与接触插塞172之间的电阻，并且可以容易地在沟道停止区域114中取得阱电势。
接着，在硅基板110的深部，通过诸如硼(B)的p型杂质的离子注入，形成定义光电转换部分PD的深度的p型半导体区域116(图5A、图5B和图5C)。
接着，通过光刻形成在像素12之间的区域中具有开口120的光刻胶膜118。
接着，通过使用光刻胶膜118作为掩模，通过诸如硼(B)的p型杂质的离子注入，在比硅基板110的p型半导体区域116浅的位置中形成用作深部处的像素间隔离区域的p型半导体区域122(图6A和图6B)。
接着，通过例如灰化去除光刻胶膜118。
接着，通过光刻形成在除了要变为浮置扩散FD的区域以外的像素12之间的区域中具有开口126的光刻胶膜124。
接着，通过使用光刻胶膜124作为掩模，通过诸如硼(B)的p型杂质的离子注入，在比硅基板110的p型半导体区域122浅的位置中形成用作浅部处的像素间隔离区域的p型半导体区域128(图6A和图6C)。
注意，还可以在要变为浮置扩散FD的区域中形成p型半导体区域128，只要它不影响从光电转换部分PD到浮置扩散FD的电荷传送。
接着，通过例如灰化去除光刻胶膜124。
接着，通过光刻形成在其中形成光电转换部分PD的区域中具有开口132的光刻胶膜130。
接着，通过使用光刻胶膜130作为掩模，通过诸如磷(P)或砷(As)的n型杂质的离子注入，形成要变为光电转换部分PD的电荷蓄积区域的n型半导体区域134(图7A和图7B)。
接着，通过例如灰化去除光刻胶膜130。
接着，通过例如热氧化方法、CVD方法等在硅基板110的表面上形成由氧化硅膜等制成的栅极绝缘膜136。
接着，通过对诸如多晶硅膜等的导电膜进行沉积和构图，在栅极绝缘膜136上形成传送晶体管M1的栅电极138(图7A和图7C)。
接着，通过光刻形成具有露出共享浮置扩散FD的两个像素12的光电转换部分PD中的一个的开口142的光刻胶膜140。开口142形成为延伸到不共享浮置扩散FD的邻近的像素12之间的隔离部分。
接着，通过使用光刻胶膜140和栅电极138作为掩模，通过诸如硼(B)的p型杂质的离子注入，在硅基板110的表面部分上形成用于埋入光电转换部分PD的p型半导体区域144。希望从在该栅电极138侧倾斜的斜方向进行离子注入，使得p型半导体区域144与栅电极138分隔开(图8A和图8B)。
接着，通过例如灰化去除光刻胶膜140。
接着，通过光刻形成具有露出共享浮置扩散FD的两个像素12的光电转换部分PD中的另一个的开口148的光刻胶膜146。开口148形成为延伸到不共享浮置扩散FD的邻近的像素12之间的隔离部分。
接着，通过使用光刻胶膜146和栅电极138作为掩模，通过诸如硼(B)的p型杂质的离子注入，在硅基板110的表面部分上形成用于埋入光电转换部分PD的p型半导体区域150。希望从在该栅电极138侧倾斜的斜方向进行离子注入，使得p型半导体区域150与栅电极138分隔开。
由此，在不共享浮置扩散FD的邻近的像素12之间的隔离部分中，形成重复地离子注入形成p型半导体区域144和150的p型杂质的高浓度p型半导体区域152(图9A和图9B)。
如图8B和图9B中所示，通过从不同方向执行的离子注入，分开地形成p型半导体区域144和p型半导体区域150。因此，可以通过改变光刻胶膜140和146的图案形成p型半导体区域152，并且不需要添加用于形成p型半导体区域152的特殊步骤。
注意，虽然在本实施例中出于简化仅示出四个像素12并且在单个部分中形成p型半导体区域152，但是p型半导体区域152在其中光电转换部分PD在列方向上彼此邻近的像素12之间周期性地形成。
接着，通过例如灰化去除光刻胶膜146。
接着，通过光刻，形成在共享浮置扩散FD的两个像素12的栅电极138之间的区域中具有开口156的光刻胶膜154。
接着，通过使用光刻胶膜154作为掩模，通过诸如磷(P)或砷(As)的n型杂质的离子注入，形成形成浮置扩散FD的n型半导体区域158(图9A和图9C)。
接着，通过例如灰化去除光刻胶膜154。
接着，通过光刻，在硅基板110上形成在其中设置p型半导体区域152的区域中具有开口162的光刻胶膜160。注意，开口162对应于形成用于向阱供给预定电压的阱接触的区域。开口162不是一定需要被布置在所有p型半导体区域152之上。
接着，通过使用光刻胶膜160作为掩模，通过诸如硼(B)的p型杂质的离子注入，在p型半导体区域152与p型半导体区域122和128之间形成p型半导体区域164(图10A和图10B)。
接着，通过例如灰化去除光刻胶膜160。
接着，通过利用例如CVD方法等在硅基板110上沉积诸如氧化硅膜的绝缘膜，形成层间绝缘膜166。
接着，通过光刻和干法刻蚀在层间绝缘膜166中形成布置在p型半导体区域164之上的接触孔168。
接着，通过使用层间绝缘膜166作为掩模，通过诸如硼(B)的p型杂质的离子注入，在接触孔168内的硅基板110的表面部分上形成p型接触区域170。p型接触区域170是对p型半导体区域152和接触插塞172之间的连接部分设置的。
注意，希望p型半导体区域164和p型接触区域170被布置在使得夹着它们的两个像素12对称的位置中。利用这种配置，可以减小这些像素12中的暗态噪声之间的差。
并且，p型半导体区域164和p型接触区域170是要减小接触插塞172与p型半导体区域152和128之间的接触电阻。当接触插塞172与p型半导体区域152和128之间的接触电阻足够低时，不必要设置p型半导体区域164和p型接触区域170中的一个或两个。
接着，在例如氮气气氛中执行热处理，并且当形成p型接触区域170时在硅基板110中引入的晶体缺陷被恢复。
注意，希望在形成p型半导体区域144和150之后以及在形成p型半导体区域164之后也执行用于恢复在硅基板110中引入的晶体缺陷的热处理。从晶体缺陷的更容易恢复的角度来讲，优选在形成p型半导体区域144和150之后以及在形成p型半导体区域164之后多次执行热处理，而不是仅在形成p型接触区域170之后执行热处理。这允许晶体缺陷的更容易恢复和减小的暗态噪声。
接着，在阻挡金属和钨被沉积在其中设置接触孔168的层间绝缘膜166上之后，通过这些导电膜的向后抛光，形成布置在接触孔168内的接触插塞172(图10A和图10C)。
然后，形成未示出的多层布线、滤色器、微透镜等，并且完成根据本实施例的成像设备。
如以上所讨论的，根据本实施例，在具有埋入二极管的成像设备中，可以在不使制造过程复杂的情况下改善相邻布置的埋入二极管之间的隔离性质。由此，可以抑制邻近的像素12之间的信号的串扰。
[第二实施例]
将参考图11A-图11C描述根据本发明的第二实施例的成像设备以及制造成像设备的方法。与根据第一实施例的成像设备中相同的部件利用相同的参考数字标记，并且将省略或简化其描述。图11A-图11C是示出根据本实施例的成像设备以及制造成像设备的方法的平面图。
虽然在第一实施例中已示出p型半导体区域152被布置在在列方向上邻近的像素12的光电转换部分PD之间的示例，但是p型半导体区域152可以被布置在在行方向上邻近的像素12的光电转换部分PD之间。
在根据本实施例的成像设备中，元件隔离区域112定义在行方向上延伸的条带活性区域112A。在活性区域112A内，布置在行方向上对齐的多个像素12的光电转换部分PD、传送晶体管M1和浮置扩散FD。在活性区域112A的列方向上邻近并且对于像素12中的每一个设置的活性区域112B中的每一个是其中布置包括复位晶体管M2、放大器晶体管M3和选择晶体管M4的读出电路单元的区域。
在根据本实施例的制造成像设备的方法中，以与第一实施例的情况类似的方式，通过单独的离子注入步骤形成邻近的像素12的光电转换部分PD的p型半导体区域。即，在形成形成一个像素12的光电转换部分PD的p型半导体区域144(图11B)之后，形成形成在所述一个像素12的行方向上邻近的像素12的光电转换部分PD的p型半导体区域150(图11C)。此时，在形成p型半导体区域144时所引入的p型杂质和在形成p型半导体区域150所引入的p型杂质这两者被引入到的区域被设置在这些像素12之间。由此，在p型半导体区域144和p型半导体区域150之间，形成具有比这些区域高的浓度的p型半导体区域152。
利用这种配置，可以增强在行方向上邻近的像素12之间的隔离性质，并且可以有效地抑制电荷向邻近的像素12的泄漏。
如以上所讨论的，根据本实施例，在具有埋入二极管的成像设备中，可以在不使制造过程复杂的情况下改善相邻布置的埋入二极管之间的隔离性能。由此，可以抑制邻近的像素12之间的信号的串扰。
[第三实施例]
将参考图12A-图12C描述根据本发明的第三实施例的成像设备以及制造成像设备的方法。与根据第一和第二实施例的成像设备中相同的部件利用相同的参考数字标记，并且将省略或简化其描述。图12A-图12C是示出根据本实施例的成像设备以及制造成像设备的方法的平面图。
虽然在第一实施例中已示出p型半导体区域152被布置在在列方向上邻近的像素12的光电转换部分PD之间的示例，但是p型半导体区域152可以被布置在邻近的像素12的光电转换部分PD与电荷保持部分MEM之间。
具有全局电子快门功能的成像设备具有能够与光电转换部分PD分开地保持电荷的电荷保持部分MEM。电荷保持部分MEM可以由与光电转换部分PD相同的埋入二极管结构形成。在这种情况下，通过在邻近的像素12的光电转换部分PD的p型半导体区域与电荷保持部分MEM的p型半导体区域之间设置高浓度p型半导体区域，能够增加它们之间的势垒。
图12A示出具有全局电子快门功能的成像设备的平面布局的示例。在列方向上邻近的像素12的光电转换部分PD、电荷保持部分MEM和浮置扩散FD被布置在单个活性区域112A内。在该布局中，由于邻近的像素12的光电转换部分PD和电荷保持部分MEM相邻地布置，因此需要增加它们之间的势垒并且抑制电荷从光电转换部分PD向邻近的像素12的电荷保持部分MEM的泄漏。
因此，在根据本实施例的制造成像设备的方法中，以与第一实施例的情况类似的方式，通过单独的离子注入步骤，形成邻近的像素12的光电转换部分PD的p型半导体区域和电荷保持部分MEM的p型半导体区域。即，在形成一个像素12的光电转换部分PD的p型半导体区域144(图12B)之后，形成在列方向上与所述一个像素12邻近的像素12的电荷保持部分MEM的p型半导体区域150(图12C)。此时，在形成p型半导体区域144时所引入的p型杂质和在形成p型半导体区域150时所引入的p型杂质这两者被引入到的区域被设置在这些像素12之间。由此，在p型半导体区域144与p型半导体区域150之间，形成具有比这些区域高的浓度的p型半导体区域152。
利用这种配置，可以增强在行方向上邻近的像素12之间的隔离性质，并且可以有效地抑制电荷向邻近的像素12的泄漏。
如以上所讨论的，根据本实施例，在具有埋入二极管的成像设备中，可以在不使制造过程复杂的情况下改善相邻布置的埋入二极管之间的隔离性能。由此，可以抑制邻近的像素12之间的信号的串扰。
[第四实施例]
将参考图13和图14描述根据本发明的第四实施例的成像设备以及制造成像设备的方法。与第一至第三实施例中的成像设备中相同的部件利用相同的参考数字标记，并且将省略或简化其描述。图13是示出根据本实施例的成像设备中的像素的配置示例的电路图。图14是示出根据本实施例的成像设备的结构的平面图。
根据本实施例的成像设备与根据第一实施例的成像设备的不同在于，如图13中所示，像素12中的每一个具有两个光电转换部分PDA和PDB以及两个传送晶体管M1A和M1B。单个像素12的光电转换部分PDA和PDB共享单个微透镜(未示出)，并且被配置为分别接收穿过成像光学系统的不同光瞳区域的入射光。这种配置使得能够基于来自光电转换部分PDA的信号和来自光电转换部分PDB的信号进行相位差方案的焦点检测。
读出电路单元(复位晶体管M2、放大器晶体管M3和选择晶体管M4)被邻近的两个像素12共享，这与根据第一实施例的成像设备相同。在根据本实施例的成像设备中，可以说两个像素的四个光电转换部分PDA和PDB共享读出电路单元。
光电转换部分PDA和PDB是例如光电二极管。在光电转换部分PDA的光电二极管中，阳极连接到接地电压端子，并且阴极连接到传送晶体管M1A的源极。在光电转换部分PDB的光电二极管中，阳极连接到接地电压端子，并且阴极连接到传送晶体管M1B的源极。传送晶体管M1A和M1B的漏极连接到复位晶体管M2的源极和放大器晶体管M3的栅极的连接节点，即，浮置扩散FD。读出电路单元的配置与根据第一实施例的成像设备的配置相同。
在图13中所示的电路配置的情况下，每个行上的控制线14包括传送栅极信号线TXA和TXB、复位信号线RES和选择信号线SEL。传送栅极信号线TXA连接到传送晶体管M1A的栅极，传送栅极信号线TXB连接到传送晶体管M1B的栅极。复位信号线RES连接到复位晶体管M2的栅极。选择信号线SEL连接到选择晶体管M4的栅极。
图14是示出根据本实施例的成像设备的像素区域10的平面布局的示图。图14仅示出在列方向上对齐的四个像素12(对应于图13的四个像素12)的部件中的光电转换部分PD以及传送晶体管M1A和M1B。像素12的其它部件，即复位晶体管M2、放大器晶体管M3和选择晶体管M4，被布置在图14中所示的像素布置的右侧或左侧。图14中由一点链线包围的每个区域指示布置单个像素12的光电转换部分PDA和PDB以及传送晶体管M1A和M1B的区域。
除了没有设置阱接触以外，沿图14的线A-A′的截面与图3B中所示的根据第一实施例的成像设备相同。在邻近的像素12的光电转换部分PDA和PDB的p型半导体区域(p型半导体区域144和150)之间，设置具有比以上高的杂质浓度的p型半导体区域152，由此可以改善这些像素12的隔离性质。
单个像素12的光电转换部分PDA和光电转换部分PDB在同一活性区域内在行方向上相邻地布置。光电转换部分PDA和光电转换部分PDB被p型半导体区域122和128隔离。形成单个像素12的光电转换部分PDA和PDB的p型半导体区域144或p型半导体区域150可以被分开地设置，或者如图14中所示可以是连续的。在p型半导体区域144或p型半导体区域150与p型半导体区域122和128组合地、也被布置在光电转换部分PDA和PDB之间的区域中的情况下，可以改善单个像素12的光电转换部分PDA与光电转换部分PDB之间的隔离性质。
如以上所讨论的，根据本实施例，在具有埋入二极管的成像设备中，可以在不使制造过程复杂的情况下改善相邻布置的埋入二极管之间的隔离性能。由此，可以抑制邻近的像素12之间的信号的串扰。
[第五实施例]
将参考图15描述根据本发明的第五实施例的成像系统。与根据第一至第四实施例的成像设备中相同的部件利用相同的参考符号标记，并且将省略或简化其描述。图15是示出根据本实施例的成像系统的总体配置的框图。
本实施例的成像系统200包括应用上述第一至第四实施例中的任何一个的配置的成像设备100。成像系统200的具体示例可以包括数字静止照相机、数字摄像机和监视照像机等。图15示出应用在上述各实施例中的任何一个中描述的成像设备100的数字静止照相机的配置示例。
在图15中作为示例示出的成像系统200具有成像设备100、将被摄体的光学图像捕获到成像设备100上的透镜202、用于改变穿过透镜202的光量的孔径204和用于保护透镜202的阻挡206。透镜202和孔径204形成将光会聚到成像设备100上的光学系统。
成像系统200还具有处理从成像设备100输出的输出信号的信号处理单元208。如果需要的话，信号处理单元208执行对输入信号执行各种校正和压缩以供输出的信号处理操作。例如，信号处理单元208对输入信号应用诸如用于将RGB像素输出信号转换成Y、Cb和Cr颜色空间的转换过程或伽马校正的预定的图像处理。
成像系统200还具有用于在其中暂时存储图像数据的存储器单元210和用于与外部计算机等通信的外部接口单元(外部I/F单元)212。成像系统200还具有用于执行成像数据的存储或读出的诸如半导体存储器的存储介质214和用于对存储介质214执行存储或读出的存储介质控制接口单元(存储介质控制I/F单元)216。注意，存储介质214可以嵌入在成像系统200中，或者可以是可移除的。
成像系统200还具有执行各种运算并且控制整个数字静止照相机的总体控制/运算单元218以及向成像设备100和信号处理单元208输出各种定时信号的定时产生单元220。这里，可以从外面输入定时信号等，并且成像系统200可以至少具有成像设备100和处理从成像设备100输出的输出信号的信号处理单元208。总体控制/运算单元218和定时产生单元220可以被配置为执行成像设备100的控制功能的一部分或全部。
成像设备100向信号处理单元208输出成像信号。信号处理单元208对从成像设备100输出的成像信号执行预定的信号处理并且输出图像数据。并且，信号处理单元208使用成像信号来产生图像。由信号处理单元208产生的图像例如存储在存储介质214中。并且，由信号处理单元208产生的图像被显示为诸如液晶显示器的监视器上的运动图像或静止图像。存储在存储介质214中的图像可以由打印机等硬拷贝。
通过使用上述实施例中的每一个的成像设备来配置成像系统，能够实现可以以邻近的像素之间的信号的更少的串扰来获取更好的图像的成像系统。
[第六实施例]
将通过使用图16A和图16B描述根据本发明的第六实施例的成像系统和可移动物体。图16A是示出根据本实施例的成像系统的配置的示图。图16B是示出根据本实施例的可移动物体的配置的示图。
图16A示出与车载照相机有关的成像系统300的示例。成像系统300具有成像设备310。成像设备310是在上述各实施例中描述的成像设备100中的任何一个。成像系统300具有对通过成像设备310获取的多个图像数据执行图像处理的图像处理单元312和从通过成像设备310获取的多个图像数据计算视差(视差图像的相位差)的视差获取单元314。并且，成像系统300具有基于计算的视差计算与物体的距离的距离获取单元316和基于计算的距离确定是否存在碰撞可能性的碰撞确定单元318。这里，视差获取单元314和距离获取单元316是获取关于与物体的距离的距离信息的距离信息获取单元的示例。即，距离信息是关于视差、散焦量、与物体的距离等的信息。碰撞确定单元318可以使用任何距离信息来确定碰撞可能性。距离信息获取单元可以由专门设计的硬件实现，或者可以由软件模块实现。并且，距离信息获取单元可以由现场可编程门阵列(FPGA)或专用集成电路(ASIC)等实现，或者可以由它们的组合实现。
成像系统300连接到车辆信息获取设备320，并且可以获取诸如车辆速度、偏航率、转向角等的车辆信息。并且，成像系统300与控制ECU 330连接，该控制ECU 330是基于碰撞确定单元318的确定结果输出用于使车辆产生制动力的控制信号的控制设备。即，控制ECU330是基于距离信息控制可移动物体的可移动物体控制单元的示例。并且，成像系统300与基于碰撞确定单元318的确定结果向驾驶员发出警告的警告设备340连接。例如，当作为碰撞确定单元318的确定结果碰撞可能性高时，控制ECU 330执行车辆控制以通过应用制动、推回加速器、抑制引擎功率等避免碰撞或减少损坏。警告设备340通过发出诸如声音的警告、在汽车导航系统的显示器等上显示警告信息、向座椅安全带或转向盘提供振动等警告用户。
在本实施例中，通过使用成像系统300捕获车辆周围的区域，例如，前方区域或后方区域。图16B示出捕获车辆的前方区域(捕获区域350)的情况下的成像系统300。车辆信息获取设备320传输操作成像系统300以执行图像捕获的指令。上述实施例中的每一个的成像设备100的使用允许本实施例的成像系统300进一步改善测距精度。
尽管已描述用于避免与另一车辆碰撞的控制的示例，但是本实施例可应用于用于跟随另一车辆的自动驾驶控制、用于不驶出交通车道的自动驾驶控制等。并且，成像系统不限于诸如主体车辆的车辆，并且可以应用于例如诸如船舶、飞机或工业机器人的可移动物体(移动装置)。另外，成像系统可以广泛应用于诸如智能运输系统(ITS)的利用物体识别的设备，而不限于可移动物体。
[修改实施例]
本发明不限于上述实施例，并且各种修改是可能的。
例如，其中实施例中的任何一个的配置的一部分被添加到另一实施例的示例或其中实施例中的任何一个的配置的一部分被替换为另一实施例的配置的一部分的示例是本发明的实施例中的一个。
并且，虽然在以上实施例中作为示例已描述其中信号电荷是电子(电荷蓄积区域或电荷保持区域是n型半导体区域)的成像设备，但是本发明可以被应用于其中信号电荷是空穴(电荷蓄积区域或电荷保持区域是p型半导体区域)的成像设备。在这种情况下，上述每个半导体区域具有相反的导电类型。
并且，虽然在上述第一实施例中在设置p型半导体区域152的区域中形成阱接触(接触插塞172)，但是阱接触被布置的位置不受特别限制，而是可以被布置在另一部分中。
并且，在第五和第六实施例中示出的成像系统是可以应用本发明的成像设备的成像系统的示例，并且可以应用本发明的成像设备的成像系统不限于图15和图16A中所示的配置。
尽管已参考示例性实施例描述了本发明，但是要理解，本发明不限于公开的示例性实施例。以下的权利要求的范围要被赋予最宽的解释以便包含所有这样的修改以及等同的结构和功能。

Claims (20)

1.一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部，所述方法包括：
将所述第一导电类型的第一杂质离子注入到所述第一区域和第三区域中，所述第三区域在所述第一区域与第二区域之间；以及
将所述第一导电类型的第二杂质离子注入到所述第二区域和第三区域中，
其中，通过注入所述第一杂质离子在所述第一区域中形成所述第一半导体区域，通过注入所述第二杂质离子在所述第二区域中形成所述第三半导体区域，并且通过注入所述第一杂质离子和注入所述第二杂质离子在所述第三区域中形成所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域具有比所述第一半导体区域和第二半导体区域高的杂质浓度。
2.根据权利要求1所述的制造成像设备的方法，还包括在形成所述第一半导体区域、第三半导体区域和第五半导体区域之后执行第一热处理。
3.根据权利要求1所述的制造成像设备的方法，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的光电转换部分。
4.根据权利要求1所述的制造成像设备的方法，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的电荷保持部分。
5.根据权利要求3所述的制造成像设备的方法，还包括在比所述第三区域的第五半导体区域深的部分处形成所述第一导电类型的第六半导体区域，所述第一导电类型的第六半导体区域被设置用于使所述第一像素和第二像素彼此隔离。
6.根据权利要求5所述的制造成像设备的方法，还包括：
在所述第五半导体区域与第六半导体区域之间形成所述第一导电类型的第七半导体区域；以及
在形成所述第七半导体区域之后执行第二热处理。
7.根据权利要求1所述的制造成像设备的方法，还包括在所述第三区域中形成电连接到所述第五半导体区域的接触电极。
8.根据权利要求7所述的制造成像设备的方法，还包括：
在所述第五半导体区域与所述接触电极之间的连接部分中形成所述第一导电类型的第八半导体区域；以及
在形成所述第八半导体区域之后执行第三热处理。
9.根据权利要求1所述的制造成像设备的方法，还包括在所述半导体基板中形成元件隔离区域，所述元件隔离区域定义包括所述第一区域、第二区域和第三区域的活性区域，
其中，所述第五半导体区域电连接到被布置在所述元件隔离区域周围的所述第一导电类型的第九半导体区域。
10.根据权利要求1所述的制造成像设备的方法，其中，注入所述第一杂质离子的方向与注入所述第二杂质离子的方向不同。
11.一种成像设备，包括：
第一埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部；
第二埋入二极管，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部；
所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域被设置在所述第一区域与第二区域之间的第三区域的、与所述第一半导体区域和第三半导体区域相同的深度处；以及
所述第一导电类型的第六半导体区域，所述第一导电类型的第六半导体区域被设置在所述第三区域的、与所述第五半导体区域不同的深度处，并且电连接到被设置在所述半导体基板上的接触电极，
其中，所述第五半导体区域的杂质浓度比所述第一半导体区域的杂质浓度和所述第三半导体区域的杂质浓度高。
12.根据权利要求11所述的成像设备，其中，所述第六半导体区域的杂质浓度比所述第五半导体区域的杂质浓度高。
13.根据权利要求11所述的成像设备，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的光电转换部分。
14.根据权利要求11所述的成像设备，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的电荷保持部分。
15.根据权利要求13所述的成像设备，还包括在比所述第三区域的第五半导体区域深的部分处的、被设置用于使所述第一像素和第二像素彼此隔离的所述第一导电类型的第六半导体区域。
16.根据权利要求14所述的成像设备，还包括在比所述第三区域的第五半导体区域深的部分处的、被设置用于使所述第一像素和第二像素彼此隔离的所述第一导电类型的第六半导体区域。
17.根据权利要求11所述的成像设备，还包括所述第五半导体区域与所述接触电极之间的连接部分中的所述第一导电类型的第八半导体区域。
18.根据权利要求11所述的成像设备，还包括所述半导体基板中的元件隔离区域，所述元件隔离区域定义包括所述第一区域、第二区域和第三区域的活性区域，
其中，所述第五半导体区域电连接到被布置在所述元件隔离区域周围的所述第一导电类型的第九半导体区域。
19.根据权利要求11所述的成像设备，其中，在平面图中，所述第一半导体区域与包括所述第二半导体区域作为源极区域的晶体管的栅电极分隔开。
20.根据权利要求11所述的成像设备，其中，所述第二半导体区域延伸到包括所述第二半导体区域作为源极区域的晶体管的栅电极下方的区域。
CN201810884107.5A 2017-08-09 2018-08-06 成像设备和制造成像设备的方法 Active CN109390363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-153929 2017-08-09
JP2017153929A JP2019033195A (ja) 2017-08-09 2017-08-09 撮像装置の製造方法

Publications (2)

Publication Number Publication Date
CN109390363A true CN109390363A (zh) 2019-02-26
CN109390363B CN109390363B (zh) 2023-01-20

Family

ID=65275890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810884107.5A Active CN109390363B (zh) 2017-08-09 2018-08-06 成像设备和制造成像设备的方法

Country Status (3)

Country Link
US (1) US10559610B2 (zh)
JP (1) JP2019033195A (zh)
CN (1) CN109390363B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662233B1 (ko) 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
US11330211B2 (en) * 2019-12-02 2022-05-10 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
WO2021193254A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
FR3129526B1 (fr) 2021-11-25 2023-11-24 St Microelectronics Crolles 2 Sas Capteur d'image

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118743A1 (en) * 2003-11-27 2005-06-02 Samsung Electronics Co., Ltd. Photodiode and method of fabricating the same
US20070228495A1 (en) * 2005-12-06 2007-10-04 Matsushita Electric Industrial Co., Ltd. Integrated circuit and method of manufacturing the same
CN101859787A (zh) * 2009-04-10 2010-10-13 夏普株式会社 固态图像捕捉元件及其驱动、制造方法及电子信息设备
CN102097305A (zh) * 2009-11-30 2011-06-15 索尼公司 半导体器件及其制造方法、固体摄像器件和固体摄像装置
KR20110079318A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
CN102301473A (zh) * 2009-02-06 2011-12-28 佳能株式会社 光电转换装置和光电转换装置的制造方法
US20150123180A1 (en) * 2012-06-26 2015-05-07 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
JP2005093866A (ja) * 2003-09-19 2005-04-07 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法
JP4518996B2 (ja) 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP6008669B2 (ja) 2012-09-19 2016-10-19 キヤノン株式会社 固体撮像素子およびその製造方法ならびにカメラ
JP6641114B2 (ja) 2015-07-29 2020-02-05 キヤノン株式会社 固体撮像装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118743A1 (en) * 2003-11-27 2005-06-02 Samsung Electronics Co., Ltd. Photodiode and method of fabricating the same
US20070228495A1 (en) * 2005-12-06 2007-10-04 Matsushita Electric Industrial Co., Ltd. Integrated circuit and method of manufacturing the same
CN102301473A (zh) * 2009-02-06 2011-12-28 佳能株式会社 光电转换装置和光电转换装置的制造方法
CN101859787A (zh) * 2009-04-10 2010-10-13 夏普株式会社 固态图像捕捉元件及其驱动、制造方法及电子信息设备
CN102097305A (zh) * 2009-11-30 2011-06-15 索尼公司 半导体器件及其制造方法、固体摄像器件和固体摄像装置
KR20110079318A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
US20150123180A1 (en) * 2012-06-26 2015-05-07 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device

Also Published As

Publication number Publication date
US20190051685A1 (en) 2019-02-14
CN109390363B (zh) 2023-01-20
JP2019033195A (ja) 2019-02-28
US10559610B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
CN104425535B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
CN104882460B (zh) 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
CN104078475B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
CN102856333B (zh) 固体摄像装置、其制造方法以及电子设备
CN104995734B (zh) 固态成像器件、固态成像器件的制造方法及电子装置
KR100775058B1 (ko) 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
CN105789230B (zh) 固态图像拾取装置和图像拾取系统
CN109390363A (zh) 成像设备和制造成像设备的方法
CN102800684B (zh) 固态图像拾取器件及其制造方法、图像拾取系统
CN103545329B (zh) 固态成像装置、制造固态成像装置的方法以及电子设备
JP6789653B2 (ja) 光電変換装置およびカメラ
TWI497702B (zh) Solid state camera device
CN104253138B (zh) 光电转换装置和成像系统
CN205582940U (zh) 图像传感器
CN108122937A (zh) 成像器件
CN108257991A (zh) 固态成像器件、成像系统和可移动物体
CN104835826A (zh) 固体摄像装置
KR20170071184A (ko) 이미지 센서 및 그 제조 방법
TWI740958B (zh) 用於前照式紅外線影像感測器的光電閘及其製造方法
CN108632544A (zh) 固态成像设备、成像系统和能移动的物体
CN101388360B (zh) 图像传感器及其制造方法
TW201143053A (en) Solid state imaging device
CN106653785A (zh) 半导体器件和其制造方法
JP2017195215A (ja) 撮像素子及びその製造方法
US11233077B2 (en) Vertical board-type capacitor and image sensing device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant