CN109387694B - 电压异常检测装置 - Google Patents

Abstract

本发明涉及一种检测电源异常的电压异常检测装置。电压异常检测装置检测交流电压的异常。电压异常检测装置具备：基准电路，其将交流电压分压为多个相；以及存储部，其存储有将按频率定义的基准信息与交流电压的信号线上连接的每个电路结构对应起来的表。FPGA接收能够确定电路结构的指示，决定与由接收到的指示确定的电路结构对应的按频率的基准信息。FPGA确定分压得到的多个相各自的频率。FPGA确定与所确定出的频率对应的基准信息。FPGA根据交流电压与所确定出的基准信息的关系，来判定交流电压是否存在异常。

Description

电压异常检测装置

技术领域

本发明涉及一种电压异常检测装置。

背景技术

日本专利第6070139号公开一种检测三相交流电压的异常的电压异常检测装置。电压异常检测装置探测三相交流电压的R相、S相、T相各自的占空比。电压异常检测装置将探测出的占空比与规定阈值进行比较，判定是否发生了过电压或电压降低。电压异常检测装置将判断结果显示于显示装置。

由于设置于三相交流电压的信号线上的低通滤波器和旁路电容器的影响，占空比根据三相交流电压的频率的变动而发生变动。因此，电压异常检测装置在不依据频率的变动而是利用共通的阈值来对占空比进行判定时，存在无法高精度地判定过电压或电压降低的发生的情况。

发明内容

本发明的目的在于提供一种能够高精度地检测电源异常的电压异常检测装置。

技术方案1的电压异常检测装置是检测交流电压的异常的电压异常检测装置，其特征在于，具备：分压部，其将所述交流电压分压为多个相；存储部，其存储有将按频率定义的基准信息与所述交流电压的信号线上连接的每个电路结构对应起来的表；决定部，其接收能够确定所述电路结构的指示，决定与由接收到的所述指示确定的所述电路结构对应的按所述频率的所述基准信息；第一确定部，其确定由所述分压部分压得到的所述多个相各自的频率；第二确定部，其基于由所述决定部决定的按所述频率的所述基准信息，来确定与由所述第一确定部确定出的所述频率对应的所述基准信息；以及判定部，其根据所述交流电压与由所述第二确定部确定出的所述基准信息的关系，来判定所述交流电压是否存在异常。

电压异常检测装置将与交流电压的信号线上连接的电路结构相应的基准信息与频率相对应地保存到表中，存储到存储部。电压异常检测装置确定交流电压的各相的频率，基于表来确定对应的基准信息。电压异常检测装置根据交流电压与所确定出的基准信息的关系，来判定交流电压是否存在异常。此时，在交流电压的频率根据与信号线连接的电路结构而发生变动时，电压异常检测装置也能够基于与变动后的频率对应的基准信息来判定交流电压是否存在异常。因此，电压异常检测装置能够高精度地检测交流电压是否存在异常。

技术方案2的电压异常检测装置也可以为，所述交流电压为三相交流电压，所述分压部将所述三相交流电压分压为R相、S相、T相。此时，电压异常检测装置能够基于R相、S相、T相各自的交流电压来高精度地判定三相交流电压是否存在异常。

技术方案3的电压异常检测装置也可以为，在由所述分压部分压得到的R相、S相、T相内的两个相以上的占空比大于所述基准信息所表示的第一阈值时，所述判定部判定为所述交流电压存在异常。此时，电压异常检测装置能够高精度地判定交流电压的过电压。

技术方案4的电压异常检测装置也可以为，所述判定部将由所述分压部分压得到的R相、S相、T相各自的占空比与所述基准信息所表示的第一阈值重复进行比较，在R相、S相、T相内的任一个相的占空比连续规定次数以上大于所述第一阈值时，所述判定部判定为所述交流电压存在异常。此时，电压异常检测装置能够高精度地判定交流电压的过电压。

技术方案5的电压异常检测装置也可以为，还具备脉冲输出部，该脉冲输出部在由所述分压部分压得到的R相、S相、T相各自的与其它两个相内的电压较小的相的电位差为规定电压以上时，输出脉冲信号，在所述脉冲输出部在规定时间以上没有输出与由所述分压部分压得到的R相、S相、T相对应的脉冲信号内的两个相以上的脉冲信号时，所述判定部判定为所述交流电压存在异常。此时，电压异常检测装置能够高精度地判定交流电压的电压降低。

技术方案6的电压异常检测装置也可以为，所述判定部将由所述分压部分压得到的R相、S相、T相各自的占空比与所述基准信息所表示的第二阈值重复进行比较，在R相、S相、T相的占空比连续规定次数以上小于所述第二阈值时，所述判定部判定为所述交流电压存在异常。此时，电压异常检测装置能够高精度地判定交流电压的电压降低。

技术方案7的电压异常检测装置也可以为，所述规定次数按由所述第一确定部确定出的每个所述频率而不同。此时，电压异常检测装置能够使到交流电压是否存在异常的判定结束为止的时间均一化。

技术方案8的电压异常检测装置也可以为，还具备结果输出部，该结果输出部输出所述判定部的判定结果。此时，电压异常检测装置能够向外部通知电压异常的发生。

附图说明

图1是表示数值控制装置1和机床2的电结构的框图。

图2是电压异常检测电路15的电路图。

图3是将RST相设为各基准相时的脉冲概念图和三相输入的电压波形图。

图4是表示阈值表14A的图。

图5是主处理的流程图。

图6是脉冲周期和脉宽的说明图。

图7是第一判定处理的流程图。

图8是第二判定处理的流程图。

具体实施方式

参照附图说明本发明的一个实施方式。图1的数值控制装置1是本发明的电压异常检测装置的一例。数值控制装置1对机床2进行控制来对保持于工作台(省略图示)上表面的工件进行切削加工。

参照图1，简单地说明机床2的结构。机床2的左右方向、前后方向、上下方向分别是X轴方向、Y轴方向、Z轴方向。机床2具备未图示的主轴机构、主轴移动机构、刀具更换装置等。主轴机构具备主轴电动机32，用于使安装有刀具的主轴旋转。主轴移动机构具备Z轴电动机31、X轴电动机33、Y轴电动机34。主轴移动机构使主轴相对于支承于工作台上表面的工件相对地沿XYZ的各轴方向分别进行移动。

刀具更换装置具备刀具库电动机35，对保持多个刀具的刀具库(省略图示)进行驱动，来将安装于主轴的刀具更换为其它刀具。机床2还具备操作面板(省略图示)。操作面板具备输入装置17和显示装置18。输入装置17是用于进行各种输入、设定等的设备。显示装置18除了显示各种显示画面、设定画面以外，还显示后述的通知信息等。通知信息包含过电压或电压降低的状态。输入装置17和显示装置18连接于数值控制装置1的输入输出部16。

Z轴电动机31具备编码器41，主轴电动机32具备编码器42，X轴电动机33具备编码器43，Y轴电动机34具备编码器44。刀具库电动机35具备编码器45，编码器41～45分别与数值控制装置1的驱动电路21～25连接。

参照图1，对数值控制装置1的电结构进行说明。数值控制装置1具备CPU 11、ROM12、RAM 13、非易失性存储装置14、电压异常检测电路15、输入输出部16、驱动电路21～25等，以三相交流电源19为驱动源。CPU 11对数值控制装置1进行统一控制。ROM 12存储各种程序。RAM 13暂时地存储各种处理执行过程中的各种数据。非易失性存储装置14存储作业者通过输入装置17输入并登记的多个NC程序。NC程序由包含各种控制指令的多个块构成。NC程序以块为单位对包括机床2的轴移动、刀具更换等在内的各种动作进行控制。非易失性存储装置14存储后述的阈值表14A(参照图4)。

电压异常检测电路15检测三相交流电源19供给的三相交流电压有无异常。驱动电路21与Z轴电动机31及编码器41连接。驱动电路22与主轴电动机32及编码器42连接。驱动电路23与X轴电动机33及编码器43连接。驱动电路24与Y轴电动机34及编码器44连接。驱动电路25与刀具库电动机35及编码器45连接。驱动电路21～25从CPU 11接收指令信号，向对应的电动机31～35分别输出驱动电流。驱动电路21～25从编码器41～45接收反馈信号，来对位置和速度进行反馈控制。输入输出部16与输入装置17及显示装置18分别进行连接。

使用者能够通过输入装置17从多个NC程序中选择一个NC程序。CPU 11将所选择的NC程序显示于显示装置18。CPU 11基于显示装置18上显示的NC程序，对机床2的动作进行控制。

参照图2，对三相交流电源19进行说明。三相交流电源19是将电流或电压的相位彼此错开的三个系统的单相交流组合而成的交流电源。三相交流电源19例如供给200V的交流电压。第一相为R相，第二相为S相，第三相为T相。图2的三相交流电源19是Δ结线(delta结线)。Δ结线是将三相各相向相电压施加的方向连接来形成为闭合电路的结线。三相交流电源19除了Δ结线以外，也可以是Y结线或V结线。

对电压异常检测电路15的结构进行说明。电压异常检测电路15具备R相基准电路51、S相基准电路52、T相基准电路53(以下统称时称为基准电路51～53)、FPGA 55。

R相基准电路51对三相交流电源19输出的三相交流电压进行分压，将R相作为基准，在与其它的S相和T相内的较低的一方的电位差为规定电压以上时输出脉冲。S相基准电路52对三相交流电源19输出的三相交流电压进行分压，将S相作为基准，在与其它的R相和T相内的较低的一方的电位差为规定电压以上时输出脉冲。T相基准电路53对三相交流电源19输出的三相交流电压进行分压，将T相作为基准，在与其它的R相和S相内的较低的一方的电位差为规定电压以上时输出脉冲。FPGA 55执行后述的主处理(参照图5)。主处理对基准电路51～53所输出的脉冲进行分析，判定有无电压异常的发生。

R相基准电路51具备电阻61、62、分路调节器63、光电耦合器64、旁路电容器65等。电阻61、62用于将三相交流电源19输出的三相交流电压分别分压为R相、S相、T相。旁路电容器65与电阻62并联连接。旁路电容器65与分压得到的R相的电压的信号线连接，用于抑制R相的电压的变动。当以R相为基准且与其它的S相和T相内的较低的一方的电位差为规定电压以上时，分路调节器63开启(ON)。在分路调节器63开启时，光电耦合器64点亮并且将脉冲输出到FPGA 55。当以R相为基准且与其它的S相和T相内的较低的一方的电位差小于规定电压时，分路调节器63关闭(OFF)。在分路调节器63关闭时，光电耦合器64熄灭。

S相基准电路52具备电阻71、72、分路调节器73、光电耦合器74、旁路电容器75等。电阻71、72将三相交流电源19输出的三相交流电压分别分压为R相、S相、T相。旁路电容器75与电阻72并联连接。旁路电容器75与分压得到的S相的电压的信号线连接，用于抑制S相的电压的变动。当以S相为基准且与其它的R相和T相内的较低的一方的电位差为规定电压以上时，分路调节器73开启。在分路调节器73开启时，光电耦合器74点亮并且将脉冲输出到FPGA 55。当以S相为基准且与其它的R相和T相内的较低的一方的电位差小于规定电压时，分路调节器73关闭。在分路调节器73关闭时，光电耦合器74熄灭。

T相基准电路53具备电阻81、82、分路调节器83、光电耦合器84、旁路电容器85等。电阻81、82将三相交流电源19输出的三相交流电压分别分压为R相、S相、T相。旁路电容器85与电阻82并联连接。旁路电容器85与分压得到的T相的电压的信号线连接，用于抑制T相的电压的变动。当以T相为基准且与其它的R相和S相内的较低的一方的电位差为规定电压以上时，分路调节器83开启。在分路调节器83开启时，光电耦合器84点亮并且将脉冲输出到FPGA 55。当以T相为基准且与其它的R相和S相内的较低的一方的电位差小于规定电压时，分路调节器83关闭。在分路调节器83关闭时，光电耦合器84熄灭。

参照图2、图3，对R相基准电路51的作用进行说明。图3的最下部的波形为输入了RST三相的电压曲线。各电压曲线均为sin曲线，相位各错开了120度。图3的上侧三个波形从上面起依次是将R相设为基准、将S相设为基准、将T相设为基准时的各脉冲波形的概念图。为了易于理解说明，各概念图表示电位差为规定电压以上(例如152.5V以上)的脉冲波形。在电位差小于规定电压时，脉冲电压设为零。

如上述那样，R相基准电路51在以R相为基准且其它的S相和T相内的较低的一方与R相的电位差为规定电压以上时输出脉冲。例如着眼于图3的由双点划线包围的框内进行说明。在t1，S相的电压比T相的电压低，R相与S相的电压相同。在S相的电压比T相的电压低时，如图2那样，在R相基准电路51中，向虚线的箭头A的方向施加电压。当经过t1时，在R相与S相之间逐渐产生电位差，在t2时达到规定电压以上，分路调节器63开启。通过分路调节器63开启，在分路调节器63的K端子(阴极端子)与A端子(阳极端子)之间流动电流，光电耦合器64点亮，向FPGA 55输出脉冲。因此，脉冲从t2起上升并达到固定值。R相与S相的电位差逐渐变小。

在t3时，S相与T相反转。脉冲在t3时稍微降低。当经过t3时，T相的电压变为低于S相的电压，因此如图2那样，在R相基准电路51中，向双点划线的箭头B的方向施加电压。当经过t3时，在R相与T相之间产生规定电压以上的电位差，因此脉冲再次上升并达到固定值。R相与T相的电位差逐渐变小，并在t4时小于规定电压，因此分路调节器63关闭，光电耦合器64熄灭。脉冲在t4时成为零。R相基准电路51输出的脉冲按固定周期重复t2～t4的波形。

S相基准电路52和T相基准电路53与R相基准电路51同样地进行动作。如图3那样，S相和T相的各脉冲波形相对于R相的脉冲波形相位错开。R相的脉冲、S相的脉冲、T相的脉冲按RST相的顺序分别向FPGA 55输出。FPGA 55基于基准电路51～53所输出的各脉冲执行后述的主处理。

图4表示非易失性存储装置14中所存储的阈值表14A。阈值表14A保存用于在后述的主处理中检测过电压的第一阈值和用于在后述的主处理中检测电压降低的第二阈值。第一阈值和第二阈值各自与多个频率范围相对应。多个频率范围以包含作为三相交流电源19的基准电压的50Hz或60Hz的范围(图中粗线框)为基准各规定5Hz的范围。

并且，第一阈值和第二阈值与同旁路电容器65、75、85(参照图2)的参数相应的条件(第一条件～第三条件，称为电路条件)中的各个条件相对应。电路条件例如是旁路电容器65、75、85的频率特性(截止频率)等。以下将与第i条件(i为1～3中的任一个)对应的第一阈值和第二阈值分别称为第一阈值(i)、第二阈值(i)。

参照图5，对主处理进行说明。主处理由FPGA 55执行。FPGA 55接收能够确定用于决定第一阈值和第二阈值的电路条件(第i条件)的指示(S11)。例如，FPGA 55可以经由输入装置17直接接收电路条件。另外，例如，FPGA 55也可以通过接收未图示的设定开关(DIP开关等)的设定信息来间接地接收电路条件。FPGA 55基于阈值表14A决定与接收到的电路条件对应的第一阈值(i)和第二阈值(i)(S11)。

FPGA 55接收RST相的脉冲信息(S13)。脉冲信息是R相基准电路51、S相基准电路52、T相基准电路53各自输出的脉冲的信息。FPGA 55基于脉冲信息，针对每个相测定脉宽和脉冲周期(S15)。如图6那样，脉冲按固定周期重复。t7是脉冲从基准电压开始上升的时间。基准电压例如是152.5V的固定电压。t8是脉冲达到了最高电压的时间。t9是脉冲从最高电压开始下降的时间。t10是脉冲下降到了基准电压的时间。t11是下一个脉冲从基准电压开始上升的时间。脉宽是t7～t10的时间。脉冲周期是t7～t11的时间。脉宽也可以设为t8～t9的时间。

如图5那样，FPGA 55基于针对每个相测定出的脉冲周期，来针对每个相计算三相交流电源19的频率(S17)。FPGA 55针对每个相确定阈值表14A的多个频率范围内的包含所计算出的频率的频率范围。FPGA 55针对每个相确定在S11中所决定的第一阈值(i)和第二阈值(i)内的与所确定的频率范围对应的第一阈值(i)(称为第一阈值Th1)和第二阈值(i)(称为第二阈值Th2)(S19)。FPGA 55针对RST的各相计算脉宽相对于脉冲周期的比例来作为占空比(S21)。

FPGA 55执行第一判定处理(参照图7)以判定有无过电压发生(S23)。参照图7，对第一判定处理进行说明。FPGA 55判定是否两个相以上的占空比大于第一阈值Th1(S41)。FPGA 55在判定为两个相以上的占空比大于第一阈值Th1时(S41：是(YES))，判定为交流电压发生了过电压(S45)。FPGA 55结束第一判定处理，并使处理返回到主处理(参照图5)。FPGA 55在判定为两个相以上的占空比不大于第一阈值时(S41：否(NO))，使处理进入S43。FPGA 55判定是否三相内的任一个相的占空比连续三次大于第一阈值Th1(S43)。FPGA 55在判定为三相内的任一个相的占空比没有连续三次大于第一阈值Th1时(S43：否)，结束第一判定处理，并使处理返回到主处理(参照图5)。

如图5那样，FPGA 55在第一判定处理(S23)结束后，执行第二判定处理(参照图8)以判定有无电压降低发生(S25)。参照图8，对第二判定处理进行说明。FPGA 55判定是否基准电路51～53内的两个相以上的基准电路持续50ms以上没有输出脉冲(S61)。FPGA 55在判定为两个相以上的基准电路持续50ms以上没有输出脉冲时(S61：是)，判定为交流电压发生了电压降低(S71)。FPGA 55结束第二判定处理，并使处理返回到主处理(参照图5)。FPGA 55在判定为两个相以上的基准电路在50ms以内输出了脉冲时(S61：否)，使处理进入S63。

FPGA 55判定在S17(参照图6)的处理中计算出的各相的频率是否与离60Hz相比离50Hz更近(S63)。FPGA 55在判定为接近50Hz时(S63：是)，使处理进入S65。FPGA 55判定是否三相的占空比全部连续三回小于第二阈值Th2(S65)。FPGA 55在判定为三相的占空比没有全部连续三次小于第二阈值Th2时(S65：否)，结束第二判定处理，并使处理返回到主处理(参照图5)。

FPGA 55在判定为各相的频率与离50Hz相比离60Hz更近时(S63：否)，使处理进入S67。FPGA 55判定是否三相的占空比全部连续四次小于第二阈值Th2(S67)。FPGA 55在判定为三相的占空比没有全部连续四次小于第二阈值Th2时(S67：否)，结束第二判定处理，并使处理返回到主处理(参照图5)。

如图5那样，FPGA 55在第二判定处理(S25)结束后，判定是否在第一判定处理(S23)和第二判定处理(S25)中交流电压发生了过电压和电压降低中的至少一方(S27)。FPGA 55在判定为交流电压中过电压和电压降低均未发生时(S27：否)，使处理返回到S13。FPGA 55重复S13～S25的处理。

FPGA 55重复图7的第一判定处理(S23)，在判定为三相内的任一个相的占空比连续三次大于第一阈值Th1时(S43：是)，判定为交流电压发生了过电压(S45)。FPGA 55结束第一判定处理，并使处理返回到主处理(参照图5)。

FPGA 55重复图8的第二判定处理(S25)，在判定为在S17(参照图6)的处理中计算出的频率与离60Hz相比离50Hz更近(S63：是)且三相的占空比全部连续三次小于第二阈值Th2时(S65：是)，判定为交流电压发生了电压降低(S71)。FPGA 55结束第二判定处理，并使处理返回到主处理(参照图5)。FPGA 55在判定为在S17的处理中计算出的频率与离50Hz相比离60Hz更近(S63：否)且三相的占空比全部连续四次小于第二阈值Th2时(S67：是)，判定为交流电压发生了电压降低(S71)。FPGA 55结束第二判定处理，并使处理返回到主处理(参照图5)。

如图5那样，FPGA 55在通过第一判定处理(S23)和第二判定处理(S25)判定为交流电压发生了过电压和电压降低中的至少一方时(S27：是)，使处理进入S29。FPGA 55将判定结果输出到CPU 11(S29)。CPU 11基于所输出的判定结果，将通知过电压、电压降低的发生的通知信息显示于显示装置18。FPGA 55结束主处理。

电压异常检测电路15具有旁路电容器65、75、85，该旁路电容器65、75、85与设置于三相交流电源19的各相的电压的信号线上的电阻62、72、82并联连接。数值控制装置1的非易失性存储装置14存储阈值表14A，该阈值表14A将旁路电容器65、75、85的每个电路条件(第i条件)的第一阈值(i)及第二阈值(i)与多个频率范围相对应地保存。数值控制装置1直接或间接地接收电路条件，基于阈值表14A决定与接收到的电路条件对应的第一阈值(i)和第二阈值(i)(S11)。数值控制装置1确定三相交流电压的各相(R相、S相、T相)的频率(S17)，基于阈值表14A确定对应的第一阈值Th1和第二阈值Th2(S19)。数值控制装置1根据所确定出的第一阈值Th1及第二阈值Th2与三相交流电压的占空比的关系来判定三相交流电压是否发生了过电压和电压降低(S23、S25)。此时，在三相交流电压的频率根据旁路电容器65、75、85的电路条件而发生变动时，数值控制装置1也能够基于与变动后的频率对应的第一阈值Th1和第二阈值Th2来判定三相交流电压是否存在异常。因此，数值控制装置1能够高精度地检测三相交流电压是否存在异常。

三相交流电源19是三相(R相、S相、T相)的交流电源。基准电路51～53将三相交流电压分压为R相、S相、T相。因此，数值控制装置1能够基于各相的电压高精度地判定三相交流电源19的电压是否存在异常。

数值控制装置1在由基准电路51～53分压得到的R相、S相、T相内的两个相以上的占空比大于第一阈值Th1时(S41：是)，判定为交流电压发生了过电压(S45)。此时，数值控制装置1能够高精度地判定交流电压的过电压。数值控制装置1在三相内的两个相以上的占空比不大于第一阈值Th1时(S41：否)且三相内的任一个相的占空比连续三次以上大于第一阈值Th1时(S43：是)，判定为交流电压发生了过电压(S45)。此时，数值控制装置1能够更高精度地判定交流电压的过电压。

基准电路51～53在分压得到的R相、S相、T相各自与其它两个相内的电压较小的相的电位差为规定电压以上的时，输出脉冲信号。数值控制装置1在基准电路51～53在50ms以上没有发送与三相对应的脉冲信号内的两个相以上的脉冲信号时(S61：是)，判定为交流电压发生了电压降低(S71)。此时，数值控制装置1能够高精度地判定交流电压的电压降低。数值控制装置1在判定为两个相以上的基准电路在50ms以内输出了脉冲时(S61：否)且三相的占空比连续规定次数(三次或四次)以上小于第二阈值Th2时(S65：是，S67：是)，判定为交流电压发生了电压降低(S71)。此时，数值控制装置1能够更高精度地判定交流电压的电压降低。

数值控制装置1在交流电压的各相的频率与离60Hz相比离50Hz更近时(S63：是)且三相的占空比全部连续三次小于第二阈值Th2时(S65：是)，判定为交流电压存在异常(S71)。数值控制装置1在交流电压的各相的频率与离50Hz相比离60Hz更近时(S63：否)且三相的占空比全部连续四次小于第二阈值Th2时(S67：是)，判定为交流电压存在异常(S71)。交流电压的各相的频率相对而言越大，则数值控制装置1越是增多与第二阈值Th2进行比较的次数。到利用该方法进行的判定结束为止的时间对应于将频率的倒数乘以与第二阈值Th2的比较次数得到的值。因此，数值控制装置1能够使到交流电压是否存在异常的判定结束为止的时间不依赖交流电压的各相的频率而是均一化。

FPGA 55将交流电压是否发生了过电压和电压降低的判定结果输出到CPU 11(S29)。CPU 11基于FPGA 55所输出的判定结果，将通知过电压、电压降低的发生的通知信息显示于显示装置18。此时，数值控制装置1能够向外部通知电压异常的发生。

本发明不限于上述实施方式。数值控制装置1检测了三相交流电压的异常，但是也可以检测二相交流电压的异常，还可以检测三相以上的交流电压的异常。数值控制装置1也可以具备其它的受光元件设备(例如，光MOSFET)来代替各基准电路51～53的光电耦合器64、74、84。CPU 11也可以基于FPGA 55所输出的判定结果，来使机床2的动作停止。FPGA 55根据脉宽和脉冲周期来计算了占空比，但是也可以仅利用脉宽来判定过电压或电压降低。阈值表14A也可以存储分压后的电压的最大值的第一阈值和第二阈值。也可以是，代替占空比，FPGA 55通过将电压的最大电压与第一阈值及第二阈值进行比较来判定过电压和电压降低的发生。上述实施方式将数值控制装置1作为本发明的电压异常检测装置的一个实施方式进行了说明，但是数值控制装置1也可以是独立的电压异常检测装置。第一判定处理和第二判定处理中的各种参数(三次、四次、50ms等)是一例，能够进行变更。

阈值表14A将第一阈值(i)及第二阈值(i)与同旁路电容器65、75、85的参数相应的电路条件(第i条件)相对应地按每个频率范围进行了保存。阈值表14A也可以将第一阈值(i)及第二阈值(i)与同旁路电容器65、75、85的参数不同的电路条件对应起来。例如，基准电路51～53也可以具备用于抑制分压后的电压的变动的低通滤波器和高通滤波器。阈值表14A也可以将该低通滤波器和该高通滤波器的频率特性作为电路条件来与第一阈值(i)及第二阈值(i)对应起来。

FPGA 55也可以仅在三相内的两个相以上的占空比大于第一阈值Th1时(S41：是)，判定为交流电压存在异常(S45)。此时，FPGA 55也可以不执行S43的处理。FPGA 55也可以仅在三相内的任一个相的占空比连续三次以上大于第一阈值Th1时(S43：是)，判定为交流电压存在异常(S45)。此时，FPGA 55也可以不执行S41的处理。

FPGA 55也可以仅在基准电路51～53在50ms以上没有输出两个相以上的脉冲信号时(S61：是)，判定为交流电压发生了电压降低(S71)。此时，FPGA 55也可以不执行S65、S67的处理。FPGA 55也可以仅在三相的占空比连续规定次数(三次或四次)以上小于第二阈值Th2时(S65：是，S67：是)，判定为交流电压发生了电压降低(S71)。此时，FPGA 55也可以不执行S61的处理。

FPGA 55也可以将通过S65或S67的处理进行判定时的判定次数设为相同。即，FPGA55也可以不依赖交流电压的各相的频率，将三相的占空比全部小于第二阈值Th2时的判定次数设为共通的。

基准电路51～53是本发明的分压部和脉冲输出部的一例。第一阈值和第二阈值是本发明的基准信息的一例。存储阈值表14A的非易失性存储装置14是本发明的存储部的一例。执行S11的处理的FPGA 55是本发明的决定部的一例。执行S17的处理的FPGA 55是本发明的第一确定部的一例。执行S19的处理的FPGA 55是本发明的第二确定部的一例。执行S23、S25的处理的FPGA 55是本发明的判定部的一例。进行S29的处理的FPGA 55是本发明的结果输出部的一例。

Claims (8)

1.一种电压异常检测装置，检测交流电压的异常，该电压异常检测装置的特征在于，具备：

分压部，其将所述交流电压分压为多个相；

存储部，其存储有将按频率定义的基准信息与所述交流电压的信号线上连接的每个电路结构对应起来的表；

决定部，其接收能够确定所述电路结构的指示，决定与由接收到的所述指示确定的所述电路结构对应的按所述频率的所述基准信息；

第一确定部，其确定由所述分压部分压得到的所述多个相各自的频率；

第二确定部，其基于由所述决定部决定的按所述频率的所述基准信息，来确定与由所述第一确定部确定出的所述频率对应的所述基准信息；以及

判定部，其根据所述交流电压与由所述第二确定部确定出的所述基准信息的关系，来判定所述交流电压是否存在异常。

2.根据权利要求1所述的电压异常检测装置，其特征在于，

所述交流电压为三相交流电压，

所述分压部将所述三相交流电压分压为R相、S相、T相。

3.根据权利要求2所述的电压异常检测装置，其特征在于，

在由所述分压部分压得到的R相、S相、T相内的两个相以上的占空比大于所述基准信息所表示的第一阈值时，所述判定部判定为所述交流电压存在异常。

4.根据权利要求2所述的电压异常检测装置，其特征在于，

所述判定部将由所述分压部分压得到的R相、S相、T相各自的占空比与所述基准信息所表示的第一阈值重复进行比较，

在R相、S相、T相内的任一个相的占空比连续规定次数以上大于所述第一阈值时，所述判定部判定为所述交流电压存在异常。

5.根据权利要求2所述的电压异常检测装置，其特征在于，

还具备脉冲输出部，该脉冲输出部在由所述分压部分压得到的R相、S相、T相各自的与其它两个相内的电压较小的相的电位差为规定电压以上时，输出脉冲信号，

在所述脉冲输出部在规定时间以上没有输出与由所述分压部分压得到的R相、S相、T相对应的脉冲信号内的两个相以上的脉冲信号时，所述判定部判定为所述交流电压存在异常。

6.根据权利要求2所述的电压异常检测装置，其特征在于，

所述判定部将由所述分压部分压得到的R相、S相、T相各自的占空比与所述基准信息所表示的第二阈值重复进行比较，

在R相、S相、T相的占空比连续规定次数以上小于所述第二阈值时，所述判定部判定为所述交流电压存在异常。

7.根据权利要求6所述的电压异常检测装置，其特征在于，

所述规定次数按由所述第一确定部确定出的每个所述频率而不同。

8.根据权利要求1至7中的任一项所述的电压异常检测装置，其特征在于，

还具备结果输出部，该结果输出部输出所述判定部的判定结果。

Images