CN109379075A - 一种多模式的onfi训练电路 - Google Patents

一种多模式的onfi训练电路 Download PDF

Info

Publication number
CN109379075A
CN109379075A CN201811388800.XA CN201811388800A CN109379075A CN 109379075 A CN109379075 A CN 109379075A CN 201811388800 A CN201811388800 A CN 201811388800A CN 109379075 A CN109379075 A CN 109379075A
Authority
CN
China
Prior art keywords
comparator
pmos tube
group
drain electrode
onfi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811388800.XA
Other languages
English (en)
Other versions
CN109379075B (zh
Inventor
孔亮
刘亚东
庄志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BRITE SEMICONDUCTOR (SHANGHAI) Corp
Original Assignee
BRITE SEMICONDUCTOR (SHANGHAI) Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BRITE SEMICONDUCTOR (SHANGHAI) Corp filed Critical BRITE SEMICONDUCTOR (SHANGHAI) Corp
Priority to CN201811388800.XA priority Critical patent/CN109379075B/zh
Publication of CN109379075A publication Critical patent/CN109379075A/zh
Application granted granted Critical
Publication of CN109379075B publication Critical patent/CN109379075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种多模式的ONFI训练电路，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。本发明实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。

Description

一种多模式的ONFI训练电路
技术领域
本发明涉及ONFI(Open NAND Flash Interface Specification)训练电路。
背景技术
在ONFI接口电路中，主驱动单元的cmos(互补金属氧化物半导体)管既要做阻抗训练，也要考虑到ESD(静电释放)，阻抗训练要求步长足够小，即单个cmos管宽度尺寸要足够小(例如1微米，0.5微米)，而ESD则要求单个cmos管宽度尺寸要足够大(例如15微米)，成为设计上的矛盾之处。
发明内容
本发明的目的在于提供一种多模式的ONFI训练电路，实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。
实现上述目的的技术方案是：
一种多模式的ONFI训练电路，包括：p组第一PMOS管(P型金属氧化物半导体场效应管)、p组第二PMOS管和b组NMOS管(N型金属氧化物半导体场效应管)，p、b为正整数，其中，
各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；
第一比较器的同相输入端接参考信号VREF；
各第一PMOS管的漏极通过电阻接地VSSIO；
各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；
第二比较器的同相输入端接参考信号VREF；
各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。
优选的，第一PMOS管和第二PMOS管的各自宽度尺寸为0.1um-10um。
优选的，P组第一PMOS管的整体阻值、所述电阻以及b组NMOS管的整体阻值相等。
优选的，所述电阻的阻值为240欧姆。
本发明的有益效果是：本发明通过阻抗训练算法的改进，即实现了ESD上单个cmos管宽度尺寸足够长(不小于15微米)的要求，同时实现了阻抗训练步长足够小的要求。
附图说明
图1是本发明的ONFI训练电路的电路图；
图2是发明中主驱动单元单个cmos管的连接示意图。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参阅图1，本发明的多模式的ONFI训练电路，包括：p组第一PMOS管(P型金属氧化物半导体场效应管)PM1、p组第二PMOS管PM2和b组NMOS管(N型金属氧化物半导体场效应管)NM1，p、b为正整数。
各第一PMOS管PM1的源极接电源VDDIO，漏极接第一比较器U1的反相输入端，栅极接第一比较器U1的输出端。第一比较器U1的同相输入端接参考信号VREF。
各第一PMOS管PM1的漏极通过电阻R240接地VSSIO。本实施例中，电阻R240的阻值240欧姆。
各第二PMOS管PM2的源极接电源VDDIO，漏极接第二比较器U2的反相输入端，栅极接第一比较器U1的输出端。第二比较器U2的同相输入端接参考信号VREF。
各NMOS管NM1的漏极连接第二比较器U2的反相输入端，源极接地VSSIO，栅极接第二比较器U2的输出端。
第一PMOS管PM1和第二PMOS管PM2为宽度尺寸很小的pmos管(例如0.1um-10um)。NMOS管NM1为宽度尺寸很小的nmos管(例如尺寸0.1um-10um)。P组第一PMOS管PM1经第一比较器U1与电阻R240进行阻值比较，步长1um，产生数字信号Pbus<p:0>，即P组第一PMOS管PM1的整体阻值240欧姆。同理，NMOS管NM1数量为b时，产生数字信号Nbus<b:0>，整体阻值为240欧姆。与电阻R240的阻值相等。
ONFI主驱动单元阻值要求通常为34欧姆或20欧姆等，以34欧姆为例，计算出与240的比值A，此处为1:7，则主驱动单元要求的经过训练的宽度尺寸即为p*A或b*A。
如图2所示，受限于ESD，主驱动单元单个cmos管PM0、NM0的尺寸为16微米，分别为m，n组，m、n为正整数。则cmos管PM0需要开启的数量为p*A/16，同理cmos管NM0需要开启的数量为b*A/16。进一步通过四舍五入来提高精度，则cmos管PM0需要开启的数量为(p*A+8)/16，cmos管NM0需要开启的数量为(b*A+8)/16。经与前级传输来的数据做逻辑，即可主驱动单元开关。图中，Data、Pbus<m:0>和Nbus<n:0>表示各数字信号。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims (4)

1.一种多模式的ONFI训练电路，其特征在于，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，其中，
各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；
第一比较器的同相输入端接参考信号VREF；
各第一PMOS管的漏极通过电阻接地VSSIO；
各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；
第二比较器的同相输入端接参考信号VREF；
各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。
2.根据权利要求1所述的多模式的ONFI训练电路，其特征在于，第一PMOS管和第二PMOS管的各自宽度尺寸为0.1um-10um。
3.根据权利要求1所述的多模式的ONFI训练电路，其特征在于，P组第一PMOS管的整体阻值、所述电阻以及b组NMOS管的整体阻值相等。
4.根据权利要求3所述的多模式的ONFI训练电路，其特征在于，所述电阻的阻值为240欧姆。
CN201811388800.XA 2018-11-21 2018-11-21 一种多模式的onfi训练电路 Active CN109379075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811388800.XA CN109379075B (zh) 2018-11-21 2018-11-21 一种多模式的onfi训练电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811388800.XA CN109379075B (zh) 2018-11-21 2018-11-21 一种多模式的onfi训练电路

Publications (2)

Publication Number Publication Date
CN109379075A true CN109379075A (zh) 2019-02-22
CN109379075B CN109379075B (zh) 2023-08-29

Family

ID=65376584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811388800.XA Active CN109379075B (zh) 2018-11-21 2018-11-21 一种多模式的onfi训练电路

Country Status (1)

Country Link
CN (1) CN109379075B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508957A (en) * 1987-09-18 1996-04-16 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory with NAND cell structure and switching transistors with different channel lengths to reduce punch-through
DE19909063A1 (de) * 1999-03-02 2000-09-07 Siemens Ag Stromgesteuerte Schaltstufe für Digitalschaltungen
CN201673424U (zh) * 2010-03-25 2010-12-15 上海沙丘微电子有限公司 齐纳二极管稳压电路
CN101969188A (zh) * 2010-10-25 2011-02-09 灿芯半导体(上海)有限公司 用于开关电源的电阻短路保护装置和保护方法
US20120063227A1 (en) * 2010-09-15 2012-03-15 Hanan Weingarten System and method for adjusting read voltage thresholds in memories
CN203116935U (zh) * 2013-01-10 2013-08-07 长安大学 一种高速列车的空气动力学数据采集装置
CN103984509A (zh) * 2014-06-11 2014-08-13 上海新储集成电路有限公司 异构nand型固态硬盘及提高其性能的方法
CN104035897A (zh) * 2014-06-12 2014-09-10 上海新储集成电路有限公司 一种存储控制器
CN105930241A (zh) * 2016-05-05 2016-09-07 福州瑞芯微电子股份有限公司 Emmc接口和nand接口的相位调整方法及装置
US9570182B1 (en) * 2015-09-02 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US9905307B1 (en) * 2016-08-24 2018-02-27 Sandisk Technologies Llc Leakage current detection in 3D memory
CN209072456U (zh) * 2018-11-21 2019-07-05 灿芯半导体(上海)有限公司 一种多模式的onfi训练电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508957A (en) * 1987-09-18 1996-04-16 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory with NAND cell structure and switching transistors with different channel lengths to reduce punch-through
DE19909063A1 (de) * 1999-03-02 2000-09-07 Siemens Ag Stromgesteuerte Schaltstufe für Digitalschaltungen
CN201673424U (zh) * 2010-03-25 2010-12-15 上海沙丘微电子有限公司 齐纳二极管稳压电路
US20120063227A1 (en) * 2010-09-15 2012-03-15 Hanan Weingarten System and method for adjusting read voltage thresholds in memories
CN101969188A (zh) * 2010-10-25 2011-02-09 灿芯半导体(上海)有限公司 用于开关电源的电阻短路保护装置和保护方法
CN203116935U (zh) * 2013-01-10 2013-08-07 长安大学 一种高速列车的空气动力学数据采集装置
CN103984509A (zh) * 2014-06-11 2014-08-13 上海新储集成电路有限公司 异构nand型固态硬盘及提高其性能的方法
CN104035897A (zh) * 2014-06-12 2014-09-10 上海新储集成电路有限公司 一种存储控制器
US9570182B1 (en) * 2015-09-02 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
CN105930241A (zh) * 2016-05-05 2016-09-07 福州瑞芯微电子股份有限公司 Emmc接口和nand接口的相位调整方法及装置
US9905307B1 (en) * 2016-08-24 2018-02-27 Sandisk Technologies Llc Leakage current detection in 3D memory
CN209072456U (zh) * 2018-11-21 2019-07-05 灿芯半导体(上海)有限公司 一种多模式的onfi训练电路

Also Published As

Publication number Publication date
CN109379075B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US10673437B2 (en) Level shifting circuit and method
TWI429158B (zh) 負電壓保護之電子系統、資料通信系統與方法
WO2015131335A1 (zh) 一种充电电路和终端
JP2006202979A (ja) 半導体装置
JPH01503510A (ja) Ｃｍｏｓしきい値回路
CN106919217B (zh) 一种钳位电压电路
CN104715790A (zh) 用于耐高电压驱动器的装置
CN209072456U (zh) 一种多模式的onfi训练电路
CN109379075A (zh) 一种多模式的onfi训练电路
TW201037481A (en) Current mirror containing high output impedance
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US9325310B2 (en) High-swing voltage mode driver
CN109314514B (zh) 数据接口、芯片和芯片系统
CN103684398A (zh) 一种抗emi lin总线信号驱动器
CN109743044A (zh) 用于消除峰值电流的pwm输出驱动io电路
CN105703761A (zh) 输入/输出驱动电路
JP2022087630A5 (zh)
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
CN107659301A (zh) 电平转换电路及接口通信系统
CN207184439U (zh) 一种可双向导通限流的负载开关
CN113031684A (zh) 一种适用于低压的电压钳位装置
CN107528580B (zh) 电平转换电路
CN106936424A (zh) 输出级电路
CN214675118U (zh) 一种正电压电平向负电压电平转换的电路
CN104950977A (zh) 一种负电压触发的检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant after: Canxin semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant before: BRITE SEMICONDUCTOR (SHANGHAI) Corp.

GR01 Patent grant
GR01 Patent grant