CN214675118U - 一种正电压电平向负电压电平转换的电路 - Google Patents

一种正电压电平向负电压电平转换的电路 Download PDF

Info

Publication number
CN214675118U
CN214675118U CN202121230056.8U CN202121230056U CN214675118U CN 214675118 U CN214675118 U CN 214675118U CN 202121230056 U CN202121230056 U CN 202121230056U CN 214675118 U CN214675118 U CN 214675118U
Authority
CN
China
Prior art keywords
voltage level
circuit
nmos tube
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121230056.8U
Other languages
English (en)
Inventor
王洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Vocational University of Industry Technology NUIT
Original Assignee
Nanjing Vocational University of Industry Technology NUIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Vocational University of Industry Technology NUIT filed Critical Nanjing Vocational University of Industry Technology NUIT
Priority to CN202121230056.8U priority Critical patent/CN214675118U/zh
Application granted granted Critical
Publication of CN214675118U publication Critical patent/CN214675118U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本实用新型公开了一种正电压电平向负电压电平转换的电路,包括依次连接的偏置电路和电平变换核心电路,所述偏置电路产生偏置信号为电平变换核心电路提供直流工作点,所述电平变换核心电路将输入的正电压电平信号转换为电路内部的负电压电平信号。通过偏置电路和电平变换核心电路可以将输入的正电压电平信号转换为需要的负电压电平信号,为单通道变换实现,转换结构简单。另外,电路内各器件均可基于常规的低压CMOS器件实现,无需特殊的高压CMOS器件,工作速度高,工艺易集成,占用芯片面积小,易于拓展多通道应用。

Description

一种正电压电平向负电压电平转换的电路
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种正电压电平向负电压电平转换的电路。
背景技术
在工业控制、通信系统中,常常需要一种将外部的标准TTL/CMOS正电压电平信号变换为电路内部所需的负电平信号,比如将0/+5v电压信号转换为-5/0v电压信号。以往的电平转换电路常常基于高耐压器件来实现,在电路板级实现时对分立器件特性提出了较高要求,不利于经济性与便利性,器件选择范围受限。在集成电路芯片级实现时,对器件工艺提出了需具备高耐压器件的特殊要求,不利于常规工艺集成实现,且高耐压器件占用的实际芯片面积也较大,限制了其应用范围与灵活性。
实用新型内容
为了解决现有技术存在的上述问题,本实用新型的目的在于提供一种正电压电平向负电压电平转换的电路,可以可靠地完成正电平电压信号向负电平电压信号的转换,避免使用高压特殊器件,可直接集成应用在常规低压CMOS工艺中。
为了解决上述技术问题,本实用新型采用的技术方案如下:一种正电压电平向负电压电平转换的电路,包括依次连接的偏置电路和电平变换核心电路,所述偏置电路产生偏置信号为电平变换核心电路提供直流工作点,所述电平变换核心电路将输入的正电压电平信号转换为电路内部的负电压电平信号;
所述偏置电路包括第一PMOS管、第一NMOS管和第二NMOS管,所述第一PMOS管的漏极与第一NMOS的漏极相连后输出第一电平信号,所述第一PMOS管的源极接地,所述第一PMOS管的栅极与第一PMOS管的漏极相连,所述第一NMOS管的源极与第二NMOS管的漏极相连后输出第二电平信号,所述第一NMOS管的栅极与第一NMOS管的漏极相连,所述第二NMOS管的源极接至负压电源,所述第二NMOS管的栅极与第二NMOS管的漏极相连;
所述电平变换核心电路包括第二PMOS管、第三NMOS管、第四NMOS管和第五NMOS管,所述第二PMOS管的栅极与第四NMOS管的栅极相连后接地,所述第二PMOS管的源级用于输入正电压电平信号,所述第二PMOS管的漏极与第三NMOS管的漏极相连,所述第三NMOS管的源极与第四NMOS管的漏极相连,所述第三NMOS管的栅极与第三NMOS管的漏极相连,所述第五NMOS管的栅极接入第一电平信号,所述第五NMOS管的源极接入第二电平信号,所述第四NMOS管的源极与第五NMOS管的漏极相连后输出变换完成的负电平信号。
作为本实用新型的进一步改进,所述电平变换核心电路根据输入电平信号的数量设置为多个,每个电平变换核心电路均与偏置电路相连。
作为本实用新型的进一步改进,所述正电压电平信号为正电压电平脉冲信号,所述正电压电平脉冲信号包括+5/0V脉冲信号或+3.3/0V脉冲信号。
作为本实用新型的进一步改进,所述正电压电平脉冲信号为TTL或CMOS信号。
本实用新型与现有技术相比,具有如下有益效果:
1)本实用新型一种正电压电平向负电压电平转换的电路,通过偏置电路和电平变换核心电路可以将输入的正电压电平信号转换为需要的负电压电平信号,为单通道变换实现,转换结构简单。
2)本实用新型一种正电压电平向负电压电平转换的电路,电路内各器件均可基于常规的低压CMOS器件实现,无需特殊的高压CMOS器件,工作速度高,工艺易集成,占用芯片面积小,易于拓展多通道应用。
附图说明
附图1是经典正负电平变换电路;
附图2是本实用新型中的电平变换核心电路原理框图;
附图3是本实用新型中的电平变换核心电路晶体管级原理图;
附图4是本实用新型中的输出电压相对输入电压的测试曲线。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型涉及一种正电压电平向负电压电平转换的电路,如图2、图3所示,包括依次连接的偏置电路1和电平变换核心电路2,所述偏置电路1产生偏置信号为电平变换核心电路2提供直流工作点,所述电平变换核心电路2将输入的正电压电平信号转in换为电路内部的负电压电平信号out;
所述偏置电路1包括第一PMOS管MP1、第一NMOS管MN1和第二NMOS管MN2,所述第一PMOS管MP1的漏极与第一NMOS管MN1的漏极相连后输出第一电平信号ng,所述第一PMOS管MP1的源极接地,所述第一PMOS管MP1的栅极与第一PMOS管MP1的漏极相连,所述第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连后输出第二电平信号ns,第一NMOS管MN1的栅极与第一NMOS管MN1的漏极相连,所述第二NMOS管MN2的源极接至负压电源Vee,所述第二NMOS管MN2的栅极与第二NMOS管MN2的漏极相连;偏置电路1产生第一电平信号ng和第二电平信号ns,保证电平变换核心电路2的正常工作,并使每个器件工作在安全电压区域。
所述电平变换核心电路2包括第二PMOS管MP2、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5,所述第二PMOS管MP2的栅极与第四NMOS管MN4的栅极相连后接地,所述第二PMOS管MP2的源级用于输入正电压电平信号in,所述第二PMOS管MP2的漏极与第三NMOS管MN3的漏极相连,所述第三NMOS管MN3的源极与第四NMOS管MN4的漏极相连,所述第三NMOS管MN4的栅极与第三NMOS管MN3的漏极相连,所述第五NMOS管MN5的栅极接入第一电平信号ng,所述第五NMOS管 MN5的源极接入第二电平信号ns,所述第四NMOS管MN4的源极与第五NMOS管MN5的漏极相连后输出变换完成的负电平信号out。电平变换核心电路2对输入的正电压电平信号in,变换为负电压电平信号out,偏置电路1和电平变换核心电路2共同构成了完整的正负电平变换电路。
具体的,所述电平变换核心电路2根据输入电平信号的数量设置为多个,每个电平变换核心电路2均与偏置电路1相连。当同时需要多路输入电平变换时,偏置电路1只需一个,电平变换核心电路2则根据输入信号数量简单复制重复,每个电平变换核心电路2中的第五NMOS管MN5的栅极分别接入第一电平信号ng,每个第五NMOS管MN5的源极分别接入第二电平信号ns 即可。
具体的,所述正电压电平信号in为正电压电平脉冲信号,所述正电压电平脉冲信号包括+5/0V脉冲信号或+3.3/0V脉冲信号。
具体的,所述正电压电平脉冲信号为TTL或CMOS信号。
正负电平转换电路工作原理如下:
(1)偏置电路1所产生的第一电平信号ng和第二电平信号ns,能使电平变换核心电路2中的第五NMOS管MN5的栅源电压大于开启电压,第五NMOS管MN5是否导通完全取决于第五NMOS管MN5的漏极即out电位;
(2)当外部输入正电压电平信号in电压为高电平5V/3.3V时,电平变换核心电路2中的第二PMOS管MP2器件导通,迫使第四NMOS管MN4导通,第五NMOS管MN5漏极电位即out变换为比GND低一个开启电压Vtho(第四NMOS管MN4)的电平,此时电平变换核心电路2中的第二PMOS管MP2、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5均处于导通状态,其电流受偏置电路1控制;
(3)当外部输入正电压电平信号in电压为低电平0V时,电平变换核心电路2中的第二PMOS管MP2器件关断,迫使第四NMOS管MN4也关断,第五NMOS管MN5的漏极电位即out变换为与ns等电位,即比负压电源vee高一个开启电压Vtho(第二NMOS管MN2)的电平,此时电平变换核心电路2中的第二PMOS管MP2、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5均处于关断状态;
(4)从上述过程可见,如图4所示,偏置电路1和电平变换核心电路2能够将外部输入in端的正电压脉冲5V/3.3V、0V变换为输出out端的-Vtho、Vee+Vtho电平。由于低压器件的开启电压Vtho在0.7 V左右,因此,当负压电源Vee为-5V时,输出out端即为-0.7V、-4.3V,当负压电源Vee为-3V时,输出out端即为-0.7V、-2.3V,完成了正电压电平向负电压电平的变换,后级只需简单CMOS电路即可可靠处理;
(5)偏置电路1和电平变换核心电路2的所有晶体管,在输入端in的两种输入条件下,均能时刻保持所有器件的漏源、栅源、栅漏电压压差小于5V,这就保证了本电平转换电路完全能基于常规的低压CMOS工艺实现,完全无需特殊的高压CMOS器件。
尽管已经示出和描述了本实用新型的实施例,对于本领域的普通技术人员而言,在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种正电压电平向负电压电平转换的电路,其特征在于:包括依次连接的偏置电路和电平变换核心电路,所述偏置电路产生偏置信号为电平变换核心电路提供直流工作点,所述电平变换核心电路将输入的正电压电平信号转换为电路内部的负电压电平信号;
所述偏置电路包括第一PMOS管、第一NMOS管和第二NMOS管,所述第一PMOS管的漏极与第一NMOS的漏极相连后输出第一电平信号,所述第一PMOS管的源极接地,所述第一PMOS管的栅极与第一PMOS管的漏极相连,所述第一NMOS管的源极与第二NMOS管的漏极相连后输出第二电平信号,所述第一NMOS管的栅极与第一NMOS管的漏极相连,所述第二NMOS管的源极接至负压电源,所述第二NMOS管的栅极与第二NMOS管的漏极相连;
所述电平变换核心电路包括第二PMOS管、第三NMOS管、第四NMOS管和第五NMOS管,所述第二PMOS管的栅极与第四NMOS管的栅极相连后接地,所述第二PMOS管的源级用于输入正电压电平信号,所述第二PMOS管的漏极与第三NMOS管的漏极相连,所述第三NMOS管的源极与第四NMOS管的漏极相连,所述第三NMOS管的栅极与第三NMOS管的漏极相连,所述第五NMOS管的栅极接入第一电平信号,所述第五NMOS管的源极接入第二电平信号,所述第四NMOS管的源极与第五NMOS管的漏极相连后输出变换完成的负电平信号。
2.根据权利要求1所述的一种正电压电平向负电压电平转换的电路,其特征在于:所述电平变换核心电路根据输入电平信号的数量设置为多个,每个电平变换核心电路均与偏置电路相连。
3.根据权利要求1所述的一种正电压电平向负电压电平转换的电路,其特征在于:所述正电压电平信号为正电压电平脉冲信号,所述正电压电平脉冲信号包括+5/0V脉冲信号或+3.3/0V脉冲信号。
4.根据权利要求3所述的一种正电压电平向负电压电平转换的电路,其特征在于:所述正电压电平脉冲信号为TTL或CMOS信号。
CN202121230056.8U 2021-06-02 2021-06-02 一种正电压电平向负电压电平转换的电路 Active CN214675118U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121230056.8U CN214675118U (zh) 2021-06-02 2021-06-02 一种正电压电平向负电压电平转换的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121230056.8U CN214675118U (zh) 2021-06-02 2021-06-02 一种正电压电平向负电压电平转换的电路

Publications (1)

Publication Number Publication Date
CN214675118U true CN214675118U (zh) 2021-11-09

Family

ID=78486564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121230056.8U Active CN214675118U (zh) 2021-06-02 2021-06-02 一种正电压电平向负电压电平转换的电路

Country Status (1)

Country Link
CN (1) CN214675118U (zh)

Similar Documents

Publication Publication Date Title
CN102436787A (zh) 电平移位器电路以及显示器驱动电路
KR20120136675A (ko) 레벨 쉬프터
CN111294042B (zh) 电平移位电路
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
WO2020147306A1 (zh) 耐压电平转换电路
US11614762B2 (en) Voltage converter
CN109428567A (zh) 一种实现占空比调整的装置
CN108712166B (zh) 一种自适应电平转换电路
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN214675118U (zh) 一种正电压电平向负电压电平转换的电路
CN116796679A (zh) 一种多电压域cmos io设计
US12015404B2 (en) Logic process-based level conversion circuit of flash field programmable gate array (FPGA)
CN113179097A (zh) 一种正电压电平向负电压电平转换的电路
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN114389595A (zh) 电平转换电路
CN109547009B (zh) 高可靠性电平位移电路
CN109787607B (zh) 基于低压器件的高压高速io电路
CN107528580B (zh) 电平转换电路
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
JPH02252315A (ja) 半導体集積回路用入力バッファ回路
CN115001247B (zh) 耐高压高速驱动电路
CN112350552B (zh) 一种输出峰值电流不受电源电压变化影响的mosfet驱动器
TWI657643B (zh) 具有充電電流縮減的功率級電路
CN103560779A (zh) 输入缓冲器
CN114421950B (zh) 电平转换电路、芯片及显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant