CN109350851B - 一种心脏起搏器电极植入判定电路 - Google Patents

Abstract

本公开揭示了一种心脏起搏器电极植入判定电路，包括：基准端、比较端和检测端；基准端和比较端由相同结构的简易电流源构成；检测端由基准端和比较端分别通过PMOS管和NMOS管拷贝电流。本公开能够解决现有电极植入判定电路判断阈值过高而可能会出现的误触发情况。

Description

一种心脏起搏器电极植入判定电路

技术领域

本公开属于超低功耗集成电路领域，具体涉及一种心脏起搏器电极植入判定电路。

背景技术

近几十年来，诸如心脏起搏器等植入式医疗电子设备在人们的生活中扮演着越来越重要的角色。心脏起搏器被广泛应用于心脏疾病的治疗，但由于其采用电池供电，所以其核心集成电路的功耗成为决定其使用寿命的关键因素，这对集成电路设计提出了苛刻的功耗要求。心脏起搏器中的电极植入判定电路属于长通电路，负责实时检测并对后续核心电路起到唤醒的作用，所以功耗需控制在200nA以下。

如图1所示，一种已知的电极植入判定电路，在睡眠模式下，MODE[0]为0，两个P管电流源MP1、MP2，以及两个N管开关MN1、MN2导通。但由于电极未植入人体，AMUX_O和V1MUX_O被上拉至高电平，WAKEUP输出低电平。当电极端子植入人体后，AMUX_O电极接入人体心室阻抗，V1MUX_O处接入人体心房阻抗，由于偏置电流极低，因此相应的反相器输入端将变为低电平。只要有任意一对电极接入人体，WAKEUP就会变为高电平，该高电平脉冲将作为MCU的唤醒信号。现有的电极植入判定电路经验证发现，受空气潮湿或其他不理想因素影响，当电极间阻抗降低至三兆欧左右时，电极会发生假性联通，使得反相器输入端变为低电平，并对后续的MCU电路产生一个误触发信号。主要原因就是阻抗的判断阈值过高且不明确，所以从电路的可靠性来讲，此种电极植入判定的方式已不适用。

发明内容

针对以上不足，本公开的目的在于提供一种心脏起搏器电极植入判定电路，通过将判断阈值确定在合理的范围内，能避免因现有判定电路中的判断阈值过高而导致信号的错误触发。

为实现以上目的，本公开对以下技术方案进行描述：

一种心脏起搏器电极植入判定电路，包括：

基准端，用于设定一个阻抗比较的基准值，当连入的电极阻抗高于所述基准值时，认为电极未接入；当连入的电极阻抗低于所述基准值时，认为电极接入；

比较端，用于接入电极阻抗；

检测端，用于判定所述基准端和所述比较端的阻抗大小关系，当所述比较端的阻抗高于所述基准端的阻抗时，检测端输出为高；当所述比较端的阻抗低于所述基准端的阻抗时，检测端输出为低；

其中，

所述基准端和所述比较端由相同结构的简易电流源构成；

所述检测端由所述基准端和所述比较端分别通过PMOS管和NMOS管拷贝电流。

优选的，所述基准端包括第九PMOS管、第十PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和电阻；所述第九PMOS管、第十PMOS管的源端连接电源，所述第九PMOS管、第十PMOS管的漏端分别连接所述第十一NMOS管、第十二NMOS管的漏端；所述第十一NMOS管、第十二NMOS管的栅端相连且与所述第十一NMOS管的漏端连接，所述第十一NMOS管、第十二NMOS管的源端分别与所述第十三NMOS管、第十四M14NMOS管的漏端连接；所述第十三NMOS管的源端接地，所述第十四NMOS管的源端通过电阻接地。

优选的，所述比较端包括心房比较端和心室比较端。

优选的，所述心房比较端包括第十六PMOS管、第十七PMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管和第一电极；所述所述第十六PMOS管、第十七PMOS管的源端连接电源，所述第十六PMOS管、第十七PMOS管漏端分别连接所述第十八NMOS管、第十九NMOS管的漏端；所述第十八NMOS管、第十九NMOS管的栅端相连且与第十八NMOS管的漏端连接，所述第十八NMOS管、第十九NMOS管的源端分别与所述第二十NMOS管、所述第二十一NMOS管的漏端连接；所述第二十NMOS管的源端接地，所述第二十一NMOS管的源端通过所述第一电极接地，所述第一电极为心房接入端。

优选的，所述心室比较端包括第二十三PMOS管、第二十四PMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管和第二电极；所述第二十三PMOS管、第二十四PMOS管的源端连接电源，所述第二十三PMOS管、所述第二十四PMOS管的漏端分别连接所述第二十五NMOS管、所述第二十六NMOS管的漏端；所述第二十五NMOS管、所述第二十六NMOS管的栅端相连且与所述第二十五NMOS管的漏端连接；所述第二十五NMOS管、所述第二十六NMOS管的源端分别与所述第二十七NMOS管、所述第二十八NMOS管的漏端连接；所述第二十七NMOS管的源端接地，所述第二十八NMOS管的源端通过所述第二电极接地，所述第二电极为心室接入端。

优选的，所述检测端包括心房检测端和心室检测端。

优选的，所述心房检测端包括第二十九PMOS管、第三十NMOS管；所述第二十九PMOS管的源端连接电源，所述第二十九PMOS管的漏极连接所述第三十NMOS管的漏极，所述第三十NMOS管的源极接地。

优选的，所述心室检测端包括第三十一PMOS管、第三十二NMOS管；所述第三十一PMOS管的源端连接电源，所述第三十一PMOS管的漏极连接所述第三十二NMOS管的漏极，所述第三十二NMOS管的源极接地。

优选的，所述心房检测端的第一输出处和所述心室检测端的第二输出处连入与门AND中。

优选的，所述电路中的基准端、比较端和检测端均包括相同结构的启动电路；所述启动电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和电容；所述第一PMOS管的源端连接电源，所述第一PMOS管的漏端与所述第二PMOS管的源端相连；所述第二PMOS管的漏端与所述第三PMOS管的源端相连，所述第三PMOS管的漏端与所述第四PMOS管的源端相连；所述第四PMOS管的漏端与所述第五PMOS管的源端相连；所述第五PMOS管的漏端连接所述电容的上极板，所述电容的下极板接地，所述第七PMOS管的源端连接电源，所述第七PMOS管的栅极连接所述电容的上极板。

与现有技术相比，本公开带来的有益效果为：

1、本公开设定了精准的阈值比较，解决了以往的电极植入判定电路判断阈值过高且不精准而可能会出现误触发的情况；

2、本公开利用电路结构相似性，达到了抗工艺干扰的效果；

3、加入使能开关，进一步降低电路功耗；

4、同时对心室和心房是否接入电极进行检测；

5、本公开为防止电路锁死，加入了平均功耗接近零的启动电路。

附图说明

图1是已知的电极植入判定电路框图；

图2是本发明实施例的一种心脏起搏器电极植入判定电路的电路框图；

图3是本发明另一实施例的一种心脏起搏器电极植入判定电路的电路框图；

图4是图3的仿真结果示意图。

具体实施方式

下面结合附图1至附图4和实施例对本公开的技术方案进行详细说明。

如图2所示，本公开提供一种心脏起搏器电极植入判定电路，包括：

基准端，用于设定一个阻抗比较的基准值，当连入的电极阻抗高于所述基准值时，认为电极未接入；当连入的电极阻抗低于所述基准值时，认为电极接入；

比较端，用于接入电极阻抗；

检测端，用于判定所述基准端和所述比较端的阻抗大小关系，当所述比较端的阻抗高于所述基准端的阻抗时，检测端输出为高；当所述比较端的阻抗低于所述基准端的阻抗时，检测端输出为低；

其中，

所述基准端和所述比较端由相同结构的简易电流源构成；

所述检测端由所述基准端和所述比较端分别通过PMOS管和NMOS管拷贝电流。

本实施例中，基准端和比较端均由两个相同结构的简易电流源构成，检测端由基准端和比较端分别通过PMOS管和NMOS管拷贝电流。具体的，假定基准端的电阻阈值设定为5KΩ，若比较端的电极处接入小于5KΩ的阻抗，则检测端会因电流失配输出低电压信号；若电极处接入大于5KΩ的阻抗，则检测端会输出高电压信号，进而产生休眠或者唤醒信号控制后续MCU电路。因此，与现有技术中因阻抗的判断阈值过高且不明确而对后续MCU电路产生误触发信号不同的是，本实施例通过在基准端设定阈值，能够有效解决上述问题。

另一个实施例中，如图3所示，所述基准端包括第九PMOS管M9、第十PMOS管M10、第十一NMOS管M11、第十二NMOS管M12、第十三NMOS管M13、第十四NMOS管M14和电阻R1；所述第九PMOS管M9、第十PMOS管M10的源端连接电源，所述第九PMOS管M9、第十PMOS管M10的栅端相连且与所述第十PMOS管M10的漏端连接，所述第九PMOS管M9、第十PMOS管M10的漏端分别连接所述第十一NMOS管M11、所述第十二NMOS管M12的漏端；所述第十一NMOS管M11、所述第十二NMOS管M12的栅端相连且与所述第十一NMOS管M11的漏端连接，所述第十一NMOS管M11、第十二NMOS管M12的源端分别与所述第十三NMOS管M13、第十四NMOS管M14的漏端连接；所述第十三NMOS管M13的源端接地，所述第十四NMOS管M14的源端通过电阻R1接地，所述第十三NMOS管M13、第十四NMOS管M14的栅端相连且与所述第十三NMOS管M13的漏端连接。

电阻R1应设计为待比较的阻抗阈值，本实施例中电阻R1优选为5KΩ。

本实施例中，所述PMOS管M9、M10的栅端相连且与所述PMOS管M10的漏端相连，构成了所述第九PMOS管M9路拷贝所述第十PMOS管M10路电流的结构；所述第十三NMOS管M13、第十四NMOS管M14的栅端相连且与所述第十三NMOS管M13的漏级连接，通过共源共栅的形式构成了所述第十二NMOS管M12、第十四NMOS管M14拷贝所述第十一NMOS管M11、第十三NMOS管M13路电流的结构。

另一个实施例中，如图3所示，所述比较端包括心房比较端和心室比较端。

本实施例中，心房比较端和心室比较端均由结构相同的电流源构成。

另一个实施例中，所述心房比较端包括第十六PMOS管M16、第十七PMOS管M17、第十八NMOS管M18、第十九NMOS管M19、第二十NMOS管M20、第二十一NMOS管M21和第一电极1；所述第十六PMOS管M16、第十七PMOS管M17的源端连接电源，所述第十六PMOS管M16、第十七PMOS管M17的栅端相连且与所述第十七PMOS管M17的漏端连接，所述第十六PMOS管M16、第十七PMOS管M17的漏端分别连接所述第十八NMOS管、第十九NMOS管的漏端；所述第十八NMOS管、第十九NMOS管的栅端相连且与所述第十八NMOS管M18的漏端连接，所述第十八NMOS管、第十九NMOS管的源端分别与所述第二十NMOS管M20、第二十一NMOS管M21的漏端连接；所述第二十NMOS管M20的源端接地，所述第二十一NMOS管M21的源端通过所述第一电极1接地，所述第一电极1为心房接入端，，所述第二十NMOS管M20、第二十一NMOS管M21的栅端相连且与所述第二十NMOS管M20的漏端连接。

本实施例中，所述第十六PMOS管M16、第十七PMOS管M17的栅端相连且与所述第十七PMOS管M17的漏端连接，构成了所述第十六PMOS管M16拷贝所述第十七PMOS管M17路电流的结构；所述第二十NMOS管M20、第二十一NMOS管M21的栅端相连且与所述第二十NMOS管M20的漏级连接，通过共源共栅的形式构成了所述第十九NMOS管M19、第二十一NMOS管M21拷贝所述第十八NMOS管M18、第二十NMOS管M20路电流的结构。

另一个实施例中，所述心室比较端包括第二十三PMOS管M23、第二十四PMOS管M24、第二十五NMOS管M25、第二十六NMOS管M26、第二十七NMOS管M27、第二十八NMOS管M28和第二电极2；所述第二十三PMOS管M23、第二十四PMOS管M24的源端连接电源，所述第二十三PMOS管M23、第二十四PMOS管M24的栅端相连且与所述第二十四PMOS管M24的漏端连接，所述第二十三PMOS管M23、第二十四PMOS管M24的漏端分别连接所述第二十五NMOS管M25、第二十六NMOS管M26的漏端；所述第二十五NMOS管M25、第二十六NMOS管M26的栅端相连且与所述第二十五NMOS管M25的漏端连接；所述第二十五NMOS管M25、第二十六NMOS管M26的源端分别与所述第二十七NMOS管M27、第二十八NMOS管M28的漏端连接；所述第二十七NMOS管M27的源端接地，所述第二十八NMOS管M28的源端通过所述第二电极2接地，所述第二电极2为心室接入端，所述第二十七NMOS管M27、第二十八NMOS管M28的栅端相连且与所述第二十七NMOS管M27的漏端连接。

本实施例中，所述第二十三PMOS管M23、第二十四PMOS管M24的栅端相连且与所述第二十四PMOS管M24的漏端连接，构成了所述第二十三PMOS管M23拷贝所述第二十四PMOS管M24路电流的结构；所述第二十七NMOS管M27、第二十八NMOS管M28的栅端相连且与所述第二十七NMOS管M27的漏级连接，通过共源共栅的形式构成了所述第二十六NMOS管M26、第二十八NMOS管M28拷贝所述第二十五NMOS管M25、第二十七NMOS管M27路电流的结构。

另一个实施例中，如图3所示，所述检测端包括心房检测端和心室检测端。

另一个实施例中，所述心房检测端包括第二十九PMOS管M29、第三十NMOS管M30；所述第二十九PMOS管M29的源端连接电源，所述第二十九PMOS管M29漏极连接所述第三十NMOS管M30的漏极，所述第三十NMOS管M30的源极接地。

本实施例中，所述第二十九PMOS管M29的栅端连接基准端中第十PMOS管M10的栅极和漏极，起到拷贝基准端电流的作用。所述第三十NMOS管M30的栅极连接心房比较端中第二十NMOS管M20的栅极和漏极，起到拷贝心房比较端电流的作用。当第一电极1处接入的阻抗与5KΩ失配，心房检测端的第一输出处就会产生电平信号，若心房比较端的第一电极1处接入小于5KΩ的阻抗(心房接入)，则检测端的第一输出处输出低电压信号；若第一电极1处接入大于5KΩ的阻抗(心房未接入)，则检测端的第一输出处会输出高电压信号。

另一个实施例中，所述心室检测端包括第三十一PMOS管M31、第三十二NMOS管M32。所述第三十一PMOS管M31的源端连接电源，第三十一PMOS管的漏极连接所述第三十二NMOS管M32的漏极，所述第三十二NMOS管M32的源极接地。

本实施例中，所述第三十一PMOS管M31的栅端连接基准端中第十PMOS管M10的栅极和漏极，起到拷贝基准端电流的作用；所述第三十二NMOS管M32的栅极连接心室比较端中第二十七NMOS管M27的栅极和漏极，起到拷贝心室比较端电流的作用。当第二电极2处接入的阻抗与5KΩ失配，心室检测端的第二输出处就会产生电平信号，若心室比较端的第二电极2处接入小于5KΩ的阻抗(心室接入)，则检测端的第二输出处输出低电压信号；若第二电极2处接入大于5KΩ的阻抗(心室未接入)，则检测端的第二输出处会输出高电压信号。

另一个实施例中，所述心房检测端的第一输出处和所述心室检测端的第二输出处连入与门AND中。

本实施例中，心房检测端和心室检测端可分别输出心室电极和心房电极的电极植入判定结果，所述判定结果相与与门AND输出控制信号，实现心房检测端和心室检测端中的任意一个输出低电压信号，即一个检测端有心脏阻抗连入，电路总输出OUT端就会产生低电压信号以激活后续MCU功能。

具体的，使能信号ENN与开关管M8、M15、M22、M1、M6栅极相接，当电极植入判定模块处于开通状态时，ENN为低电平，M8、M15、M22不通，M1开通，使得启动电路、基准端、心房比较端和心室比较端正常工作；当检测到低阻信号即有心室或心房接入时，OUT处产生的唤醒信号将MCU激活，MCU稳定工作后，可反馈一个电平信号将电极植入判定模块关断，以最大限度节省功耗。此时，ENN信号为高，M1关断，停止启动电路工作，M8、M15、M22开启，将M13、M14、M20、M21、M27、M28的栅极拉至低电平，将NMOS管关断，从而切断整个电路的工作，M6开通，将电容C1上的电荷泄放，为之后再次启动电路做准备，若后续MCU停止工作，可通过将ENN信号转换为低电平将电极植入判定模块再次开启，使其继续行驶唤醒电路的职能。

另一个实施例中，所述电路中的基准端、比较端和检测端均包括相同结构的启动电路。所述启动电路包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和电容C1；所述第一PMOS管M1的源端连接电源，所述第一PMOS管M1的漏端与所述第二PMOS管M2的源端相连；所述第二PMOS管M2的漏端与所述第三PMOS管M3的源端相连，所述第三PMOS管M3的漏端与所述第四PMOS管M4的源端相连；所述第四PMOS管M4的漏端与所述第五PMOS管M5的源端相连；所述第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的栅极相连并接地；所述第五PMOS管M5的漏端连接所述电容C1的上极板，所述电容C1的下极板接地，所述第七PMOS管M7的源端连接电源，栅极连接所述电容C1的上极板。

本实施例中，电源接通时，VDD通过第七PMOS管M7向电流源模块灌入电流，打破电流源内部电流为零的平衡态，第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的栅极共同接地，四个PMOS管长通，起到减小充电电流的作用，C1上极板电压缓慢上升，直至关断第一PMOS管M1和第七PMOS管M7，使启动电路模块关断，功耗降为0。

图4为仿真结果图：为展示仿真结果，将心房比较端的第一电极1处分别接入2KΩ电阻和10KΩ验证OUT端功能。将第一电极1处接入大于5.0KΩ的阻抗，当第二电极2处接入小于4.8KΩ-5.0KΩ的阻抗时，认为第二电极2处植入，OUT端输出低电平唤醒信号，激活后续MCU工作；相反，若第二电极2处接入高于此范围的阻抗时，认为第一电极1、第二电机2均未植入，OUT端输出高电平使后续MCU电路继续睡眠。当第一电极1处接入2KΩ阻抗时，认为第一电极1处已经植入，OUT持续输出低电平唤醒信号，与所设计的有任一电极接入小于判断阈值的阻抗就输出唤醒信号的功能相符。

综上所述，本公开利用MOS电路对电流失配的敏感性，设计电路实现电极植入判定的功能，在设计实例中实现了4.8KΩ-5.0KΩ的判断阈值。从应用角度看，待机时由于心房心室未接入，电路的长通模块只有基准端，基准端的启动电路因自关闭机制只有瞬时功耗，转化成平均功耗只有pA级别，可忽略不计，所以电路的整体功耗仅为162nA。另一方面，由于电路的对称结构，使得工艺变动对电路功能以及阻抗判断阈值几乎没有影响，本公开具有很高的工艺变动抗性。且电路结构简单，性能稳定，非常适用于且不限于心脏起搏器等超低功耗集成电路领域。

以上仅是本公开的部分实施例，并不用于限制本公开的发明构思，本领域的技术人员可以在不脱离本公开发明构思的原则下进行一定替换和变形，但均应该落入本公开的保护范围。

Claims (9)

1.一种心脏起搏器电极植入判定电路，包括：

基准端，用于设定一个阻抗比较的基准值，当连入的电极阻抗高于所述基准值时，认为电极未接入；当连入的电极阻抗低于所述基准值时，认为电极接入；

所述基准端包括第九PMOS管、第十PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和电阻；所述第九PMOS管、第十PMOS管的源端连接电源，所述第九PMOS管、第十PMOS管的栅端相连且与所述第十PMOS管的漏端连接，所述第九PMOS管、第十PMOS管的漏端分别连接所述第十一NMOS管、第十二NMOS管的漏端；所述第十一NMOS管、第十二NMOS管的栅端相连且与所述第十一NMOS管的漏端连接，所述第十一NMOS管、第十二NMOS管的源端分别与所述第十三NMOS管、第十四NMOS管的漏端连接；所述第十三NMOS管的源端接地，所述第十四NMOS管的源端通过电阻接地, 所述第十三NMOS管、第十四NMOS管的栅端相连且与所述第十三NMOS管的漏端连接；

比较端，用于接入电极阻抗；

检测端，用于判定所述基准端和所述比较端的阻抗大小关系，当所述比较端的阻抗高于所述基准端的阻抗时，检测端输出为高；当所述比较端的阻抗低于所述基准端的阻抗时，检测端输出为低；

其中，

所述基准端和所述比较端由相同结构的简易电流源构成；

所述检测端由所述基准端和所述比较端分别通过PMOS管和NMOS管拷贝电流。

2.根据权利要求1所述的电路，其特征在于，所述比较端包括心房比较端和心室比较端。

3.根据权利要求2所述的电路，其特征在于，所述心房比较端包括第十六PMOS管、第十七PMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管和第一电极；所述第十六PMOS管、第十七PMOS管的源端连接电源，所述第十六PMOS管、第十七PMOS管的栅端相连且与所述第十七PMOS管的漏端连接，所述第十六PMOS管、第十七PMOS管漏端分别连接所述第十八NMOS管、第十九NMOS管的漏端；所述第十八NMOS管、第十九NMOS管的栅端相连且与第十八NMOS管的漏端连接，所述第十八NMOS管、第十九NMOS管的源端分别与所述第二十NMOS管、所述第二十一NMOS管的漏端连接；所述第二十NMOS管的源端接地，所述第二十一NMOS管的源端通过所述第一电极接地，所述第一电极为心房接入端，所述第二十NMOS管、第二十一NMOS管的栅端相连且与所述第二十NMOS管的漏端连接。

4.根据权利要求2所述的电路，其特征在于，所述心室比较端包括第二十三PMOS管、第二十四PMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管和第二电极；所述第二十三PMOS管、第二十四PMOS管的源端连接电源，所述第二十三PMOS管、第二十四PMOS管的栅端相连且与所述第二十四PMOS管的漏端连接，所述第二十三PMOS管、所述第二十四PMOS管的漏端分别连接所述第二十五NMOS管、所述第二十六NMOS管的漏端；所述第二十五NMOS管、所述第二十六NMOS管的栅端相连且与所述第二十五NMOS管的漏端连接；所述第二十五NMOS管、所述第二十六NMOS管的源端分别与所述第二十七NMOS管、所述第二十八NMOS管的漏端连接；所述第二十七NMOS管的源端接地，所述第二十八NMOS管的源端通过所述第二电极接地，所述第二电极为心室接入端，所述第二十七NMOS管、第二十八NMOS管的栅端相连且与所述第二十七NMOS管的漏端连接。

5.根据权利要求1所述的电路，其特征在于，所述检测端包括心房检测端和心室检测端。

6.根据权利要求5所述的电路，其特征在于，所述心房检测端包括第二十九PMOS管、第三十NMOS管；所述第二十九PMOS管的源端连接电源，所述第二十九PMOS管的漏极连接所述第三十NMOS管的漏极，所述第三十NMOS管的源极接地。

7.根据权利要求5所述的电路，其特征在于，所述心室检测端包括第三十一PMOS管、第三十二NMOS管；所述第三十一PMOS管的源端连接电源，所述第三十一PMOS管的漏极连接所述第三十二NMOS管的漏极，所述第三十二NMOS管的源极接地。

8.根据权利要求5所述的电路，其特征在于，所述心房检测端的第一输出处和所述心室检测端的第二输出处连入与门AND中。

9.根据权利要求1所述的电路，其特征在于，所述电路中的基准端、比较端和检测端均包括相同结构的启动电路；所述启动电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六NMOS管、第七PMOS管和电容；所述第一PMOS管的源端连接电源，所述第一PMOS管的漏端与所述第二PMOS管的源端相连；所述第二PMOS管的漏端与所述第三PMOS管的源端相连，所述第三PMOS管的漏端与所述第四PMOS管的源端相连；所述第四PMOS管的漏端与所述第五PMOS管的源端相连；所述第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管的栅极相连并接地；所述第五PMOS管的漏端连接所述电容的上极板，所述电容的下极板接地，所述第七PMOS管的源端连接电源，所述第七PMOS管的栅极连接所述电容的上极板。

Images