CN116598997A - 上电复位及欠压保护电路及上电复位及欠压保护监测方法 - Google Patents

上电复位及欠压保护电路及上电复位及欠压保护监测方法 Download PDF

Info

Publication number
CN116598997A
CN116598997A CN202310664270.1A CN202310664270A CN116598997A CN 116598997 A CN116598997 A CN 116598997A CN 202310664270 A CN202310664270 A CN 202310664270A CN 116598997 A CN116598997 A CN 116598997A
Authority
CN
China
Prior art keywords
voltage
circuit
resistor
comparison
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310664270.1A
Other languages
English (en)
Inventor
雷鹏
周琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siruipu Microelectronics Technology Shanghai Co ltd
Original Assignee
Siruipu Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siruipu Microelectronics Technology Shanghai Co ltd filed Critical Siruipu Microelectronics Technology Shanghai Co ltd
Priority to CN202310664270.1A priority Critical patent/CN116598997A/zh
Publication of CN116598997A publication Critical patent/CN116598997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J13/00—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network
    • H02J13/00002—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种上电复位及欠压保护电路及上电复位及欠压保护监测方法，用于电压产生电路，上电复位及欠压保护电路包括分压控制电路、检测控制电路以及比较电路。分压控制电路对第一电压进行分压产生第一比较电压；检测控制电路用于控制分压控制电路的控制电压以产生第二比较电压；比较电路用于将第一比较电压或第二比较电压与比较阈值电压进行比较而输出用于表征第一电压或第二电压的上电复位或欠压的表征信号。根据本发明的上电复位及欠压保护电路及上电复位及欠压保护监测方法，相较于常见的上电复位及欠压保护电路结构，减少了元器件的使用，结构更加简单，且增加了迟滞功能，比较电路采用brokaw型基准电路来产生比较阈值，精度更高。

Description

上电复位及欠压保护电路及上电复位及欠压保护监测方法
技术领域
本发明是关于电源监控管理领域，特别是关于一种上电复位及欠压保护电路及上电复位及欠压保护监测方法。
背景技术
在电源监控、电池管理电路中，会利用高电压域的电源电压VIN(>6V)产生低电压域的电压VAO，电压VAO产生电路由图1中的第一电阻R1、第二电阻R2、第一MOS管M1、第四电阻R4、第一二极管Z1以及第二二极管Z2组成。其高电压域的电源电压VIN通过第一二极管Z1产生钳位电压VZ_A。低电压域的电压VAO由第一MOS管M1源极电压跟随栅极电压产生，第一MOS管M1为后续电路如Bandgap电路供电来产生基准电压电流。高电压域的电源电压VIN通过第一二极管Z1将钳位电压VZ_A钳位在5.7V左右，再通过第一MOS管M1源级跟随使得低电压域的电压VAO稳定在5V。
现有技术中也存在双电压域(高电压域、低电压域)的上电复位、欠压保护技术，但现有的双电压域上电复位、欠压保护技术存在电路复杂、功耗较大、精度较低、上电复位输出信号过多且没有迟滞功能等问题。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种上电复位及欠压保护电路及上电复位及欠压保护监测方法，其能够简化现有的上电复位及欠压保护电路，功耗低，精度高。
为实现上述目的，本发明的实施例提供了一种上电复位及欠压保护电路，用于电压产生电路，所述电压产生电路基于第一电压域的第一电压产生第二电压域的第二电压，所述电压产生电路同时基于第一电压域的第一电压的变化产生一钳位电压，所述上电复位及欠压保护电路包括：分压控制电路、检测控制电路以及比较电路。
分压控制电路与电压产生电路和第一电压相连，所述分压控制电路基于钳位电压的控制对第一电压进行分压产生第一比较电压；检测控制电路与分压控制电路和第二电压相连，用于基于第二电压的变化改变控制分压控制电路的控制电压以产生第二比较电压；比较电路与分压控制电路相连，用于将第一比较电压或第二比较电压与自身的比较阈值电压进行比较而输出用于表征第一电压或者第二电压的上电复位或欠压的表征信号。
在本发明的一个或多个实施例中，所述分压控制电路包括检测开启单元和一个或多个分压单元，所述检测开启单元与电压产生电路相连以接收钳位电压，所述检测开启单元与第一电压之间串联有分压单元以及检测开启单元与地电压之间串联有分压单元、或者检测开启单元与第一电压相连以及检测开启单元与地电压之间串联有分压单元。
在本发明的一个或多个实施例中，所述检测开启单元包括第四MOS管或者CMOS单元，所述第四MOS管或者CMOS单元的控制端用于接收钳位电压，所述第四MOS管的第一端与第一电压之间串联有分压单元以及第四MOS管的第二端与地电压之间串联有分压单元、或者第四MOS管的第一端与第一电压相连以及第四MOS管的第二端与地电压之间串联有分压单元，所述CMOS单元的第一端与第一电压之间串联有分压单元以及CMOS单元的第二端与地电压之间串联有分压单元、或者CMOS单元的第一端与第一电压相连以及CMOS单元的第二端与地电压之间串联有分压单元。
在本发明的一个或多个实施例中，所述分压控制电路还包括迟滞单元，所述迟滞单元串接于第四MOS管的源极与地电压之间，所述迟滞单元基于表征信号的控制以改变第一比较电压或者第二比较电压。
在本发明的一个或多个实施例中，所述迟滞单元包括并联连接的电阻和开关，所述开关受表征信号控制以控制电阻两端之间的短接和断开。
在本发明的一个或多个实施例中，所述检测控制电路包括第三MOS管，所述第三MOS管的栅极与第二电压相连，所述第三MOS管的漏极与地电压相连，所述第三MOS管的源极与钳位电压和分压控制电路相连。
在本发明的一个或多个实施例中，所述检测控制电路还包括第三电阻，所述第三电阻的第一端与钳位电压相连，所述第三电阻的第二端与第三MOS管的源极相连。
在本发明的一个或多个实施例中，所述检测控制电路包括第二MOS管、第三MOS管、第十四电阻和电压控制单元；
所述第二MOS管的漏极、第三MOS管的源极与钳位电压和分压控制电路相连，所述第二MOS管的源极与第十四电阻的第一端相连，所述第十四电阻的第二端与地电压相连，所述第二MOS管的栅极与第三MOS管的漏极相连，所述第三MOS管的栅极与第二电压相连，所述第三MOS管的漏极与电压控制单元的第一端相连，所述电压控制单元的第二端与地电压相连。
在本发明的一个或多个实施例中，所述电压控制单元包括第十五电阻或第一电容。
在本发明的一个或多个实施例中，所述检测控制电路还包括第八MOS管、分压电路以及第十六电阻；
所述第八MOS管的漏极与第二MOS管的栅极以及第三MOS管的漏极相连，所述第八MOS管的源极与第十六电阻的第一端相连，所述第十六电阻的第二端与地电压相连，所述分压电路用于将第二电压进行分压以向第八MOS管的栅极提供控制电压。
在本发明的一个或多个实施例中，所述分压电路包括第十七电阻和第十八电阻，所述第十七电阻的第一端与第二电压相连，所述第十七电阻的第二端与第十八电阻的第一端以及第八MOS管的栅极相连，所述第十八电阻的第二端与地电压相连。
在本发明的一个或多个实施例中，所述比较电路包括电流镜电路、第一三极管、第二三极管、第十电阻和第十一电阻；
所述第一三极管和第二三极管的个数比为n：1，所述第一三极管的基极与第二三极管的基极相连且用于接收第一比较电压或第二比较电压，所述第一三极管的发射极与第十一电阻的第一端相连，所述第十一电阻的第二端与第十电阻的第一端以及第二三极管的发射极相连，所述第十电阻的第二端与地电压相连，所述第一三极管的集电极与电流镜电路相连，所述第二三极管的集电极与电流镜电路相连以输出信号，所述电流镜电路同时与第二电压相连。
在本发明的一个或多个实施例中，所述比较电路还包括第七MOS管和第十二电阻；所述第七MOS管的栅极与第二三极管的集电极相连，所述第七MOS管的源极与第二电压相连，所述第七MOS管的漏极与第十二电阻的第一端相连以输出表征信号，所述第十二电阻的第二端与地电压相连。
在本发明的一个或多个实施例中，所述比较电路还包括第八MOS管，所述第八MOS管的源极与第二电压相连，所述第八MOS管的栅极与第八MOS管的漏极、第二三极管的集电极以及第七MOS管的栅极相连。
在本发明的一个或多个实施例中，所述上电复位及欠压保护电路还包括施密特触发器，所述施密特触发器用于对表征信号进行数字处理。
在本发明的一个或多个实施例中，所述电压产生电路包括相连的钳位控制单元和输出单元，所述钳位单元基于高压域的第一电压的变化产生一钳位电压，所述输出单元基于钳位电压产生低压域的第二电压。
本发明还公开了一种上电复位及欠压保护监测方法，用于所述的上电复位及欠压保护电路，所述上电复位及欠压保护监测方法包括：
在第一电压上电复位或欠压阶段：
通过分压控制电路基于控制电压的控制对第一电压进行分压产生跟随第一电压变化的第一比较电压；
通过比较电路将第一比较电压与自身的比较阈值电压进行比较输出用于表征第一电压上电或欠压的表征信号；
在第二电压欠压或上电复位阶段：
通过检测控制电路控制控制电压跟随第二电压变化，通过分压控制电路基于控制电压产生跟随第二电压变化的第二比较电压；
通过比较电路将第二比较电压与自身的比较阈值电压进行比较输出用于表征第二电压欠压或上电复位的表征信号。
与现有技术相比，根据本发明实施例的上电复位及欠压保护电路及上电复位及欠压保护监测方法，通过相互配合的分压控制电路、检测控制电路和比较电路可以实现两电压域电压的上电复位信号以及欠压保护，在第一电压正常上电和下电过程中可以通过改变比较电路的比较阈值电压进行检测，也可以在特殊情况下检测第二电压的上电和下电情况，相较于常见的上电复位及欠压保护电路结构，减少了元器件的使用，结构更加简单，且增加了迟滞功能，比较电路采用brokaw型基准电路来产生比较阈值，精度更高。
附图说明
图1是根据本发明实施例一的上电复位及欠压保护电路的电路原理图。
图2是根据本发明实施例一的上电复位及欠压保护监测方法的流程图。
图3是根据本发明实施例一的上电复位及欠压保护电路监测过程中产生的波形图。
图4是根据本发明实施例二的上电复位及欠压保护电路的电路原理图。
图5是根据本发明实施例三的上电复位及欠压保护电路的电路原理图。
图6是根据本发明实施例四的上电复位及欠压保护电路的电路原理图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
说明书中的“耦接”或“连接”或“相连”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介进行的连接，其可具有寄生电感或寄生电容；间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。另外，在本发明中，例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。
如图1所示，一种上电复位及欠压保护电路，可用于电压产生电路，电压产生电路基于第一电压域的第一电压产生第二电压域的第二电压，电压产生电路同时基于第一电压域的第一电压的变化产生一钳位电压。在本实施例中，第一电压域为高电压域，第二电压域为低电压域；在其他实施例中，第二电压域为低电压域，第二电压域为高电压域。
一实施例中，电压产生电路包括相连的钳位控制单元和输出单元，钳位单元基于高压域的第一电压VIN的变化产生第一钳位电压VZ_A，第一电压VIN为电源电压，输出单元基于第一钳位电压VZ_A产生低压域的第二电压VAO。
具体的，钳位控制单元包括第一电阻R1和第一二极管Z1。第一电阻R1的第一端与第一电压VIN相连，第一电阻R1的第二端与第一二极管Z1的阴极以及输出单元相连以输出第一钳位电压VZ_A，第一二极管Z1的阳极与地电压相连，即第一钳位电压VZ_A由第一二极管Z1的反偏产生。
输出单元包括第二电阻R2、第一MOS管M1、第二二极管Z2和第四电阻R4。第二电阻R2的第一端与第一电压VIN相连，第二电阻R2的第二端与第一MOS管M1的漏极相连，第一MOS管M1的栅极与第一钳位电压VZ_A相连，第一MOS管M1的源极与第一二极管Z1的阴极相连，第一二极管Z1的阳极与地电压相连，第四电阻R4的第一端与第一MOS管M1的源极相连，第四电阻R4的第二端用于输出第二电压VAO。在其他实施例中，电压产生电路可以是其他架构的电路。
如图1所示，上电复位及欠压保护电路包括：分压控制电路10、检测控制电路20和比较电路30。
具体的，分压控制电路10与电压产生电路和第一电压VIN相连，分压控制电路10基于第一钳位电压VZ_A的控制对第一电压VIN进行分压产生第一比较电压。
检测控制电路20与分压控制电路10和第二电压VAO相连，检测控制电路20用于基于第二电压VAO的变化改变控制分压控制电路10的控制电压以产生第二比较电压。
比较电路30与分压控制电路10相连，比较电路30用于将第一比较电压或第二比较电压与自身的比较阈值电压VTH_BG进行比较而输出用于表征第一电压VIN或者第二电压VAO的上电复位或欠压的表征信号。
如图1所示，分压控制电路10包括检测开启单元、一个或多个分压单元以及迟滞单元13。一实施例中，设置有两个分压单元，分别为第一分压单元11和第二分压单元12。检测开启单元与电压产生电路相连以接收钳位电压，所述检测开启单元与第一电压之间串联有第一分压单元11，检测开启单元与地电压之间串联有第二分压单元12。
一实施例中，检测开启单元包括第四MOS管M4。第四MOS管M4为NMOS管，第四MOS管M4的控制端(栅极)通过检测控制电路20与第一电阻R1的第二端和第一二极管Z1的负极相连。第四MOS管M4的第一端(漏极)与第一电压VIN之间串联有第一分压单元11以及第四MOS管M4的第二端(源极)与地电压之间串联有第二分压单元12。在其他实施例中，第四MOS管M4可以为PMOS管，对应的电路进行适应性调整。
在其他实施例中，第四MOS管M4的漏极可以与第一电压VIN直接相连，可以仅在第四MOS管M4的源极与地电压之间串联有分压单元。
分压单元包括一个或多个分压电阻。一实施例中，第一分压单元11包括两个分压电阻，分别为串联的第五电阻R5和第六电阻R6，第五电阻R5的第一端与第一电压VIN相连，第五电阻R5的第二端与第六电阻R6的第一端相连，第六电阻R6的第二端与第四MOS管M4的漏极相连。第二分压单元12包括两个分压电阻，分别为第七电阻R7和第九电阻R9。在其他实施例中，分压电阻的数量可以根据需要进行增减。
在其他实施例中，检测开启单元包括CMOS单元(即采用一个NMOS管和一个PMOS管并联的方式)。CMOS单元的控制端(两个MOS管的栅极)通过检测控制电路20与第一电阻R1的第二端和第一二极管Z1的负极相连。CMOS单元的第一端(NMOS管的漏极与PMOS管的源极相连形成)与第一电压VIN之间串联有分压单元以及CMOS单元的第二端(NMOS管的源极与PMOS管的漏极相连形成)与地电压之间串联有分压单元。
在其他实施例中，可以将CMOS单元的第一端与第一电压VIN直接相连，在CMOS单元的第二端与地电压之间串联有分压单元。
迟滞单元13串接于第四MOS管M4的源极与地电压之间，迟滞单元13基于表征信号的控制以改变第一比较电压或者第二比较电压。一实施例中，第七电阻R7的第一端与第四MOS管M4的源极相连，第七电阻R7的第二端与迟滞单元13的第一端相连，迟滞单元13的第二端与第九电阻R9的第一端、地电压以及比较电路30相连以产生第一比较电压或第二比较电压。在其他实施例中，迟滞单元13、第七电阻R7和第九电阻R9三者的位置顺序可以进行交换。
迟滞单元13包括并联连接的第八电阻R8和开关SW1，开关SW1的两端与第八电阻R8的第一端和第二端相连。开关SW1受表征信号控制以控制第八电阻R8两端之间的短接和断开。
一实施例中，表征信号为高电平信号时，开关SW1闭合，表征信号为低电平信号时，开关SW1断开。
当开关SW1断开且第四MOS管M4开启时，第九电阻R9的第一端基于第一电压VIN的分压产生的电压为：
当开关SW1闭合且第四MOS管M4开启时，第九电阻R9的第一端基于第一电压VIN的分压产生的电压为：
检测控制电路20包括第三MOS管M3和第三电阻R3。第三MOS管M3的栅极与第四电阻R4的第二端和第二电压VAO相连，第三MOS管M3的漏极与地电压相连，第三MOS管M3的源极与第三电阻R3的第二端和分压控制电路10的第四MOS管M4的栅极相连。第一钳位电压VZ_A经第三电阻R3分压产生第二钳位电压VZ以提供给第四MOS管M4的栅极，此时第二钳位电压VZ则作为分压控制电路10的控制电压，从而通过第二钳位电压VZ控制第四MOS管M4的开启和关闭，即当第一电压VIN上电使得第二钳位电压VZ也上升至稳定时能够开启第四MOS管M4。
在其他实施例中，也可以不设置第三电阻R3，此时，第四MOS管M4的栅极直接与第三MOS管M3的源极、第一电阻R1的第二端和第一二极管Z1的阴极相连，此时第一钳位电压VZ_A则作为分压控制电路10的控制电压。
如图1所示，比较电路30包括电流镜电路31、第一三极管Q1、第二三极管Q2、第十电阻R10、第十一电阻R11、第七MOS管M7和第十二电阻R12。
第一三极管Q1和第二三极管Q2的个数比为n：1，第一三极管Q1的集电极和第二三极管Q2的集电极与电流镜电路相连，电流镜电路同时与第二电压VAO相连。一实施例中，电流镜电路包括第五MOS管M5和第六MOS管M6，第五MOS管M5的源极和第六MOS管M6的源极与第二电压VAO相连，第五MOS管M5的栅极和第六MOS管M6的栅极相连，第五MOS管M5的栅极和第五MOS管M5的漏极相连且与第一三极管Q1的集电极相连，第六MOS管M6的漏极与第二三极管Q2的集电极相连。
第一三极管Q1的发射极与第十一电阻R11的第一端相连，第十一电阻R11的第二端与第十电阻R10的第一端以及第二三极管Q2的发射极相连，第十电阻R10的第二端与地电压相连，第一三极管Q1的基极与第二三极管Q2的基极以及第九电阻R9的第一端相连形成用于接收第一比较电压或第二比较电压的节点Vbase。第七MOS管M7的栅极与第二三极管Q2的集电极以及第六MOS管M6的漏极相连节点Vc，第七MOS管M7的源极与第二电压VAO相连，第七MOS管M7的漏极与第十二电阻R12的第一端相连形成节点Vp以输出表征信号，第十二电阻R12的第二端与地电压相连。一实施例中，第七MOS管M7的漏极与地电压之间串联有两个电阻，分别为第十二电阻R12和第十三电阻R13，第七MOS管M7的漏极与第十二电阻R12的第一端相连以输出表征信号，第十二电阻R12的第二端与第十三电阻R13的第一端相连，第十三电阻R13的第二端与地电压相连。
比较电路30基于BROKAW型带隙基准电压电路提供第一电压VIN上电复位的比较阈值电压VTH_BG：
由于是第一三极管Q1的基极-集电极电压与第二三极管Q2的基极-集电极电压的差值且是正温度电压，n为第一三极管Q1与第二三极管Q2的个数比，Vbe2是第二三极管Q2的基极和集电极之间的电压且是负温度电压，通过调节第十一电阻R11和第十电阻R10的阻值能够调节比较阈值电压VTH_BG，通过改变第一三极管Q1和第二三极管Q2的个数也能改变比较阈值电压VTH_BG，从而保证了比较阈值电压VTH_BG的精准度。
如图1所示，上电复位及欠压保护电路还包括施密特触发器40。施密特触发器40的输入端与第七MOS管M7的漏极相连，施密特触发器40用于对表征信号进行数字整形处理输出最终的数字表征信号POR。一实施例中，施密特触发器40由第二电压VAO供电，则数字表征信号POR为高电平信号时，对应的电压值为第二电压VAO的最大电压值。
如图2所示，本发明还公开了一种上电复位及欠压保护监测方法，用于上述的上电复位及欠压保护电路，上电复位及欠压保护监测方法包括：
在第一电压VIN上电复位或欠压阶段：
通过分压控制电路10基于控制电压的控制对第一电压VIN进行分压产生跟随第一电压VIN变化的第一比较电压；通过比较电路30将第一比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第一电压VIN上电或欠压的表征信号。
在第二电压VAO欠压或上电复位阶段：
通过检测控制电路20控制控制电压跟随第二电压VAO变化，通过分压控制电路10基于控制电压产生跟随第二电压VAO变化的第二比较电压；通过比较电路30将第二比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第二电压VAO欠压或上电复位的表征信号。
若未设置检测控制电路20或者未设置第三电阻R3，则控制电压为第一钳位电压VZ_A；设置了检测控制电路20以及第三电阻R3，则控制电压为第二钳位电压VZ。但由于第一钳位电压VZ_A和第二钳位电压VZ会同步变化，所以分压控制电路10相当于间接受第一钳位电压VZ_A的控制，即第四MOS管M4间接受第一钳位电压VZ_A控制开启和关闭，所以可以将分压控制电路10的控制电压认为是第一钳位电压VZ_A或是第二钳位电压VZ。
一实施例中，在第一电压VIN上电复位阶段：
如图3所示，在①时段，当第一电压VIN从0开始缓慢上升时，钳位控制单元会产生随第一电压VIN上升而上升的第一钳位电压VZ_A，即第一二极管Z1的第一钳位电压VZ_A跟随第一电压VIN缓慢上升，且经第三电阻R3分压后的第二钳位电压VZ以及电压产生电路产生的第二电压VAO也跟随上升。
通过分压控制电路10基于第一钳位电压VZ_A的上升而开启以对第一电压VIN进行分压产生随第一电压VIN上升而上升的第一比较电压。
具体的，当第二钳位电压VZ随第一钳位电压VZ_A上升而上升，但无法开启第四MOS管M4时，节点Vbase处的电压保持为零；当第二钳位电压VZ上升达到第四MOS管M4的开启阈值电压时，第四MOS管M4开始导通处于线性区，其导通阻值较小，通过第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第九电阻R9分压使得节点Vbase处产生电压(第一比较电压)，且节点Vbase处的电压(第一比较电压)跟随第一电压VIN缓慢上升。
通过比较电路30将第一比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第一电压VIN上电的表征信号。
节点Vbase处的电压(第一比较电压)缓慢上升仍小于比较阈值电压VTH_BG时，流过第一三极管Q1的电流大于流过第二三极管Q2的电流，第六MOS管M6处于线性区，节点Vc处的电压上升，节点Vp处的电压下降，数字表征信号POR则为低电平信号，控制开关SW1断开。
第一电压VIN继续缓慢上升时，节点Vbase处的电压(第一比较电压)开始逼近比较阈值电压VTH_BG，此时第一电压VIN的值为
当节点Vbase处的电压(第一比较电压)大于比较阈值电压VTH_BG时，流过第一三极管Q1的电流小于流过第二三极管Q2的电流，节点Vc处的电压下降，第七MOS管M7导通，节点Vp处的电压上升，数字表征信号POR为高电平信号，此时表征第一电压VIN上电复位。
数字表征信号POR为高电平信号控制开关SW1闭合使得第八电阻R8被短接，经剩余各电阻分压使得节点Vbase处的电压(第一比较电压)进一步变大而远离比较阈值电压VTH_BG，从而即使节点Vbase处的电压(第一比较电压)产生波动也仍偏离比较阈值电压VTH_BG，通过迟滞单元13的迟滞作用防止比较电路30误触发。当第一电压VIN持续升高后，第四MOS管M4处于亚阈值区，其导通电阻较大。
在第一电压VIN欠压阶段：
通过分压控制电路10对第一电压VIN进行分压产生随第一电压VIN下降而下降的第一比较电压。通过比较电路30将第一比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第一电压VIN欠压的表征信号。
具体的，在④时段，当第一电压VIN稳定一段时间后开始缓慢下降，此时开关SW1仍闭合，使得节点Vbase处的电压(第一比较电压)下降，当节点Vbase处的电压(第一比较电压)仍较大时，流过第一三极管Q1的电流小于流过第二三极管Q2的电流，节点Vc处的电压仍较低；当节点Vbase处的电压(第一比较电压)开始逼近比较阈值电压VTH_BG，此时第一电压VIN的值为：
当节点Vbase处的电压(第一比较电压)小于比较阈值电压VTH_BG时，流过第一三极管Q1的电流大于流过第二三极管Q2的电流，第六MOS管M6进入线性区，节点Vc处的电压上升，节点Vc处的电压下降，数字表征信号POR为低电平信号，表征第一电压VIN的欠压保护功能，数字表征信号POR为低电平信号控制开关SW1断开使得第八电阻R8两端之间断开，使得节点Vbase处的电压(第一比较电压)进一步减小而远离比较阈值电压VTH_BG，从而即使节点Vbase处的电压(第一比较电压)产生波动也仍偏离比较阈值电压VTH_BG，通过迟滞单元13的迟滞作用防止比较电路30误触发。
在第二电压VAO欠压阶段：
通过检测控制电路20控制控制电压随第二电压VAO下降而下降，基于控制电压的控制使得分压控制电路10产生随第二电压VAO下降而下降第二比较电压。
具体的，在②时段，第一电压VIN在数字表征信号POR为高电平信号且稳定时，由于第二电压VAO为后续电路供电，当后续电路突然需要大电流I_load会导致第二电压VAO降低。
假设第二电压VAO突然被大电流I_load拉低，第二电压VAO降低，第二钳位电压VZ作为第三MOS管M3的源极电压也跟随第二电压VAO下降，第二钳位电压VZ与第二电压VAO的差值为：
VZ-VAO＝|VGSP|
第四MOS管M4处于亚阈值区，第二钳位电压VZ下降使得第四MOS管M4的源极电压Vs下降，此时第二钳位电压VZ与源极电压Vs的差值为：
VZ-VS＝|VGSN|
假设|VGSN|≈|VGSP|，第二电压VAO与第四MOS管M4的源极电压VS相等，由于此时数字表征信号POR为高，则开关SW1闭合，此时的第二电压VAO约等于源极电压Vs为：
一实施例中，通过设置第三电阻R3进行限流防止第二钳位电压VZ被第二电压VAO拉太低导致从产生第一钳位电压VZ_A的节点流出的电流太大而导致第一钳位电压VZ_A降低进而影响其他电路功能。
通过比较电路30将第二比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第二电压VAO欠压的表征信号。
当第二电压VAO下降使得节点Vbase处的电压(第二比较电压)低于阈值电压VTH_BG时，数字表征信号POR为低，此时表征第二电压VAO欠压保护，此时的第二电压VAO约等于源极电压Vs为：
数字表征信号POR为低控制开关SW1断开，从而将第八电阻R8的两端之间断开，使得节点Vbase处的电压(第二比较电压)进一步减小而远离比较阈值电压VTH_BG，从而即使节点Vbase处的电压(第二比较电压)产生波动也仍偏离比较阈值电压VTH_BG，通过迟滞单元13的迟滞作用防止比较电路30误触发。
在第二电压VAO上电复位阶段：
通过检测控制电路20产生随第二电压VAO上升而上升的控制电压，基于控制电压的控制使得分压控制电路10产生随第二电压VAO上升而上升第二比较电压。通过比较电路30将第二比较电压与自身的比较阈值电压VTH_BG进行比较输出用于表征第二电压VAO上电复位的表征信号。
具体的，在③时段，当第二电压VAO重新上升时，第二钳位电压VZ跟随上升，第四MOS管M4的源极电压Vs也跟随上升，通过分压控制电路10的第七电阻R7、第八电阻R8和第九电阻R9的分压，节点Vbase处的电压(第二比较电压)也跟随上升。
当第二电压VAO上升使得节点Vbase处的电压(第二比较电压)高于阈值电压VTH_BG时，节点Vc处的电压下降，节点Vp处的电压上升，数字表征信号POR为高，表征第二电压VAO上电复位。
数字表征信号POR为高控制开关SW1闭合，此时节点Vbase处的电压(第二比较电压)进一步变大而远离比较阈值电压VTH_BG，从而即使节点Vbase处的电压(第一比较电压)产生波动也仍偏离比较阈值电压VTH_BG，通过迟滞单元13的迟滞作用防止比较电路30误触发。
实施例2
如图4所示，基于实施例1的基础，本实施例中的比较电路30还包括第八MOS管M8。第八MOS管M8的源极与第二电压VAO相连，第八MOS管M8的栅极与第八MOS管M8的漏极、第二三极管Q2的集电极以及第七MOS管的栅极相连。通过第八MOS管M8能够控制节点Vc处的电压，当节点Vc处的电压被拉低时，第八MOS管M8导通从而补充一条支路电流流入第二三极管Q2，从而使得节点Vc处的电压不会被拉的太低，但又能保证第七MOS管M7的导通，从而防止节点Vc处的电压被拉的太低导致第二三极管Q2被关断。在其他实施例中也可以不设置第八MOS管M8。
实施例3
如图5所示，和实施例1相比，在本实施例中，检测控制电路包括第二MOS管M2、第三MOS管M3、第十四电阻R14和电压控制单元。
钳位控制单元包括第一电阻R1、第三电阻R3和第一二极管Z1。第一电阻R1的第一端与第一电压VIN相连，第一电阻R1的第二端与第一二极管Z1的阴极以及第三电阻R3的第一端相连以输出第一钳位电压VZ_A，第一二极管Z1的阳极与地电压相连，即第一钳位电压VZ_A由第一二极管Z1的反偏产生，第三电阻R3的第二端与输出单元的第一MOS管M1的栅极相连以输出第二钳位电压VZ。
第二MOS管M2的漏极、第三MOS管M3的源极与钳位控制单元的第三电阻R3的第二端和分压控制电路10的第四MOS管M4的栅极相连。第二MOS管M2的源极与第十四电阻R14的第一端相连，第十四电阻R14的第二端与地电压相连，第二MOS管M2的栅极与第三MOS管M3的漏极相连。第三MOS管M3的栅极与第二电压VAO相连，第三MOS管M3的漏极与电压控制单元的第一端相连，电压控制单元的第二端与地电压相连。一实施例中，电压控制单元包括第十五电阻R15。第十五电阻R15的第一端与第三MOS管M3的漏极相连，第十五电阻R15的第二端与地电压相连。
若第二电压VAO突然被大电流拉低，第三MOS管M3导通使得第十五电阻R15上的电压上升从而使得第二MOS管M2导通，第二钳位电压VZ通过第二MOS管M2放电，第二钳位电压VZ开始降低从而使得第四MOS管M4关闭，最终数字表征信号POR失效。由于第二电压VAO和第二钳位电压VZ在正常工作时的压差为第一MOS管M1的阈值电压VTH_M1，因此第三MOS管M3在正常工作状态处于导通状态，因此调整第三MOS管M3的宽长比使得通过第三MOS管M3的漏电流不会影响在正常工作状态下的第二钳位电压VZ，第十五电阻R15的值也不能太大，否则第十五电阻R15上的电压会使得第二MOS管M2导通也开始漏电而影响正常工作时的第二钳位电压VZ，第十四电阻R14既抬高第二MOS管M2的源极电压又使得第二MOS管M2产生衬偏效应而增大第二MOS管M2的阈值电压VTH_M2使得第二MOS管M2在正常工作状态下时关闭，减少漏电流对第二钳位电压VZ的影响。
实施例4
如图6所示，和实施例1相比，在本实施例中，检测控制电路包括第二MOS管M2、第三MOS管M3、第八MOS管M8、第十四电阻R14、电压控制单元、第十六电阻R16和分压电路。钳位控制单元包括第一电阻R1、第三电阻R3和第一二极管Z1。一实施例中，电压控制单元包括第一电容C1。
第一电阻R1的第一端与第一电压VIN相连，第一电阻R1的第二端与第一二极管Z1的阴极以及第三电阻R3的第一端相连以输出第一钳位电压VZ_A，第一二极管Z1的阳极与地电压相连，即第一钳位电压VZ_A由第一二极管Z1的反偏产生，第三电阻R3的第二端与输出单元的第一MOS管M1的栅极相连以输出第二钳位电压VZ。
第二MOS管M2的漏极、第三MOS管M3的源极与钳位控制单元的第三电阻R3的第二端和分压控制电路10的第四MOS管M4的栅极相连。第二MOS管M2的源极与第十四电阻R14的第一端相连，第十四电阻R14的第二端与地电压相连。第二MOS管M2的栅极与第三MOS管M3的漏极相连，第三MOS管M3的栅极与第二电压VAO相连，第三MOS管M3的漏极与第一电容C1的第一端相连，第一电容C1的第二端与地电压相连。
第八MOS管M8的漏极与第二MOS管M2的栅极以及第三MOS管M3的漏极相连，第八MOS管M8的源极与第十六电阻R16的第一端相连，第十六电阻R16的第二端与地电压相连，分压电路用于将第二电压VAO进行分压以向第八MOS管M8的栅极提供控制电压。
进一步的，分压电路包括第十七电阻R17和第十八电阻R18。第十七电阻R17的第一端与第二电压VAO相连，第十七电阻R17的第二端与第十八电阻R18的第一端以及第八MOS管M8的栅极相连，第十八电阻R18的第二端与地电压相连。
在正常工作时，第二电压VAO通过第十七电阻R17和第十八电阻R18的分压来控制第八MOS管M8导通，使得第一电容C1的电荷通过第八MOS管M8流向地。由于第二电压VAO和第二钳位电压VZ在正常工作时的电压差为第一MOS管M1的阈值电压VTH_M1，因此第三MOS管M3在正常工作状态是处于导通状态，添加第十六电阻R16减少通过第三MOS管M3和第八MOS管M8的漏电流，避免过大漏电流对正常工作下的第二钳位电压VZ的影响；第十四电阻R14既抬高第二MOS管M2的源极电压又使得第二MOS管M2产生衬偏效应而增大第二MOS管M2的阈值电压VTH_M2使得第二MOS管M2在正常工作下关闭，减少漏电流对第二钳位电压VZ的影响。当第二电压VAO被拉低使得第八MOS管M8关闭，第三MOS管M3的电流变大并对第一电容C1充电，从而使得第二MOS管M2的栅极电压上升，第二钳位电压VZ通过第二MOS管M2放电，第二钳位电压VZ被拉低使得第四MOS管M4关闭，最终使得数字表征信号POR失效。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员在不脱离本发明范围和精神的情况下能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (17)

1.一种上电复位及欠压保护电路，用于电压产生电路，所述电压产生电路基于第一电压域的第一电压产生第二电压域的第二电压，所述电压产生电路同时基于第一电压域的第一电压的变化产生一钳位电压，其特征在于，所述上电复位及欠压保护电路包括：
分压控制电路，与电压产生电路和第一电压相连，所述分压控制电路基于钳位电压的控制对第一电压进行分压产生第一比较电压；
检测控制电路，与分压控制电路和第二电压相连，用于基于第二电压的变化改变控制分压控制电路的控制电压以产生第二比较电压；以及
比较电路，与分压控制电路相连，用于将第一比较电压或第二比较电压与自身的比较阈值电压进行比较而输出用于表征第一电压或者第二电压的上电复位或欠压的表征信号。
2.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述分压控制电路包括检测开启单元和一个或多个分压单元，所述检测开启单元与电压产生电路相连以接收钳位电压，所述检测开启单元与第一电压之间串联有分压单元以及检测开启单元与地电压之间串联有分压单元、或者检测开启单元与第一电压相连以及检测开启单元与地电压之间串联有分压单元。
3.如权利要求2所述的上电复位及欠压保护电路，其特征在于，所述检测开启单元包括第四MOS管或者CMOS单元，所述第四MOS管或者CMOS单元的控制端用于接收钳位电压，所述第四MOS管的第一端与第一电压之间串联有分压单元以及第四MOS管的第二端与地电压之间串联有分压单元、或者第四MOS管的第一端与第一电压相连以及第四MOS管的第二端与地电压之间串联有分压单元，所述CMOS单元的第一端与第一电压之间串联有分压单元以及CMOS单元的第二端与地电压之间串联有分压单元、或者CMOS单元的第一端与第一电压相连以及CMOS单元的第二端与地电压之间串联有分压单元。
4.如权利要求2所述的上电复位及欠压保护电路，其特征在于，所述分压控制电路还包括迟滞单元，所述迟滞单元串接于第四MOS管的源极与地电压之间，所述迟滞单元基于表征信号的控制以改变第一比较电压或者第二比较电压。
5.如权利要求4所述的上电复位及欠压保护电路，其特征在于，所述迟滞单元包括并联连接的电阻和开关，所述开关受表征信号控制以控制电阻两端之间的短接和断开。
6.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述检测控制电路包括第三MOS管，所述第三MOS管的栅极与第二电压相连，所述第三MOS管的漏极与地电压相连，所述第三MOS管的源极与钳位电压和分压控制电路相连。
7.如权利要求6所述的上电复位及欠压保护电路，其特征在于，所述检测控制电路还包括第三电阻，所述第三电阻的第一端与钳位电压相连，所述第三电阻的第二端与第三MOS管的源极相连。
8.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述检测控制电路包括第二MOS管、第三MOS管、第十四电阻和电压控制单元；
所述第二MOS管的漏极、第三MOS管的源极与钳位电压和分压控制电路相连，所述第二MOS管的源极与第十四电阻的第一端相连，所述第十四电阻的第二端与地电压相连，所述第二MOS管的栅极与第三MOS管的漏极相连，所述第三MOS管的栅极与第二电压相连，所述第三MOS管的漏极与电压控制单元的第一端相连，所述电压控制单元的第二端与地电压相连。
9.如权利要求8所述的上电复位及欠压保护电路，其特征在于，所述电压控制单元包括第十五电阻或第一电容。
10.如权利要求8所述的上电复位及欠压保护电路，其特征在于，所述检测控制电路还包括第八MOS管、分压电路以及第十六电阻；
所述第八MOS管的漏极与第二MOS管的栅极以及第三MOS管的漏极相连，所述第八MOS管的源极与第十六电阻的第一端相连，所述第十六电阻的第二端与地电压相连，所述分压电路用于将第二电压进行分压以向第八MOS管的栅极提供控制电压。
11.如权利要求10所述的上电复位及欠压保护电路，其特征在于，所述分压电路包括第十七电阻和第十八电阻，所述第十七电阻的第一端与第二电压相连，所述第十七电阻的第二端与第十八电阻的第一端以及第八MOS管的栅极相连，所述第十八电阻的第二端与地电压相连。
12.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述比较电路包括电流镜电路、第一三极管、第二三极管、第十电阻和第十一电阻；
所述第一三极管和第二三极管的个数比为n：1，所述第一三极管的基极与第二三极管的基极相连且用于接收第一比较电压或第二比较电压，所述第一三极管的发射极与第十一电阻的第一端相连，所述第十一电阻的第二端与第十电阻的第一端以及第二三极管的发射极相连，所述第十电阻的第二端与地电压相连，所述第一三极管的集电极与电流镜电路相连，所述第二三极管的集电极与电流镜电路相连以输出信号，所述电流镜电路同时与第二电压相连。
13.如权利要求12所述的上电复位及欠压保护电路，其特征在于，所述比较电路还包括第七MOS管和第十二电阻；所述第七MOS管的栅极与第二三极管的集电极相连，所述第七MOS管的源极与第二电压相连，所述第七MOS管的漏极与第十二电阻的第一端相连以输出表征信号，所述第十二电阻的第二端与地电压相连。
14.如权利要求13所述的上电复位及欠压保护电路，其特征在于，所述比较电路还包括第八MOS管，所述第八MOS管的源极与第二电压相连，所述第八MOS管的栅极与第八MOS管的漏极、第二三极管的集电极以及第七MOS管的栅极相连。
15.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述上电复位及欠压保护电路还包括施密特触发器，所述施密特触发器用于对表征信号进行数字处理。
16.如权利要求1所述的上电复位及欠压保护电路，其特征在于，所述电压产生电路包括相连的钳位控制单元和输出单元，所述钳位单元基于高压域的第一电压的变化产生一钳位电压，所述输出单元基于钳位电压产生低压域的第二电压。
17.一种上电复位及欠压保护监测方法，其特征在于，用于如权利要求1～16任一项所述的上电复位及欠压保护电路，所述上电复位及欠压保护监测方法包括：
在第一电压上电复位或欠压阶段：
通过分压控制电路基于控制电压的控制对第一电压进行分压产生跟随第一电压变化的第一比较电压；
通过比较电路将第一比较电压与自身的比较阈值电压进行比较输出用于表征第一电压上电或欠压的表征信号；
在第二电压欠压或上电复位阶段：
通过检测控制电路控制控制电压跟随第二电压变化，通过分压控制电路基于控制电压产生跟随第二电压变化的第二比较电压；
通过比较电路将第二比较电压与自身的比较阈值电压进行比较输出用于表征第二电压欠压或上电复位的表征信号。
CN202310664270.1A 2023-06-06 2023-06-06 上电复位及欠压保护电路及上电复位及欠压保护监测方法 Pending CN116598997A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310664270.1A CN116598997A (zh) 2023-06-06 2023-06-06 上电复位及欠压保护电路及上电复位及欠压保护监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310664270.1A CN116598997A (zh) 2023-06-06 2023-06-06 上电复位及欠压保护电路及上电复位及欠压保护监测方法

Publications (1)

Publication Number Publication Date
CN116598997A true CN116598997A (zh) 2023-08-15

Family

ID=87599082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310664270.1A Pending CN116598997A (zh) 2023-06-06 2023-06-06 上电复位及欠压保护电路及上电复位及欠压保护监测方法

Country Status (1)

Country Link
CN (1) CN116598997A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116819166A (zh) * 2023-08-31 2023-09-29 苏州贝克微电子股份有限公司 高压端欠压检测电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116819166A (zh) * 2023-08-31 2023-09-29 苏州贝克微电子股份有限公司 高压端欠压检测电路
CN116819166B (zh) * 2023-08-31 2023-11-03 苏州贝克微电子股份有限公司 高压端欠压检测电路

Similar Documents

Publication Publication Date Title
US8299772B2 (en) Method and apparatus for implementing slew rate control using bypass capacitor
US8018214B2 (en) Regulator with soft-start using current source
US20150061622A1 (en) Method and Apparatus for Limiting Startup Inrush Current for Low Dropout Regulator
CN112039507A (zh) 一种高精度上电复位和低功耗掉电复位电路
CN116598997A (zh) 上电复位及欠压保护电路及上电复位及欠压保护监测方法
CN107870649B (zh) 基准电压电路与集成电路
US6525517B1 (en) Power supply circuit with a soft starting circuit
EP3449266A1 (en) Voltage detector and voltage detector system
CN117811173B (zh) 一种减小过冲电流的电路
CN113162382B (zh) 一种浪涌电流抑制电路
CN209844567U (zh) 线性充电系统及恒流恒压控制电路
WO2017014776A1 (en) Startup circuit to initialize voltage reference circuit
CN114899810A (zh) 一种开机启动浪涌抑制保护方法
CN114784927B (zh) 一种用于节约芯片版图面积的供电电路
JP3757851B2 (ja) 電圧変換回路
CN112018851B (zh) 一种电池充放电控制电路
CN108599745B (zh) 单电容占空比可控振荡器
CN110829815A (zh) 用于开关电源且可有效降低待机功耗的高压启动电路
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
CN218482780U (zh) 一种输出电压上升斜率可调节的负载供电开关
CN116185118B (zh) 一种相对电源的电压产生电路
CN118068904B (zh) 自启动电路以及芯片
US20240128976A1 (en) Power-On-Reset Circuit
CN214311488U (zh) 一种恒流源
CN116545055A (zh) 一种超级电容放电控制方法、放电电路及采样保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination