CN109346594A - 一种封装基板、led器件、led模组及其制作方法 - Google Patents
一种封装基板、led器件、led模组及其制作方法 Download PDFInfo
- Publication number
- CN109346594A CN109346594A CN201811330516.7A CN201811330516A CN109346594A CN 109346594 A CN109346594 A CN 109346594A CN 201811330516 A CN201811330516 A CN 201811330516A CN 109346594 A CN109346594 A CN 109346594A
- Authority
- CN
- China
- Prior art keywords
- protrusion
- package substrate
- electrode
- led chip
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 198
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000013078 crystal Substances 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 18
- 239000004568 cement Substances 0.000 claims description 11
- 239000004033 plastic Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000006872 improvement Effects 0.000 description 5
- 230000032683 aging Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-AHCXROLUSA-N lead-203 Chemical compound [203Pb] WABPQHHGFIMREM-AHCXROLUSA-N 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000003677 Sheet moulding compound Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种封装基板、LED器件、LED模组及其制作方法。该封装基板包括：第一电极、第二电极和绝缘隔离区，绝缘隔离区设于第一电极和第二电极之间；第一电极具有第一凸部和第二凸部，第二电极具有第三凸部，第一电极的第一凸部及第二凸部与第二电极的第三凸部间隔交错设置；绝缘隔离区的第一侧壁具有第一凹部和第二凹部，第二侧壁具有第三凹部，第一凹部与第一凸部相吻合，第二凹部与第二凸部相吻合，第三凹部与第三凸部相吻合，使得绝缘隔离区与第一电极和第二电极的结合面为呈凹凸状叉指结构。本发明的封装基板、LED器件、LED模组及其制作方法能够避免第一电极和第二电极脱落，缩短打线距离，提高引线可靠性。
Description
技术领域
本发明涉及LED技术领域，尤其涉及一种封装基板、LED器件、LED模组及其制作方法。
背景技术
如图1所示，是现有的封装基板的结构示意图。现有的封装基板100包括第一电极101、第二电极102和绝缘隔离区103，其中，第一电极101和第二电极102彼此分离且相互平行，第一电极101的面积小于第二电极102的面积；绝缘隔离区103设置于第一电极101和第二电极102之间。在利用该封装基板封装LED芯片201时，通常会将LED芯片201和齐纳二极管202固定于第二电极102上，并将LED芯片201的正极通过引线203与该第一电极101连接、将LED芯片202的负极与该第二电极102连接。
但是，由于现有的封装基板中第一电极101和第二电极102与绝缘隔离区103之间的结合面呈平面状，使得第一电极101和第二电极102与绝缘隔离区103之间的结合面易于脱落；且该绝缘隔离区103呈长条状，为了增加绝缘隔离区103的强度，现有的绝缘隔离区103的宽度较大，会导致引线203的跨度大，进而降低LED封装器件的可靠性。
发明内容
针对上述问题，本发明的一种封装基板、LED器件、LED模组及其制作方法，能够有效避免第一电极和第二电极脱落，且可缩短齐纳二极管和LED芯片的打线距离，进而缩短引线跨度。
为解决上述技术问题，本发明提供一种封装基板，包括：第一电极、第二电极和绝缘隔离区，所述绝缘隔离区设置于所述第一电极和所述第二电极之间；所述第一电极具有位于相同端的第一凸部和第二凸部，所述第二电极具有第三凸部，所述第一电极的第一凸部及第二凸部与所述第二电极的第三凸部间隔交错设置；所述绝缘隔离区的第一侧壁具有第一凹部和第二凹部，第二侧壁具有第三凹部，所述第一凹部与所述第一凸部相吻合，所述第二凹部与所述第二凸部相吻合，且所述第三凹部与所述第三凸部相吻合，使得所述绝缘隔离区与所述第一电极和所述第二电极的结合面为呈凹凸状的叉指结构。
与现有技术相比，本发明的封装基板中由于第一电极具有第一凸部和第二凸部，第二电极具有第三凸部，且第一电极的第一凸部及第二凸部与第二电极的第三凸部间隔交错设置；而且，设置于第一电极和第二电极之间的绝缘隔离区的第一侧壁具有与该第一凸部完全吻合的第一凹部、与该第二凸部完全吻合的第二凹部，第二侧壁具有与该第三凸部完全吻合的第三凹部，使得第一电极和第二电极与绝缘隔离区两个侧壁的结合面呈凹凸状的叉指结构，增加了结合面的面积，避免第一电极和第二电极脱落。并且，由于绝缘隔离区整体呈凹凸状结构，且绝缘隔离区的两侧壁与第一电极和第二电极的结合处为叉指状结合，可有效缩短第一电极的第一凸部及第二凸部与第二电极的第三凸部之间的打线距离，以及缩短第一凸部及第二凸部与第二电极之间的打线距离，进而在采用该封装基板制作LED器件或LED模组时，可有效缩短引线的跨度，避免在LED器件或LED模组老化时，因引线过长易被拉断，能够提高LED器件或LED模组的可靠性。
作为上述方案的改进，所述第一凸部和所述第二凸部均为矩形凸部、三角形凸部或半圆形凸部，以使所述第一凸部和所述第二凸部中的任一个标识齐纳固晶区、及所述第一凸部和所述第二凸部中的另一个标识LED打线区并正对LED固晶区，所述第三凸部为矩形凸部、三角形凸部或半圆形凸部，以标识所述第二电极上的齐纳打线区。
作为上述方案的改进，所述齐纳固晶区的面积等于或大于齐纳二极管的面积，所述LED固晶区的面积大于LED芯片的面积。
为解决上述技术问题，本发明还提供一种LED器件，包括：第一反射杯和一个上述封装基板，所述第一反射杯围设于所述封装基板的外沿；
在所述齐纳固晶区上固定有一齐纳二级管，所述齐纳二级管通过引线与所述第三凸部连接；
在所述LED固晶区上固定有一LED芯片，所述LED芯片通过引线与所述LED打线区连接。
与现有技术相比，本发明的一种LED器件，由于采用上述封装基板预留齐纳二极管和LED芯片的固晶位置，可有效缩短打线距离和引线的跨度，提高LED器件的可靠性。
作为上述方案的改进，所述LED芯片上粘接有荧光片，所述荧光片的面积大于或等于所述LED芯片发光面的面积；
所述第一反射杯内填充有树脂体，所述树脂体围绕于所述LED芯片及所述荧光片的周围，所述树脂体的上表面与所述荧光片的上表面齐平。
作为上述方案的改进，所述树脂体包括TiO2、SiO2、BaSO4和ZnO填充粒子的一种或多种组合。
作为上述方案的改进，所述LED芯片通过多根引线与所述第一电极连接，以减小单根引线的电流密度。
本发明还提供一种LED模组，包括：第二反射杯和两个上述封装基板，所述第二反射杯围设于所述两个封装基板的外沿，所述两个封装基板并列设置且通过绝缘坝连接；所述两个封装基板包括第1个封装基板和第2个封装基板；
在所述第1个封装基板的第一凸部和所述第2个封装基板的第二凸部分别固定有第一齐纳二极管、第二齐纳二极管，所述第一齐纳二极管通过引线与所述第1个封装基板的第三凸部连接，所述第二齐纳二极管通过引线与所述第2个封装基板的第三凸部连接；
在所述第1个封装基板的第二电极和所述第2个封装基板的第二电极上分别固定有第一LED芯片、第二LED芯片，所述第一LED芯片与所述第1个封装基板的第二凸部正对设置并通过引线相连，所述第二LED芯片与所述第2个封装基板的第一凸部正对设置并通过引线相连。
与现有技术相比，本发明的一种LED模组一方面由于采用的封装基板本身可有效缩短齐纳二极管和LED芯片的打线距离，且该封装基板预留有齐纳二极管和LED芯片的固晶位置，可进一步缩短打线距离和引线的跨度，提高LED模组的可靠性；另一方面，因为第一LED芯片固定在第1个封装基板的第二电极、第二LED芯片固定在第2个封装基板的第二电极，且第一LED芯片与第1个封装基板的第二凸部正对设置，第二LED芯片与第2个封装基板的第一凸部正对设置，缩短了第一LED芯片与第二LED芯片之间的距离，进而缩短第一LED芯片和第二LED芯片的混光距离，可有效实现超短距混光。
本发明还提供另一种LED模组，包括：第三反射杯和N个上述的封装基板，所述第三反射杯围设于N个封装基板的外沿；所述N个封装基板并列设置且通过绝缘坝连接；N为整数，且N≥3；
在所述N个封装基板中的第2个封装基板至第N-1个封装基板的第一电极上固定有齐纳二极管，每个所述齐纳二极管位于对应封装基板的第一凸部和第二凸部中的任一个上，每个所述齐纳二级管通过引线与所述对应封装基板的第三凸部连接；
在所述第2个封装基板至所述第N-1个封装基板的第二电极的中部固定有LED芯片，每个所述LED芯片通过引线与所述对应封装基板的第一凸部和第二凸部中的另一个相连；
分别在所述N个封装基板中的第1个封装基板的第一凸部和第N个封装基板的第二凸部固定有第一齐纳二极管、第二齐纳二极管，所述第一齐纳二极管通过引线与所述第1个封装基板的第三凸部连接，所述第二齐纳二极管通过引线与所述第N个封装基板的第三凸部连接；
分别在所述第1个封装基板的第二电极和所述第N个封装基板的第二电极上固定有第一LED芯片、第二LED芯片，所述第一LED芯片与所述第1个封装基板的第二凸部正对设置并通过引线相连，所述第二LED芯片与所述第N个封装基板的第一凸部正对设置并通过引线相连。
为解决上述技术问题，本发明还提供一种LED模组的制作方法，包括如下步骤：
将金属片制成多个封装基板；其中，每个封装基板包含彼此分离的第一电极和第二电极，所述第一电极的具有位于相同端的第一凸部和第二凸部，所述第二电极具有一个第三凸部，所述第一电极的第一凸部及第二凸部与所述第二电极的第三凸部间隔交错设置；
将所述多个封装基板分成M个模组，每个模组包括至少一个封装基板；M为整数，且M≥1；
分别在所述每个模组的外沿注入塑胶，形成反射杯；
向所述每个模组中各封装基板的第一电极和第二电极之间注入塑胶，形成与所述第一电极和所述第二电极的结合面呈凹凸状叉指结构的绝缘隔离区；并向所述每个模组中相邻封装基板之间注入塑胶，形成绝缘坝，所述绝缘坝的两个侧壁分别与所述相邻封装基板的绝缘隔离区连接；
通过所述每个模组中各封装基板上的第一凸部和第二凸部定位齐纳二极管和LED芯片的固晶位置，并进行固晶；
分别将固定于所述各封装基板上的齐纳二极管的正极通过引线与对应的第三凸部连接，负极与对应的第一电极连接；以及分别将固定于各封装基板上的每个LED芯片的正极通过引线与对应的第一凸部或第二凸部连接，负极与对应的第二电极连接；
在所述各个封装基板的每个LED芯片上粘接荧光片；
采用点胶工艺向所述反射杯内注入树脂体，以使所述树脂体填充于所述每个模组的LED芯片及荧光片的周围，且所述树脂体的上表面与所述荧光片的上表面齐平；
待所述树脂体固化后，切割相邻模组之间的反射杯，形成单个LED模组。
与现有技术相比，本发明的一种LED模组的制作方法中，通过将第一电极制作成具有位于相同端的第一凸部和第二凸部、第二电极制成具有第三凸部，且第一电极的第一凸部及第二凸部与第二电极的第三凸部间隔交错设置；而且，通过向第一电极和第二电极之间注入塑胶，形成绝缘隔离区，使得绝缘隔离区的第一侧壁具有与该第一凸部完全吻合的第一凹部、与该第二凸部完全吻合的第二凹部，第二侧壁具有与该第三凸部完全吻合的第三凹部，第一电极和第二电极与绝缘隔离区两个侧壁的结合面呈凹凸状，增加了第一电极、第二电极与绝缘隔离区结合面的面积，避免第一电极和第二电极脱落；同时采用该制作方法制成的绝缘隔离区整体呈凹凸状结构，且绝缘隔离区的两侧壁与第一电极和第二电极的结合处为叉指状结合，可有效缩短第一电极的第一凸部及第二凸部与第二电极的第三凸部之间的打线距离，以及缩短第一凸部及第二凸部与第二电极之间的打线距离，进而有效缩短引线的跨度，避免在LED模组老化时，因引线过长易被拉断，能够提高LED模组的可靠性。
附图说明
图1是现有的封装支架的结构示意图。
图2是本发明实施例的一种封装基板的结构示意图。
图3是本发明实施例的一种LED器件的结构示意图。
图4是本发明实施例的一种LED器件中荧光片层叠于LED芯片上的示意图。
图5是本发明实施例的一种LED模组的结构示意图。
图6是本发明实施例的一种LED模组中荧光片层叠于LED芯片上的示意图。
图7是本发明实施例的一种LED模组的俯视图。
图8是本发明实施例的另一种LED模组的结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
下面结合具体实施例和附图对本发明的技术方案进行清楚、完整的描述。
请参见图2，是本发明实施例的一种封装基板的结构示意图。
该封装基板包括：第一电极1、第二电极2和绝缘隔离区3，绝缘隔离区3设置于第一电极1和第二电极2之间；第一电极1具有位于相同端的第一凸部11和第二凸部12，第二电极2的具有第三凸部21，该第一电极1的第一凸部11和第二凸部12与第二电极2的第三凸部21间隔交错设置；绝缘隔离区3的第一侧壁31具有第一凹部和第二凹部，第二侧壁32具有第三凹部21，第一凹部与第一凸部11相吻合，第二凹部与第二凸部12相吻合，且第三凹部与第三凸部21相吻合，使得绝缘隔离区3与第一电极1和第二电极2的结合面呈凹凸状的叉指结构。
与现有技术相比，本发明的封装基板中由于第一电极1具有位于相同端的第一凸部11和第二凸部12，第二电极2具有第三凸部21，且第一电极1的第一凸部11及第二凸部12与第二电极2的第三凸部21间隔交错设置；而且，设置于第一电极1和第二电极2之间的绝缘隔离区3的第一侧壁31具有与该第一凸部11完全吻合的第一凹部、与该第二凸部12完全吻合的第二凹部，第二侧壁32具有与该第三凸部21完全吻合的第三凹部，使得第一电极1及第二电极2与绝缘隔离区3两个侧壁的结合面呈凹凸状的叉指结构，增加了结合面的面积，避免第一电极1和第二电极2脱落。并且，由于绝缘隔离区3整体呈凹凸状结构，且绝缘隔离区3的两侧壁与第一电极1和第二电极2的结合处为叉指状结合，可有效缩短第一电极1的第一凸部11及第二凸部12与第二电极2的第三凸部21之间的打线距离，以及缩短第一凸部11及第二凸部12与第二电极2之间的打线距离，进而在采用该封装基板制作LED器件或LED模组时，可有效缩短引线的跨度，避免在LED器件或LED模组老化时，因引线过长易被拉断，能够提高LED器件或LED模组的可靠性。此外，由于该绝缘隔离区3整体呈凹凸状的叉指结构，能够提升绝缘隔离区3的强度，使得该封装基板具有较高强度。
可选地，封装基板中的第一凸部11和第二凸部12为矩形凸部、三角形凸部或半圆形凸部，以使第一凸部11和第二凸部12中的任意一个标识齐纳固晶区、以及第一凸部11和第二凸部12中的另一个标识LED打线区并正对LED固晶区；其中，该齐纳固晶区用于固定齐纳二极管，该LED打线区用于固定LED芯片的引线；第三凸部21为矩阵凸部、三角形凸部或半圆形凸部，以标识第二电极2上的齐纳打线区。在该实施方式中，由于第一凸部11和第二凸部12设置于第一电极1的相同端且均呈矩形，因而可以通过该第一凸部11和第二凸部12的形状识别出齐纳固晶区、LED打线区和LED固晶区，进而在将齐纳二极管固定于封装基板之前，能够准确定位齐纳二极管和LED芯片的固晶位置，避免齐纳二极管和LED芯片在固晶时发生偏移；另外，由于该封装基板的第二电极2设置有第三凸部21，且该第三凸部21呈矩形，可使该第三凸部21标识齐纳打线区，其中，该齐纳打线区用于固定齐纳二极管的引线，该LED固晶区用于固定LED芯片；因而可通过第三凸部21及其形状识别出齐纳打线区。故该第一电极1和第二电极2能有效避免封装基板上的齐纳二极管和LED芯片发生偏移，提高封装器件的光色一致性。此外，由于在第一电极1上设置了齐纳固晶区和LED打线区、在第二电极2上设置了齐纳打线区和LED固晶区，使得封装基板上预留有齐纳二极管和LED芯片的固晶位置、以及齐纳二极管和LED芯片的打线位置，还能有效避免齐纳二极管和LED芯片的引线过长，进一步提高引线的可靠性。
可以理解的，上述实施例以第一凸部11、第二凸部12和第三凸部21为矩形凸部为例进行说明，第一凸部11、第二凸部12和第三凸部21为三角形凸部或半圆形凸部与该例相似，在此不再一一赘述。
可选地，第一电极1的第一凸部11包括至少一个，第二凸部12包括至少一个，第二电极2的第三凸部21包括至少一个，第一电极1的至少一个第一凸部11及至少一个第二凸部12与第二电极2的至少一个第三凸部21间隔交错设置，以与绝缘隔离区3形成凹凸状的叉指结构。上述实施例仅为第一电极1具有一个第一凸部11和一个第二凸部12，第二电极2具有一个第三凸部21的实施例，可以理解，为了进一步增大结合面的面积或预留多个LED芯片和齐纳二极管的安装位置，第一电极1的第一凸部11和第二凸部12还可以是两个或多个，第二电极2的第三凸部21还可以是两个或多个。
优选地，为了便于固晶过程易于操作，上述封装基板中的齐纳固晶区的面积等于或略大于齐纳二极管的面积，LED固晶区的面积大于LED芯片的面积。
请参见图3，是本发明实施例的一种LED器件的结构示意图。
如图3和图4，该LED器件包括：第一反射杯41和一个上述封装基板，第一反射杯41围设于该封装基板的外沿；在齐纳固晶区上固定有一齐纳二级管5，该齐纳二级管5的正极通过引线与齐纳打线区连接，负极与第一电极1连接；在LED固晶区上固定有一LED芯片6，该LED芯片6的正极通过引线与LED打线区连接，负极与第二电极2连接；LED芯片6上粘接有荧光片7，该荧光片7的面积大于或等于LED芯片6发光面的面积；该第一反射杯41内填充有树脂体8，树脂体8围绕于LED芯片6及荧光片7的周围，该树脂体8的上表面与荧光片7的上表面齐平。
优选地，在该LED器件中，LED芯片6为大功率LED芯片，该大功率LED芯片可为垂直芯片或正装芯片，LED芯片的一极可通过多根引线与第一电极1连接，进而减小单根引线的电流密度。
请参见图5，是本发明的一种LED模组的结构示意图。
如图5所示，该LED模组包括：第二反射杯42和两个封装基板，第二反射杯42围设于该两个封装基板的外沿，该两个封装基板并列设置且通过绝缘坝9连接；该两个封装基板包括第1个封装基板和第2个封装基板；在第1个封装基板的第一凸部111和第2个封装基板的第二凸部122分别固定有第一齐纳二极管51、第二齐纳二极管52，第一齐纳二极管51通过引线与第1个封装基板的第三凸部211连接，第二齐纳二极管122通过引线与第2个封装基板的第三凸部212连接；在第1个封装基板的第二电极和第2个封装基板的第二电极上分别固定有第一LED芯片61、第二LED芯片62，第一LED芯片61与第1个封装基板的第二凸部121正对设置且相连，第二LED芯片62与第2个封装基板的第一凸部112正对设置且通过引线相连。
与现有技术相比，本发明的一种LED模组由于采用的封装基板本身可有效缩短齐纳二极管和LED芯片的打线距离，且该封装基板预留有齐纳二极管和LED芯片的固晶位置，可进一步缩短打线距离和引线的跨度，提高LED模组的可靠性；另一方面，因为第一LED芯片61固定在第1个封装基板的第二电极、第二LED芯片62固定在第2个封装基板的第二电极，且第一LED芯片61与第1个封装基板的第二凸121正对设置，第二LED芯片62与第2个封装基板的第一凸112正对设置，缩短了第一LED芯片61与第二LED芯片62之间的距离，进而缩短第一LED芯片61和第二LED芯片62的混光距离，可有效实现超短距混光。
如图6～图7所示，在该实施例中，分别在在第一LED芯片61和第二LED芯片62的上表面设置有第一荧光片71、第二荧光片72，且该第一荧光片71的面积大于或等于第一LED芯片61的发光面面积，该第二荧光片72的面积大于或等于第二LED芯片62的发光面积，可将经第一LED芯片61和第二LED芯片62发射出的光进行高效转换，提高LED模组的出光效率；另外，在第二反射杯42中填充的树脂体8，以覆盖位于第二发射杯42内的第1个封装基板、第2个封装基板和绝缘坝9，使得第1个封装基板的第一电极、第二电极、绝缘隔离区301，第2个封装基板的第一电极、第二电极、绝缘隔离区302，及绝缘坝9、第一荧光片71的侧壁、第二荧光片72的侧壁均与树脂体8连接，可增加LED模组的强度，同时能进一步避免第1个封装基板和第2个封装基板的第一电极、第二电极脱离。
本发明还提供了另一种LED模组，包括：第三反射杯和N个封装基板，第三反射杯围设于N个封装基板的外沿；N个封装基板并列设置且通过绝缘坝连接；N为整数，且N≥3；在N个封装基板中的第2个封装基板至第N-1个封装基板的第一电极上固定有齐纳二极管，每个齐纳二极管位于对应封装基板的第一凸部和第二凸部中的任一个上，每个齐纳二级管通过引线与对应封装基板的第三凸部连接；在第2个封装基板至第N-1个封装基板的第二电极的中部固定有LED芯片，每个LED芯片通过引线与对应封装基板的第一凸部和第二凸部中的另一个相连；分别在N个封装基板中的第1个封装基板的第一凸部和第N个封装基板的第二凸部固定有第一齐纳二极管、第二齐纳二极管，第一齐纳二极管通过引线与第1个封装基板的第三凸部连接，第二齐纳二极管通过引线与第N个封装基板的第三凸部连接；分别在第1个封装基板的第二电极和第N个封装基板的第二电极上固定有第一LED芯片、第二LED芯片，第一LED芯片与第1个封装基板的第二凸部正对设置并通过引线相连，第二LED芯片与第N个封装基板的第一凸部正对设置并通过引线相连。
接下来，以N＝3为例，对该LED模组的结构进行说明。
请参见图8，是本发明实施例的另一种LED模组的结构示意图。
该LED模组，包括：第三反射杯43和3个封装基板，第三反射杯43围设于3个封装基板的外沿；该3个封装基板并列设置且通过绝缘坝9连接；在第1个至第3个封装基板的第一电极上分别固定有第一齐纳二极管51、第二齐纳二极管52、第三齐纳二极管53，其中，第一齐纳二极管51位于第1个封装基板第一电极的第一凸部111上，第二齐纳二极管52位于第2个封装基板第一电极的第一凸部112和第二凸部122中的任一个上，第三齐纳二极管53位于第3个封装基板第一电极的第二凸部123上；在第1个至第3个封装基板的第一电极上分别固定有第一LED芯片61、第二LED芯片62、第三LED芯片63，其中，第一LED芯片61与第1个封装基板第一电极的第二凸部121正对设置并通过引线相连，第二LED芯片62位于第2个封装基板第二电极的中部并通过引线与第2个封装基板第一电极的第一凸部112和第二凸部122中的另一个相连，第三LED芯片63与第3个封装基板第一电极的第一凸部113正对设置并通过引线相连。在该实施例中，通过对第一齐纳二极管51、第二齐纳二极管52、第三齐纳二极管53、第一LED芯片61、第二LED芯片62及第三LED芯片63进行上述封装布设，可缩短该LED模组中第一LED芯片61、第二LED芯片62及第三LED芯片63之间的距离，进而缩短混光距离，实现超短距混光。
本发明还提供一种LED模组的制作方法，包括如下步骤：
S1、将金属片制成多个封装基板；其中，每个封装基板包含彼此分离的第一电极和第二电极，所述第一电极的具有位于相同端的第一凸部和第二凸部，所述第二电极具有一个第三凸部，所述第一电极的第一凸部及第二凸部与所述第二电极的第三凸部间隔交错设置；
S2、将所述多个封装基板分成M个模组，每个模组包括至少一个封装基板；M为整数，且M≥1；
S3、分别在所述每个模组的外沿注入塑胶，形成反射杯；
S4、向所述每个模组中各封装基板的第一电极和第二电极之间注入塑胶，形成与所述第一电极和所述第二电极的结合面呈凹凸状叉指结构的绝缘隔离区；并向所述每个模组中相邻封装基板之间注入塑胶，形成绝缘坝，所述绝缘坝的两个侧壁分别与所述相邻封装基板的绝缘隔离区连接；
S5、通过所述每个模组中各封装基板上的第一凸部和第二凸部定位齐纳二极管和LED芯片的固晶位置，并进行固晶；
S6、分别将固定于所述各封装基板上的齐纳二极管的正极通过引线与对应的第三凸部连接，负极与对应的第一电极连接；以及分别将固定于各封装基板上的每个LED芯片的正极通过引线与对应的第一凸部或第二凸部连接，负极与对应的第二电极连接；
S7、在所述各个封装基板的每个LED芯片上粘接荧光片；
S8、采用点胶工艺向所述反射杯内注入树脂体，以使所述树脂体填充于所述每个模组的LED芯片及荧光片的周围，且所述树脂体的上表面与所述荧光片的上表面齐平；
S9、待所述树脂体固化后，切割相邻模组之间的反射杯，形成单个LED模组。
与现有技术相比，本发明的一种LED模组的制作方法中，通过将第一电极制作成具有两个第一凸部、第二电极制作成具有一个第二凸部，且两个第一凸部与第二凸部间隔交错设置；而且，通过向第一电极和第二电极之间注入塑胶，形成绝缘隔离区，使得绝缘隔离区的第一侧壁具有与该两个第一凸部完全吻合的两个第一凹部、第二侧壁具有与该第二凸部完全吻合的第二凹部，第一电极和第二电极与绝缘隔离区两个侧壁的结合面呈凹凸状，增加了第一电极、第二电极与绝缘隔离区结合面的面积，避免第一电极和第二电极脱落；同时采用该制作方法制成的绝缘隔离区整体呈凹凸状结构，且绝缘隔离区的两侧壁与第一电极和第二电极的结合处为叉指状结合，能够提升绝缘隔离区的强度，从而增加封装支架的强度。
在该LED模组的制作方法中，在对齐纳二极管和LED芯片进行固晶前，先利用第一凸部和第二凸部定位固晶位置，可避免固晶过程中齐纳二极管和LED芯片发生偏移，能提高LED器件的光色一致性；另外，在打线之前，先利用第一凸部和第二凸部定位打线位置，能有效提高打线精度，缩短焊线距离，提高引线的可靠性。
在上述实施例中，LED芯片为垂直型LED芯片或正装型LED芯片。当LED芯片为垂直型LED芯片时，该LED芯片的负极通过银胶或助焊剂与第二电极连接；当LED芯片为正装型LED芯片时，该LED芯片通过固晶胶固定于第二电极上，且该LED芯片的负极通过引线与第二电极连接。可以理解，上述实施例中的齐纳二极管为垂直型齐纳二极管，该齐纳二极管的负极，通过银胶与第一电极相连。
优选地，上述实施例中的树脂体包括TiO2、SiO2、BaSO4和ZnO填充粒子的一种或多种组合。
优选地，上述实施例中的第绝缘隔离区和绝缘坝为利用聚酯PCT、环氧树脂注塑化合物或片状模塑料注塑制成。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，故凡未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种封装基板，其特征在于，包括：第一电极、第二电极和绝缘隔离区，所述绝缘隔离区设置于所述第一电极和所述第二电极之间；
所述第一电极具有位于相同端的第一凸部和第二凸部，所述第二电极具有第三凸部，所述第一电极的第一凸部及第二凸部与所述第二电极的第三凸部间隔交错设置；
所述绝缘隔离区的第一侧壁具有第一凹部和第二凹部，第二侧壁具有第三凹部，所述第一凹部与所述第一凸部相吻合，所述第二凹部与所述第二凸部相吻合，且所述第三凹部与所述第三凸部相吻合，使得所述绝缘隔离区与所述第一电极和所述第二电极的结合面为呈凹凸状的叉指结构。
2.如权利要求1所述的封装基板，其特征在于，所述第一凸部和所述第二凸部均为矩形凸部、三角形凸部或半圆形凸部，以使所述第一凸部和所述第二凸部中的任一个标识齐纳固晶区、及所述第一凸部和所述第二凸部中的另一个标识LED打线区并正对LED固晶区，所述第三凸部为矩形凸部、三角形凸部或半圆形凸部，以标识所述第二电极上的齐纳打线区。
3.如权利要求2所述的封装基板，其特征在于，所述齐纳固晶区的面积等于或略大于齐纳二极管的面积，所述LED固晶区的面积大于LED芯片的面积。
4.一种LED器件，其特征在于，包括：第一反射杯和一个如权利要求2所述的封装基板，所述第一反射杯围设于所述封装基板的外沿；
在所述齐纳固晶区上固定有一齐纳二级管，所述齐纳二级管通过引线与所述齐纳打线区连接；
在所述LED固晶区上固定有一LED芯片，所述LED芯片通过引线与所述LED打线区连接。
5.如权利要求4所述的LED器件，其特征在于，所述LED芯片上粘接有荧光片，所述荧光片的面积大于或等于所述LED芯片发光面的面积；
所述第一反射杯内填充有树脂体，所述树脂体围绕于所述LED芯片及所述荧光片的周围，所述树脂体的上表面与所述荧光片的上表面齐平。
6.如权利要求4所述的LED器件，其特征在于，所述树脂体包括TiO2、SiO2、BaSO4和ZnO填充粒子的一种或多种组合。
7.如权利要求4所述的LED器件，其特征在于，所述LED芯片通过多根引线与所述第一电极连接，以减小单根引线的电流密度。
8.一种LED模组，其特征在于，包括：第二反射杯和两个如权利要求1所述的封装基板，所述第二反射杯围设于所述两个封装基板的外沿，所述两个封装基板并列设置且通过绝缘坝连接；所述两个封装基板包括第1个封装基板和第2个封装基板；
在所述第1个封装基板的第一凸部和所述第2个封装基板的第二凸部分别固定有第一齐纳二极管、第二齐纳二极管，所述第一齐纳二极管通过引线与所述第1个封装基板的第三凸部连接，所述第二齐纳二极管通过引线与所述第2个封装基板的第三凸部连接；
在所述第1个封装基板的第二电极和所述第2个封装基板的第二电极上分别固定有第一LED芯片、第二LED芯片，所述第一LED芯片与所述第1个封装基板的第二凸部正对设置且相连，所述第二LED芯片与所述第2个封装基板的第一凸部正对设置且通过引线相连。
9.一种LED模组，其特征在于，包括第三反射杯和N个如权利要求1所述的封装基板，所述第三反射杯围设于N个封装基板的外沿；所述N个封装基板并列设置且通过绝缘坝连接；N为整数，且N≥3；
在所述N个封装基板中的第2个封装基板至第N-1个封装基板的第一电极上固定有齐纳二极管，每个所述齐纳二极管位于对应封装基板的第一凸部和第二凸部中的任一个上，每个所述齐纳二级管通过引线与所述对应封装基板的第三凸部连接；
在所述第2个封装基板至所述第N-1个封装基板的第二电极的中部固定有LED芯片，每个所述LED芯片通过引线与所述对应封装基板的第一凸部和第二凸部中的另一个相连；
分别在所述N个封装基板中的第1个封装基板的第一凸部和第N个封装基板的第二凸部固定有第一齐纳二极管、第二齐纳二极管，所述第一齐纳二极管通过引线与所述第1个封装基板的第三凸部连接，所述第二齐纳二极管通过引线与所述第N个封装基板的第三凸部连接；
分别在所述第1个封装基板的第二电极和所述第N个封装基板的第二电极上固定有第一LED芯片、第二LED芯片，所述第一LED芯片与所述第1个封装基板的第二凸部正对设置并通过引线相连，所述第二LED芯片与所述第N个封装基板的第一凸部正对设置并通过引线相连。
10.一种LED模组的制作方法，其特征在于，包括如下步骤：
将金属片制成多个封装基板；其中，每个封装基板包含彼此分离的第一电极和第二电极，所述第一电极的具有位于相同端的第一凸部和第二凸部，所述第二电极具有一个第三凸部，所述第一电极的第一凸部及第二凸部与所述第二电极的第三凸部间隔交错设置；
将所述多个封装基板分成M个模组，每个模组包括至少一个封装基板；M为整数，且M≥1；
分别在所述每个模组的外沿注入塑胶，形成反射杯；
向所述每个模组中各封装基板的第一电极和第二电极之间注入塑胶，形成与所述第一电极和所述第二电极的结合面呈凹凸状叉指结构的绝缘隔离区；并向所述每个模组中相邻封装基板之间注入塑胶，形成绝缘坝，所述绝缘坝的两个侧壁分别与所述相邻封装基板的绝缘隔离区连接；
通过所述每个模组中各封装基板上的第一凸部和第二凸部定位齐纳二极管和LED芯片的固晶位置，并进行固晶；
分别将固定于所述各封装基板上的齐纳二极管的正极通过引线与对应的第三凸部连接，负极与对应的第一电极连接；以及分别将固定于各封装基板上的每个LED芯片的正极通过引线与对应的第一凸部或第二凸部连接，负极与对应的第二电极连接；
在所述各个封装基板的每个LED芯片上粘接荧光片；
采用点胶工艺向所述反射杯内注入树脂体，以使所述树脂体填充于所述每个模组的LED芯片及荧光片的周围，且所述树脂体的上表面与所述荧光片的上表面齐平；
待所述树脂体固化后，切割相邻模组之间的反射杯，形成单个LED模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811330516.7A CN109346594B (zh) | 2018-11-09 | 2018-11-09 | 一种封装基板、led器件、led模组及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811330516.7A CN109346594B (zh) | 2018-11-09 | 2018-11-09 | 一种封装基板、led器件、led模组及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109346594A true CN109346594A (zh) | 2019-02-15 |
| CN109346594B CN109346594B (zh) | 2024-02-23 |
Family
ID=65312858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811330516.7A Active CN109346594B (zh) | 2018-11-09 | 2018-11-09 | 一种封装基板、led器件、led模组及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346594B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114639764A (zh) * | 2022-03-10 | 2022-06-17 | 深圳市聚飞光电股份有限公司 | 一种led支架、led灯珠及其制作方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054716A (en) * | 1997-01-10 | 2000-04-25 | Rohm Co., Ltd. | Semiconductor light emitting device having a protecting device |
| TW565015U (en) * | 2003-05-01 | 2003-12-01 | Coretek Opto Corp | Structure of low-capacitance and easy-packaged optoelectronic device |
| CN2726130Y (zh) * | 2004-08-26 | 2005-09-14 | 金利精密工业股份有限公司 | 发光二极体支架 |
| KR100856493B1 (ko) * | 2007-03-10 | 2008-09-04 | 서울반도체 주식회사 | 방열형 ｌｅｄ 패키지 |
| CN201514944U (zh) * | 2009-09-25 | 2010-06-23 | 深圳莱特光电有限公司 | 一种内部固焊结构的led |
| US20110284888A1 (en) * | 2010-05-21 | 2011-11-24 | Nobuhiro Nishiyama | Semiconductor light-emitting device |
| CN103247750A (zh) * | 2012-02-03 | 2013-08-14 | 隆达电子股份有限公司 | 发光装置 |
| KR20140023684A (ko) * | 2012-08-17 | 2014-02-27 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| CN103682064A (zh) * | 2012-08-31 | 2014-03-26 | 展晶科技(深圳)有限公司 | 侧向发光二极管及其封装方法 |
| KR20180003327A (ko) * | 2016-06-30 | 2018-01-09 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 포함하는 조명 장치 |
| CN209822684U (zh) * | 2018-11-09 | 2019-12-20 | 广东晶科电子股份有限公司 | 一种封装基板、led器件及led模组 |
-
2018
- 2018-11-09 CN CN201811330516.7A patent/CN109346594B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054716A (en) * | 1997-01-10 | 2000-04-25 | Rohm Co., Ltd. | Semiconductor light emitting device having a protecting device |
| TW565015U (en) * | 2003-05-01 | 2003-12-01 | Coretek Opto Corp | Structure of low-capacitance and easy-packaged optoelectronic device |
| CN2726130Y (zh) * | 2004-08-26 | 2005-09-14 | 金利精密工业股份有限公司 | 发光二极体支架 |
| KR100856493B1 (ko) * | 2007-03-10 | 2008-09-04 | 서울반도체 주식회사 | 방열형 ｌｅｄ 패키지 |
| CN201514944U (zh) * | 2009-09-25 | 2010-06-23 | 深圳莱特光电有限公司 | 一种内部固焊结构的led |
| US20110284888A1 (en) * | 2010-05-21 | 2011-11-24 | Nobuhiro Nishiyama | Semiconductor light-emitting device |
| CN103247750A (zh) * | 2012-02-03 | 2013-08-14 | 隆达电子股份有限公司 | 发光装置 |
| KR20140023684A (ko) * | 2012-08-17 | 2014-02-27 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| CN103682064A (zh) * | 2012-08-31 | 2014-03-26 | 展晶科技(深圳)有限公司 | 侧向发光二极管及其封装方法 |
| KR20180003327A (ko) * | 2016-06-30 | 2018-01-09 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 포함하는 조명 장치 |
| CN209822684U (zh) * | 2018-11-09 | 2019-12-20 | 广东晶科电子股份有限公司 | 一种封装基板、led器件及led模组 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114639764A (zh) * | 2022-03-10 | 2022-06-17 | 深圳市聚飞光电股份有限公司 | 一种led支架、led灯珠及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109346594B (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106848045B (zh) | 发光装置以及液晶显示器 | |
| EP2704219B1 (en) | Method for producing light-emitting device, and light-emitting device | |
| KR20100115365A (ko) | 발광 장치 | |
| CN101123286A (zh) | 发光二极管封装结构和方法 | |
| US20130244355A1 (en) | Method for manufacturing light emitting diode package | |
| CN102347436A (zh) | 一种led器件和晶圆级led器件以及二者的封装结构 | |
| CN103887410B (zh) | 发光二极管制造方法 | |
| CN102130282A (zh) | 白光led封装结构及封装方法 | |
| CN205406565U (zh) | 一种csp led | |
| CN105591010B (zh) | Led芯片、led支架以及led芯片的封装方法 | |
| CN109346594A (zh) | 一种封装基板、led器件、led模组及其制作方法 | |
| TW201244178A (en) | LED package and method for manufacturing the same | |
| CN106531865A (zh) | 一种紫外led封装用的围坝陶瓷基板制备方法 | |
| CN202712176U (zh) | 使用透明氧化物基板的led封接结构 | |
| CN103489994B (zh) | 一种强粘结性、高可靠性白光led芯片 | |
| CN208904061U (zh) | 芯片封装结构及电子设备 | |
| CN101436625A (zh) | 白光发光二极管的封装方法 | |
| CN106887505B (zh) | 一种单面发光芯片级led的制作方法 | |
| CN201699054U (zh) | 贴片发光二极管 | |
| CN209822684U (zh) | 一种封装基板、led器件及led模组 | |
| CN104425680B (zh) | 发光二极管封装结构 | |
| CN110473948B (zh) | 一种led封装方法及封装结构 | |
| CN107492545A (zh) | 立体的多面发光的led线路板封装模组及制作方法 | |
| CN103219329A (zh) | 发光二极管装置及其制造方法 | |
| CN204230289U (zh) | Led芯片及用于led芯片的led支架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |