CN109327965A - 孤立区域确定方法、装置、存储介质及计算机设备 - Google Patents

孤立区域确定方法、装置、存储介质及计算机设备 Download PDF

Info

Publication number
CN109327965A
CN109327965A CN201811407039.XA CN201811407039A CN109327965A CN 109327965 A CN109327965 A CN 109327965A CN 201811407039 A CN201811407039 A CN 201811407039A CN 109327965 A CN109327965 A CN 109327965A
Authority
CN
China
Prior art keywords
area
test zone
test
subregion
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811407039.XA
Other languages
English (en)
Other versions
CN109327965B (zh
Inventor
陈黎阳
罗畅
李志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201811407039.XA priority Critical patent/CN109327965B/zh
Publication of CN109327965A publication Critical patent/CN109327965A/zh
Application granted granted Critical
Publication of CN109327965B publication Critical patent/CN109327965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0002Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及一种孤立区域确定方法、装置、存储介质及计算机设备,获取电路板的线路设计图案;从线路设计图案选择测试区域;当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。在根据线路设计图案制作印刷电路板之前,根据线路图形面积与测试区域面积的比值预先对线路设计图案的孤立区域进行检测、从而可以避免出现铜厚超标的情况,保证印刷电路板的质量。

Description

孤立区域确定方法、装置、存储介质及计算机设备
技术领域
本申请涉及印制电路板技术领域,特别是涉及一种孤立区域确定方法、装置、存储介质及计算机设备。
背景技术
印制电路板(Printed Circuit Board,PCB)是一种应用非常广泛的电子部件,其生产过程包括开料、钻孔、沉铜、图形转移、图形电镀、退膜、蚀刻及绿油等,其中,图形电镀是指在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层。
然而,由于电子线路和图形的设计具有随机性,存在分布不均匀的情况,当局部位置过于孤立时,在图形电镀的过程中,由于电化学原理,在孤立区域的电力线分布非常密集,孤立区域的局部电流大于平均电流,从而导致孤立区域图形的电镀铜厚度远远大于平均值,铜厚超标会导致一系列的问题,如:蚀刻短路,印刷电路板需要返工或报废等。
发明内容
基于此,有必要针对现有技术存在的问题,提供一种预先对电路板的孤立区域进行检测的孤立区域确定方法、装置、存储介质及计算机设备。
一种孤立区域确定方法,包括:
获取电路板的线路设计图案;
从所述线路设计图案选择测试区域;
当所述测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定所述测试区域为孤立区域。
在其中一个实施例中,从所述线路设计图案选择测试区域,包括:
将所述线路设计图案划分为第一数量的子区域;
从所述子区域中选择第二数量的测试子区域;
当所述第二数量的测试子区域的面积总和达到第二预设阈值,或者,当所述第二数量的测试子区域的面积总和与所述线路设计图案的面积的比值达到第三预设阈值时,将所述第二数量的测试子区域组成的区域作为测试区域。
在其中一个实施例中,所述子区域的面积相等。
在其中一个实施例中,所述第二数量小于所述第一数量。
在其中一个实施例中,所述第二数量的测试子区域中,任一测试子区域与至少一个其他测试子区域相邻。
在其中一个实施例中,还包括:
当所述测试区域包括金属孔/金属槽时,获取所述金属孔/金属槽的有效面积与所述线路图形面积的面积总和,当所述面积总和与所述测试区域面积的比值小于或等于所述第一预设阈值时,确定所述测试区域为孤立区域,所述金属孔/金属槽的有效面积为所述金属孔/金属槽的面积的一半。
在其中一个实施例中,还包括:
根据所述线路图形面积及所述测试区域面积确定所述孤立区域对应的图形补偿面积,所述图形补偿面积及所述线路图形面积的面积总和与所述测试区域面积的比值大于所述第一预设阈值。
一种孤立区域确定装置,包括:
设计图案获取模块,用于获取电路板的线路设计图案;
测试区域选择模块,用于从所述线路设计图案选择测试区域;
孤立区域确定模块,用于当所述测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定所述测试区域为孤立区域。
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现上述孤立区域确定方法的步骤。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述孤立区域确定方法的步骤。
上述孤立区域确定方法、装置、存储介质及计算机设备,获取电路板的线路设计图案;从线路设计图案选择测试区域;当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。在根据线路设计图案制作印刷电路板之前,根据线路图形面积与测试区域面积的比值预先对线路设计图案的孤立区域进行检测、图形补偿、从而可以避免出现铜厚超标的情况,保证印刷电路板的质量。
附图说明
图1为理想状态的电力线分布图;
图2为电路板的电力线分布图;
图3为一个实施例中孤立区域确定方法的流程示意图;
图4为一个实施例中从线路设计图案选择测试区域的流程示意图;
图5为一个实施例中将线路设计图案划分为多个子区域的示例图;
图6为一个实施例中从线路设计图案选择测试子区域的示例图;
图7为一个实施例中电路板线路设计图案处理方法的流程示意图;
图8为一个实施例中孤立区域确定装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
图形电镀是PCB制作过程中的重要工艺,在电镀过程中,电镀电流是影响电镀铜厚的重要因素。电极在没有极化和未受到其他因素干扰的情况下,由于阳极与阴极的相对位置存在远近,其所产生的高低电流分布成为一级电流分布,一级电流分布完全取决于镀槽的几何形状,即阴阳极的距离、排列、大小、形状等。如图1所示,为理想状态的电力线分布图,理想状态下,阴阳极排列较为规则,电力线分布较为均匀。
一级电流分布对镀铜层的影响最大,主要控制镀层的表面结构,通常来说,在阴极的各边缘处,会有较多的电力线分布。如图2所示,对于电路板来说,由于其线路排列比较难掌握,而阳极基本固定不变,当电路板的线路设计图案存在孤立区域时,该孤立区域的电力线分布非常密集,导致该区域的局部电流大于常规电流,使得镀层偏厚。
为了防止出现上述问题,本申请提出一种孤立区域确定方法,该方法可以应用于印刷电路板线路设计及制作工艺,具体可以是在线路板的线路设计完成后,预先对设计好的线路设计图案进行孤立区域的确定,从而可以针对孤立区域执行相应处理,避免在线路板制作过程中出现镀层偏厚的情况。
在一个实施例中,如图3所示,孤立区域确定方法包括以下步骤:
步骤S100,获取电路板的线路设计图案。在电路板的线路设计完成后,在根据电路板的线路设计图案制作相应的电路板之前,获取电路板的线路设计图案以确定该线路设计图案是否存在孤立区域。
步骤S200,从线路设计图案选择测试区域。在确定线路设计图案是否存在孤立区域时,可以从该线路设计图案选择测试区域来进行测试,每次测试选择的测试区域的大小可以相同,也可以不同,即可以是选择满足预设面积要求的区域作为测试区域,也可以是选择面积大于预设面积要求的区域作为测试区域。例如,假定预设面积要求为大于等于80mm2,则可以选择面积为80mm2的区域作为测试区域进行测试,也可以是选择面积为90mm2的区域作为测试区域。
步骤S300,当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。
一般来说,孤立区域内的线路较少,因此,在对选择的测试区域进行测试时,可以根据测试区域中的线路图形面积来判断该测试区域是否属于孤立区域。具体地,可以根据测试区域中的线路图形面积与测试区域面积的比值来判断,当该比值小于或者等于第一预设阈值时,即表示该区域内所包含的线路低于标准值,可以确定该测试区域为孤立区域。第一预设阈值具体可以为5%至30%。在确定孤立区域后,可以针对该孤立区域执行相应处理,避免在线路板制作过程中出现镀层偏厚的情况。
本实施例提供一种孤立区域确定方法,在根据线路设计图案制作印刷电路板之前,根据线路图形面积与测试区域面积的比值预先对线路设计图案的孤立区域进行检测、图形补偿,从而可以避免出现铜厚超标的情况,保证印刷电路板的质量。
在一个实施例中,如图4所示,步骤S200中,从线路设计图案选择测试区域,包括步骤S210至步骤S250。
步骤S210,将线路设计图案划分为第一数量的子区域。
具体地,如图5所示,将图示线路设计图案(为便于理解,图中仅画出线路设计图案框架,具体线路未示出)划分为第一数量的子区域(小方块)。在进行子区域划分时,可以根据线路设计图案的长边以及短板的尺寸进行划分,另外,为了保证精度要求,可以将第一数量设为一较大的值,例如,第一数量的具体数值可以是1000以上的数值。
需要说明的是,图5中所示的子区域划分情况仅为了对步骤S210进行解释说明,在实际处理过程中,子区域的形状可以是其他形状,如菱形、梯形、矩形等,划分得到的子区域数量大于图5所示的子区域数量。另外,划分的子区域的面积可以相同,也可以不同。
步骤S230,从子区域中选择第二数量的测试子区域。
在将线路设计图案划分为多个子区域后,从子区域中选择第二数量的子区域作为测试子区域。具体地,参考图5,可以从左上角第一个子区域开始选择测试子区域(标有斜线的小方块),测试子区域的数量为第二数量。
步骤S250,当第二数量的测试子区域的面积总和达到第二预设阈值,或者,当第二数量的测试子区域的面积总和与线路设计图案的面积的比值达到第三预设阈值时,将第二数量的测试子区域组成的区域作为测试区域。
当选择一定数量(第二数量)的子区域为测试子区域后,需要判断第二数量的测试子区域所组成的区域的大小是否满足测试区域的大小要求。具体地,可以根据第二数量的测试子区域的面积总和来判断,当该面积总和达到第二预设阈值时,判断达到测试区域的面积大小要求,可以将第二数量的测试子区域组成的区域作为测试区域,例如,对于尺寸为450mm*610mm的电路板来说,测试区域面积的第二预设阈值可以是50mm2至200mm2
另外,当电路板的尺寸发生变化时,如大于450mm*610mm或者小于450mm*610mm,且变化程度较大时,也可以是根据第二数量的测试子区域的面积总和与线路设计图案的面积的比值来判断,当该比值达到第三预设阈值时,判断达到测试区域的面积大小要求,可以将第二数量的测试子区域组成的区域作为测试区域,例如,第三预设阈值的取值可以是万分之一至万分之二十(0.01%至0.2%)。
本实施例通过对线路设计图案进行区域划分,根据划分的区域可以选择合适大小的测试区域,提高测试准确度。
在一个实施例中,子区域的面积相等。参考图5,图中的子区域为面积相等的小方块,将线路设计图案划分为多个面积相等的子区域后,在选择测试区域时,可以按照标准选择合适数量的子区域作为测试子区域即可,从而使得测试区域的选择更加方便准确。
在一个实施例中,第二数量小于第一数量。一般来说,测试区域的面积大小只要达到预设要求即可,因此,第二数量小于第一数量。例如,对于尺寸为450mm*610mm的电路板来说,测试区域面积的第二预设阈值设定为200mm2,若将该电路板划分为多个面积为50mm2的子区域,则第一数量N1的值为第二数量N2的值为N2<N1。
可以理解,在满足测试区域面积大小要求的前提下,第二数量的取值越小,确定孤立区域的准确度越高。
例如,如图6所示,线路设计图案所划分的子区域包括A1至A4,B1至B4,C1至C4,其中A1至A4的线路比较稀疏,其包含的线路图形为a1至a4,B1至B4的线路比较密集,其包含的线路图形为b1至b4,并且选择其中4个子区域作为测试子区域即可满足测试区域的面积大小要求。
若将第二数量定为4,如选择A1至A4为测试子区域,则测试区域中的线路图形面积与测试区域面积的比值为:
其中,P1为测试区域中的线路图形面积与测试区域面积的比值,Sa1至Sa4分别为线路图形a1至a4的面积,SA1为A1的面积。
由于A1至A4的线路比较稀疏,使得Sa1至Sa4较小,导致P1小于第一预设阈值,此时确定由A1至A4组成的测试区域为孤立区域,需要对A1至A4进行相应的处理。
若将第二数量定为8,如选择A1至A4、B1至B4为测试子区域,则测试区域中的线路图形面积与测试区域面积的比值为:
其中,P2为测试区域中的线路图形面积与测试区域面积的比值,Sa1至Sa4分别为线路图形a1至a4的面积,Sb1至Sb4分别为线路图形b1至b4的面积,SA1为A1的面积。
由于A1至A4的线路比较稀疏,使得Sa1至Sa4较小,而由于B1至B4的线路比较密集,使得Sb1至Sb4较大,导致P2达到第一预设阈值,此时确定由A1至A4、B1至B4组成的测试区域不属于孤立区域,无需对A1至A4、B1至B4进行相应的处理。
根据上述内容可以看出,当第二数量定为4时,可以准确判断出A1至A4为孤立区域,而当第二数量为8时,则存在错判的情况。因此,在满足测试区域面积大小要求的前提下,通过减小第二数量的取值,即减小选择的测试区域的面积,可以有助于提高确定孤立区域的准确度。
需要说明的是,在对线路设计图案的所有区域进行孤立区域的检测时,在正常情况下,应保证基于满足预设面积要求的最小面积完成对所有区域的检测。例如,参考图6,假定满足预设面积要求的最小面积为三个小方块的面积,则在第一次进行孤立区域检测时,可以以A1为核心区域,则第一次的测试区域的组合包括:(A1、B1、C1)、(A1、A2、A3)、(A1、B1、B2)、(A1、A2、B2)。在完成对上述组合的测试后,在第二次进行孤立区域检测时,可以以A2为核心区域,则第二次的测试区域的组合包括:(A2、A1、B1)、(A2、A1、B2)、(A2、B2、B1)、(A2、B2、C2)、(A2、B2、B3)、(A2、A3、B3)、(A2、B2、A3)。在完成对上述组合的测试后,在第三次进行孤立区域检测时,可以以A3为核心区域,进行孤立区域的检测,依次类推,直到所有区域都作为核心区域,并对相应的所有测试区域组合完成孤立区域的测试为止。
根据上述方法依次完成对所有区域的检测,一方面,由于所有测试区域均为满足要求的最小面积,可以保证孤立区域检测的准确度最高;另一方面,在上述方法检测准确度最高的前提下,也无需去选择其他测试面积(如四个小方块)进行检测,从而可以提高检测效率。
在一个实施例中,第二数量的测试子区域中,任一测试子区域与至少一个其他测试子区域相邻。为保证所有测试子区域可以组成一个连通的区域,本实施例中的“相邻”是指边相邻。
在选择测试子区域时,可以是依次选择相邻的子区域作为测试子区域。参考图6,在从A1至A4、B1至B4中选择测试子区域时,若第一次选择A1,则第二次可以选择与A1相邻的A2或者B1;若第二次选择A2,则第三次可以选择与A1相邻的B1或者与A2相邻的A3或B2,依次类推。在进行测试子区域选择时,下一次选择的测试子区域为与已选择的测试子区域相邻的子区域,可以保证所有的测试子区域都为相连接的子区域,从而使得所有测试子区域构成一个总的测试区域。
可以理解,在实际处理过程中,也可以先选择非相邻的子区域,只要在后续过程中选择的相邻区域与先选择的非相邻的子区域分别相邻即可。例如,第一次选择A1,第二次选择A4,第三次选择A2,第四次选择A3;或者,第一次选择A1,第二次选择A4,第三次选择B1,第四次选择B2,第五次选择B3,第六次选择B4。
可以理解,上述所列举的选择测试子区域的实例,仅出于对本实施例中测试子区域满足相邻条件进行解释说明的目的,本实施例中并未涉及测试子区域数量限定的内容。
在一个实施例中,孤立区域确定方法还包括:当测试区域包括金属孔/金属槽时,获取金属孔/金属槽的有效面积与线路图形面积的面积总和,当面积总和与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域,金属孔/金属槽的有效面积为金属孔/金属槽的面积的一半。当测试区域包括金属孔/金属槽时,根据金属孔/金属槽的有效面积进行孤立区域的判断,可以提高判断准确度。
在一个实施例中,孤立区域确定方法还包括:根据线路图形面积及测试区域面积确定孤立区域对应的图形补偿面积,图形补偿面积及线路图形面积的面积总和与测试区域面积的比值大于第一预设阈值。
在确定孤立区域后,针对该孤立区域计算对应的图形补偿面积,从而使得该孤立区域“不孤立”。具体的,可以通过以下公式得到图形补偿面积:
ΔS>Pst1*S2-S1
其中,Pst1为第一预设阈值,ΔS为图形补偿面积,S1为该孤立区域内的线路图形面积,S2为测试区域面积。另外,当测试区域包括金属孔/金属槽时,S1为金属孔/金属槽的有效面积与线路图形面积的面积总和。
进一步地,在得到孤立区域对应的图形补偿面积后,可以在该孤立区域增加对应面积大小的线路图形,例如,增加非功能性焊盘、改变密集线路的排布以使得更多的线路经过该孤立区域等。
本实施例针对孤立区域计算对应的图形补偿面积,从而可以根据图形补偿面积对孤立区域执行相应处理,避免在线路板制作过程中出现镀层偏厚的情况。
在一个实施例中,在确定电路板的线路设计图案存在孤立区域后,PCB制造厂商也可以采用其他的方式制作对应的电路板,如采用全板电镀的制作方式,全板电镀是对整个电路板进行电镀,孤立区域对镀铜的厚度影响不大,从而可以避免孤立区域出现铜厚超标的问题。
在一个实施例中,如图7所示,提供一种电路板线路设计图案处理方法,该方法包括以下步骤:
(1)获取电路板的线路设计图案;
(2)将线路设计图案划分为第一数量的子区域;
(3)从子区域中选择第二数量的测试子区域;
(4)判断测试子区域的面积总和是否达到第二预设阈值,或者,判断该面积总和与线路设计图案的面积的比值是否达到第三预设阈值,若上述条件都不满足,则增加第二数量的值,返回步骤(3),或者增加新的测试子区域,并重新进行判断;若满足上述条件中的至少一个,则执行步骤(5);
(5)将所有符合(4)所表述的条件的所有可能的各种组成的测试子区域作为测试区域。
(6)判断测试区域是否包括金属孔/金属槽,若不包含,则执行步骤(7);若包含,则执行步骤(8);
(7)判断线路图形面积与测试区域面积的比值是否小于或等于第一预设阈值,若否,则确定测试区域为非孤立区域;若是,则确定测试区域为孤立区域,执行步骤(9);
(8)判断金属孔/金属槽的有效面积与线路图形面积的面积总和与测试区域面积的比值是否小于或等于第一预设阈值,若否,则确定测试区域为非孤立区域;若是,则确定测试区域为孤立区域,执行步骤(10);
(9)根据线路图形面积及测试区域面积确定孤立区域对应的图形补偿面积,执行步骤(11);
(10)根据金属孔/金属槽的有效面积与线路图形面积的面积总和及测试区域面积确定孤立区域对应的图形补偿面积,执行步骤(11);
(11)根据图形补偿面积对线路设计图案进行对应的处理。
上述电路板线路设计图案处理方法,在根据线路设计图案制作印刷电路板之前,根据线路图形面积与测试区域面积的比值预先对线路设计图案的孤立区域进行检测,并在确定孤立区域后对该孤立区域进行对应的处理,从而可以避免出现铜厚超标的情况,保证印刷电路板的质量。
应该理解的是,虽然图3、4、7的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图3、4、7中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,如图8所示,提供一种孤立区域确定装置,该装置包括:设计图案获取模块100、测试区域选择模块200及孤立区域确定模块300。
设计图案获取模块100用于获取电路板的线路设计图案。
测试区域选择模块200用于从线路设计图案选择测试区域。
孤立区域确定模块300用于当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。
在一个实施例中,测试区域选择模块200还用于:将线路设计图案划分为第一数量的子区域;从子区域中选择第二数量的测试子区域;当第二数量的测试子区域的面积总和达到第二预设阈值,或者,当第二数量的测试子区域的面积总和与线路设计图案的面积的比值达到第三预设阈值时,将第二数量的测试子区域组成的区域作为测试区域。
在一个实施例中,孤立区域确定模块300还用于:当测试区域包括金属孔/金属槽时,获取金属孔/金属槽的有效面积与线路图形面积的面积总和,当面积总和与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域,金属孔/金属槽的有效面积为金属孔/金属槽的面积的一半。
在一个实施例中,参考图8,该装置还包括:补偿面积确定模块400,用于根据线路图形面积及测试区域面积确定孤立区域对应的图形补偿面积,图形补偿面积及线路图形面积的面积总和与测试区域面积的比值大于第一预设阈值。
在一个实施例中,补偿面积确定模块400还用于:当测试区域包括金属孔/金属槽时,根据金属孔/金属槽的有效面积与线路图形面积的面积总和及测试区域面积确定孤立区域对应的图形补偿面积。
关于孤立区域确定装置的具体限定可以参见上文中对于孤立区域确定方法的限定,在此不再赘述。上述孤立区域确定装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:获取电路板的线路设计图案。从线路设计图案选择测试区域。当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:将线路设计图案划分为第一数量的子区域。从子区域中选择第二数量的测试子区域。当第二数量的测试子区域的面积总和达到第二预设阈值,或者,当第二数量的测试子区域的面积总和与线路设计图案的面积的比值达到第三预设阈值时,将第二数量的测试子区域组成的区域作为测试区域。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:当测试区域包括金属孔/金属槽时,获取金属孔/金属槽的有效面积与线路图形面积的面积总和,当面积总和与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域,金属孔/金属槽的有效面积为金属孔/金属槽的面积的一半。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:根据线路图形面积及测试区域面积确定孤立区域对应的图形补偿面积,图形补偿面积及线路图形面积的面积总和与测试区域面积的比值大于第一预设阈值。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:获取电路板的线路设计图案。从线路设计图案选择测试区域。当测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:将线路设计图案划分为第一数量的子区域。从子区域中选择第二数量的测试子区域。当第二数量的测试子区域的面积总和达到第二预设阈值,或者,当第二数量的测试子区域的面积总和与线路设计图案的面积的比值达到第三预设阈值时,将第二数量的测试子区域组成的区域作为测试区域。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:当测试区域包括金属孔/金属槽时,获取金属孔/金属槽的有效面积与线路图形面积的面积总和,当面积总和与测试区域面积的比值小于或等于第一预设阈值时,确定测试区域为孤立区域,金属孔/金属槽的有效面积为金属孔/金属槽的面积的一半。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据线路图形面积及测试区域面积确定孤立区域对应的图形补偿面积,图形补偿面积及线路图形面积的面积总和与测试区域面积的比值大于第一预设阈值。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种孤立区域确定方法,其特征在于,包括:
获取电路板的线路设计图案;
从所述线路设计图案选择测试区域;
当所述测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定所述测试区域为孤立区域。
2.根据权利要求1所述的孤立区域确定方法,其特征在于,从所述线路设计图案选择测试区域,包括:
将所述线路设计图案划分为第一数量的子区域;
从所述子区域中选择第二数量的测试子区域;
当所述第二数量的测试子区域的面积总和达到第二预设阈值,或者,当所述第二数量的测试子区域的面积总和与所述线路设计图案的面积的比值达到第三预设阈值时,将所述第二数量的测试子区域组成的区域作为测试区域。
3.根据权利要求2所述的孤立区域确定方法,其特征在于,所述子区域的面积相等。
4.根据权利要求2所述的孤立区域确定方法,其特征在于,所述第二数量小于所述第一数量。
5.根据权利要求2所述的孤立区域确定方法,其特征在于,所述第二数量的测试子区域中,任一测试子区域与至少一个其他测试子区域相邻。
6.根据权利要求1所述的孤立区域确定方法,其特征在于,还包括:
当所述测试区域包括金属孔/金属槽时,获取所述金属孔/金属槽的有效面积与所述线路图形面积的面积总和,当所述面积总和与所述测试区域面积的比值小于或等于所述第一预设阈值时,确定所述测试区域为孤立区域,所述金属孔/金属槽的有效面积为所述金属孔/金属槽的面积的一半。
7.根据权利要求1所述的孤立区域确定方法,其特征在于,还包括:
根据所述线路图形面积及所述测试区域面积确定所述孤立区域对应的图形补偿面积,所述图形补偿面积及所述线路图形面积的面积总和与所述测试区域面积的比值大于所述第一预设阈值。
8.一种孤立区域确定装置,其特征在于,包括:
设计图案获取模块,用于获取电路板的线路设计图案;
测试区域选择模块,用于从所述线路设计图案选择测试区域;
孤立区域确定模块,用于当所述测试区域中的线路图形面积与测试区域面积的比值小于或等于第一预设阈值时,确定所述测试区域为孤立区域。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
CN201811407039.XA 2018-11-23 2018-11-23 孤立区域确定方法、装置、存储介质及计算机设备 Active CN109327965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811407039.XA CN109327965B (zh) 2018-11-23 2018-11-23 孤立区域确定方法、装置、存储介质及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811407039.XA CN109327965B (zh) 2018-11-23 2018-11-23 孤立区域确定方法、装置、存储介质及计算机设备

Publications (2)

Publication Number Publication Date
CN109327965A true CN109327965A (zh) 2019-02-12
CN109327965B CN109327965B (zh) 2020-05-12

Family

ID=65258737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811407039.XA Active CN109327965B (zh) 2018-11-23 2018-11-23 孤立区域确定方法、装置、存储介质及计算机设备

Country Status (1)

Country Link
CN (1) CN109327965B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112672503A (zh) * 2020-10-20 2021-04-16 珠海杰赛科技有限公司 孤立图形设计方法、装置、存储介质及计算机设备
CN113033139A (zh) * 2021-05-19 2021-06-25 福莱盈电子股份有限公司 一种电路板表面化金面积的计算方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030226127A1 (en) * 2002-05-30 2003-12-04 Fujitsu Limited Designing method and a manufacturing method of an electronic device
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
JP2008140140A (ja) * 2006-12-01 2008-06-19 Mitsubishi Electric Corp プリント配線板設計支援システムおよび設計支援プログラム
CN101681384A (zh) * 2007-03-16 2010-03-24 新思科技有限公司 基于布线临界区域和全局临界区域的比较的随机产量改进
CN102663147A (zh) * 2012-02-28 2012-09-12 上海华力微电子有限公司 一种用于铜互连冗余金属图形的插入算法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030226127A1 (en) * 2002-05-30 2003-12-04 Fujitsu Limited Designing method and a manufacturing method of an electronic device
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
JP2008140140A (ja) * 2006-12-01 2008-06-19 Mitsubishi Electric Corp プリント配線板設計支援システムおよび設計支援プログラム
CN101681384A (zh) * 2007-03-16 2010-03-24 新思科技有限公司 基于布线临界区域和全局临界区域的比较的随机产量改进
CN102663147A (zh) * 2012-02-28 2012-09-12 上海华力微电子有限公司 一种用于铜互连冗余金属图形的插入算法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112672503A (zh) * 2020-10-20 2021-04-16 珠海杰赛科技有限公司 孤立图形设计方法、装置、存储介质及计算机设备
CN113033139A (zh) * 2021-05-19 2021-06-25 福莱盈电子股份有限公司 一种电路板表面化金面积的计算方法
CN113033139B (zh) * 2021-05-19 2021-08-31 福莱盈电子股份有限公司 一种电路板表面化金面积的计算方法

Also Published As

Publication number Publication date
CN109327965B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN109327965A (zh) 孤立区域确定方法、装置、存储介质及计算机设备
CN110519925B (zh) 一种快速推算pcb过孔孔铜厚度的方法
TWI753215B (zh) 鍍覆解析方法、鍍覆解析系統及鍍覆解析用的電腦程式
WO2022205714A1 (zh) 备用电路分派方法、装置、设备及介质
CN101826475B (zh) 掩模检查装置和方法以及虚拟图产生装置和方法
US20080199978A1 (en) System and method for film stress and curvature gradient mapping for screening problematic wafers
KR20190049826A (ko) 다기능 회로판 검출 모듈 및 검출 방법
CN107770974B (zh) 一种层间对准度检测模块的制作方法
US20240303800A1 (en) Method for Analyzing an Electrode Layer of a Battery Storage Device, Method for Producing a Battery Storage Device, and Production Unit
CN107787122A (zh) 电路板线路补偿方法和装置
CN105376963A (zh) 一种抓取内层补偿系数的方法
Hong et al. Lifetime prediction of electrochemical ion migration with various surface finishes of printed circuit boards
CN117493802A (zh) 一种电池极片面密度影响因子的确定方法及电子设备
CN106525114A (zh) 一种正片工艺中生产线制孔能力的测试方法
CN105115415A (zh) 一种线路板盲孔深度测试结构及其测试方法
CN106325004B (zh) Ldi曝光机能量均匀性检测方法
WO2019153631A1 (zh) 线路板的良品率预测方法
JP5097046B2 (ja) 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置
CN113391187B (zh) 一种电路板走线通流量的达标检测方法、系统及装置
CN106324349B (zh) 一种耐电性能测试方法及系统
CN111290219B (zh) 测量晶圆套刻精度的方法和设备、计算机可读存储介质
CN112198195B (zh) Pcb孔内镀层质量检测方法、装置及存储介质
CN206300604U (zh) 一种图形电镀测试单元
CN111697102A (zh) 一种分步印刷太阳能电池主副栅偏移的调整方法
Yeom et al. Full chip stress model for defect formation risk analysis in multilayer structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant