CN109314155B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109314155B
CN109314155B CN201780034118.8A CN201780034118A CN109314155B CN 109314155 B CN109314155 B CN 109314155B CN 201780034118 A CN201780034118 A CN 201780034118A CN 109314155 B CN109314155 B CN 109314155B
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
layer
disposed
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780034118.8A
Other languages
English (en)
Other versions
CN109314155A (zh
Inventor
李尚烈
金青松
文智炯
朴鲜雨
宋俊午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160038240A external-priority patent/KR102520536B1/ko
Priority claimed from KR1020160082381A external-priority patent/KR102539668B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN109314155A publication Critical patent/CN109314155A/zh
Application granted granted Critical
Publication of CN109314155B publication Critical patent/CN109314155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
    • G08C23/04—Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

根据一个实施例的半导体器件可以包括：发光结构，包括第一导电型半导体层、设置在第一导电型半导体层上的有源层、以及设置在有源层上的第二导电型半导体层；晶体管，设置在发光结构上，并包括半导体层、源电极、栅电极和漏电极；第二电极，设置在第二导电型半导体层上，并电连接到漏电极和第二导电型半导体层；第一接合焊盘，设置在发光结构上，并电连接到第一导电型半导体层；第二接合焊盘，设置在晶体管上，并电连接到源电极；以及第三接合焊盘，设置在晶体管上，并电连接到栅电极。

Description

半导体器件
技术领域
实施例涉及一种半导体器件。此外，实施例涉及包括半导体器件的显示面板、包括半导体器件的显示装置、以及包括半导体器件的通信装置。
背景技术
发光二极管(LED)是在施加电流时发光的半导体器件之一。发光二极管可以在低电压下发射高效率的光，因此具有优异的节能效果。随着发光二极管的亮度问题得到改善，发光二极管已经广泛地应用于各种装置，例如液晶显示装置的光源、电子标牌、显示器、家用电器等。这种半导体器件可以包括发光二极管、激光二极管、量子点器件等。
同时，已经研究了通过将晶体管连接到发光二极管来有效地驱动发光二极管的方法。由于构成发光二极管和晶体管的材料通常不同，因此已经研究了发光二极管和晶体管的材料和制造方法。此外，已经进行了研究以改善发光二极管和晶体管的特性并提高产率。
发明内容
技术问题
实施例可以提供能够提高光提取效率并提供有效驱动的半导体器件，以及包括该半导体器件的显示面板和显示装置。
实施例可以提供能够提高光提取效率、提供有效控制、和使用光来传送数据的通信装置。
技术方案
根据实施例的半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第二电极，设置在第二导电类型半导体层上并电连接到漏电极和第二导电类型半导体层；第一接合焊盘，设置在发光结构上并电连接到第一导电类型半导体层；第二接合焊盘，设置在晶体管上并电连接到源电极；以及第三接合焊盘，设置在晶体管上并电连接到栅电极。
根据实施例的显示面板包括：基板；半导体器件，设置在基板上，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第二电极，设置在第二导电类型半导体层上并电连接到漏电极和第二导电类型半导体层；第一接合焊盘，设置在发光结构上并电连接到第一导电类型半导体层；第二接合焊盘，设置在晶体管上并电连接到源电极；以及第三接合焊盘，设置在晶体管上并电连接到栅电极。
根据实施例的显示装置包括：基板；半导体器件，设置在基板上；以及控制单元，配置为控制半导体器件的光发射，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第二电极，设置在第二导电类型半导体层上并电连接到漏电极和第二导电类型半导体层；第一接合焊盘，设置在发光结构上并电连接到第一导电类型半导体层；第二接合焊盘，设置在晶体管上并电连接到源电极；以及第三接合焊盘，设置在晶体管上并电连接到栅电极。
根据实施例的通信装置包括：基板；半导体器件，设置在基板上；以及控制单元，配置为控制半导体器件的光发射，并调制和传送数据，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第二电极，设置在第二导电类型半导体层上并电连接到漏电极和第二导电类型半导体层；第一接合焊盘，设置在发光结构上并电连接到第一导电类型半导体层；第二接合焊盘，设置在晶体管上并电连接到源电极；以及第三接合焊盘，设置在晶体管上并电连接到栅电极。
根据实施例的半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第一电极，电连接到第一导电类型半导体层；以及第二电极，设置在第二导电类型半导体层上，并电连接到漏电极和第二导电类型半导体层。
根据实施例的显示面板包括：基板；半导体器件，设置在基板上，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第一电极，电连接到第一导电类型半导体层；以及第二电极，设置在第二导电类型半导体层上，并电连接到漏电极和第二导电类型半导体层。
根据实施例的显示装置包括：基板；半导体器件，设置在基板上；以及控制单元，配置为控制半导体器件的光发射，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第一电极，电连接到第一导电类型半导体层；以及第二电极，设置在第二导电类型半导体层上，并电连接到漏电极和第二导电类型半导体层。
根据实施例的通信装置包括：基板；半导体器件，设置在基板上；以及控制单元，配置为控制半导体器件的光发射，并调制和传送数据，其中，所述半导体器件包括：发光结构，包括第一导电类型半导体层，设置在第一导电类型半导体层上的有源层，以及设置在有源层上的第二导电类型半导体层；晶体管，设置在发光结构上，包括半导体层、源电极、栅电极和漏电极；第一电极，电连接到第一导电类型半导体层；以及第二电极，设置在第二导电类型半导体层上，并电连接到漏电极和第二导电类型半导体层。
有益效果
在根据实施例的半导体器件、和包括该半导体器件的显示面板和显示装置中，可以提高光提取效率，并且可以提供有效的驱动。
在根据实施例的通信装置中，可以提高光提取效率，可以提供有效控制，并且可以通过使用光来传送数据。
附图说明
图1是示出根据本发明实施例的半导体器件的视图。
图2a和图2b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。
图3a和图3b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。
图4a和图4b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。
图5a和图5b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。
图6a和图6b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。
图7a和图7b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。
图8a和图8b分别是示出根据本发明实施例的半导体器件的另一示例的平面图和截面图。
图9是图8a和图8b中所示的半导体器件的等效电路图。
图10a和图10b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。
图11a和图11b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。
图12a和图12b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。
图13a和图13b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一半导体层和第二半导体层的示例的平面图和截面图。
图14a和图14b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。
图15a和图15b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一晶体管和第二晶体管的示例的平面图和截面图。
图16a和图16b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。
图17a和图17b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第二电极的示例的平面图和截面图。
图18a和图18b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。
图19a和图19b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一绝缘层的示例的平面图和截面图。
图20a和图20b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。
图21a和图21b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。
图22a和图22b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。
图23a和图23b分别是示出通过根据本发明实施例的半导体器件制造方法形成第三绝缘层的示例的平面图和截面图。
图24a和图24b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一接合焊盘、第二接合焊盘和第三接合焊盘的示例的平面图和截面图。
图25a和图25b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。
图26a和图26b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。
图27a和图27b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。
图28a和图28b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。
图29a和图29b分别是示出通过根据本发明实施例的半导体器件制造方法形成栅电极的示例的平面图和截面图。
图30a和图30b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。
图31a和图31b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。
图32a和图32b分别是示出通过根据本发明实施例的半导体器件制造方法形成第三绝缘层的示例的平面图和截面图。
图33a和图33b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。
图34a和图34b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。
图35是概念性地示出应用于图34a和图34b中所示的半导体器件的栅电极的示例的视图。
图36是概念性地示出应用于图34a和图34b中所示的半导体器件的源电极和漏电极的示例的视图。
图37是描述一般晶体管的电流增益的视图。
图38是示出根据图34a和图34b中所示的半导体器件中的栅电极的分支电极数量的源电极和漏电极之间的电压-电流变化的曲线图。
图39a和图39b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第二电极的示例的平面图和截面图。
图40a和图40b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。
图41a和图41b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一绝缘层和栅电极的示例的平面图和截面图。
图42a和图42b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。
图43a和图43b分别是示出通过根据本发明实施例的半导体器件制造方法形成源电极和漏电极的示例的平面图和截面图。
图44a和图44b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一接合焊盘、第二接合焊盘和第三接合焊盘的示例的平面图和截面图。
图45是示出根据本发明实施例的显示面板的视图。
图46是图45中所示的半导体器件的等效电路图。
图47是示出根据本发明实施例的显示装置的视图。
具体实施方式
在实施例的描述中，应理解当层(或膜)、区域、图案或结构被称为在另一层(或膜)、区域、焊盘、或图案“上”或“下”时，术语“上”和“下”包括“直接”和“间接”两种含义。此外，将以附图为基础，参考关于每层的“上/上方”和“下/下方”。
在下文中，将参照附图描述根据实施例的半导体器件、显示面板，显示装置和通信装置。
图1是示出根据本发明实施例的半导体器件的视图。
根据实施例的半导体器件可以包括发光结构10和晶体管30，如图1所示。例如，晶体管30可以设置在发光结构10上。晶体管30可以电连接到发光结构10。根据实施例，半导体器件可以控制晶体管30的驱动并调节发光结构10的光发射。晶体管30可以被设置为诸如顶栅晶体管结构。
发光结构10可以包括第一导电类型半导体层11、有源层12和第二导电类型半导体层13。有源层12可以设置在第一导电类型半导体层11和第二导电类型半导体层13之间。例如，有源层12可以设置在第一导电类型半导体层11上，第二导电类型半导体层13可以设置在有源层12上。
例如，第一导电类型半导体层11可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层13可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层11可以形成为p型半导体层，第二导电类型半导体层13可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层11作为n型半导体层并且设置第二导电类型半导体层13作为p型半导体层的情况。
在发光结构10中，可以根据构成有源层12的材料改变产生的光的波段。构成第一导电类型半导体层11和第二导电类型半导体层13的材料的选择可以根据构成有源层12的材料而改变。发光结构10可以由化合物半导体实现。发光结构10可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构10可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组中的至少两种元素来实现。
有源层12是这样的层，其中通过第一导电类型半导体层11注入的电子(或空穴)和通过第二导电类型半导体层13注入的空穴(或电子)彼此重新组合，并且通过根据有源层12的形成材料的能带之间的带隙差异发出光。有源层12可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层12可以由化合物半导体实现。有源层12可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层12中产生蓝色波段或绿色波段的光时，有源层12可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层12时，可以通过堆叠多个阱层和多个势垒层来实现有源层12。另外，当在有源层12中产生红色波段的光时，有源层12可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层12可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层11可以包括诸如n型半导体层。第一导电类型半导体层11可以由化合物半导体实现。第一导电类型半导体层11可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层12中产生蓝色波段或绿色波段的光时，第一导电类型半导体层11可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层12中产生红色波段的光时，第一导电类型半导体层11可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层11中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层11可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，并且可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层13可以通过化合物半导体实现。第二导电类型半导体层13可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层12中产生蓝色波段或绿色波段的光时，第二导电类型半导体层13可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层12中产生红色波段的光时，第二导电类型半导体层13可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层13可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，并且可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
此外，可以在第一导电类型半导体层11和有源层12之间形成第一导电InGaN/GaN超晶格结构或InGaN/InGaN超晶格结构。此外，可以在第二导电类型半导体层13和有源层12之间形成第二导电AlGaN层。
晶体管30可以包括半导体层31、源电极32、栅电极33和漏电极34。晶体管30可以设置在发光结构10上。晶体管30可以设置在第二导电类型半导体层13上。当从半导体器件上方观察时，晶体管30的面积可以小于第二导电类型半导体层13的面积。晶体管30可以设置在有源层12上。当从半导体器件上方观察时，晶体管30的面积可以小于有源层12的面积。
半导体层31可以由例如与形成发光结构10的材料不同的材料形成。例如，半导体层31可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层31的材料可以选自能够在比发光结构10的形成温度低的温度下形成的材料。因此，即使在形成发光结构10之后形成半导体层31时，也不会影响发光结构10的物理性质，并且可以防止发光结构10的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
源电极32可以电连接到半导体层31的第一区域。源电极32可以设置在半导体层31的第一区域上。漏电极34可以电连接到半导体层31的第二区域。漏电极34可以设置在半导体层31的第二区域上。
栅电极33可以设置在半导体层31的第一区域和第二区域之间。栅电极33可以设置在半导体层31的第一区域和第二区域之间的上方。例如，半导体层31的第一区域和第二区域可以设置为包括比设置在栅电极33下面的半导体层31的第三区域相对更高浓度的杂质。栅电极33可以与半导体层31间隔开地设置。栅电极33的下表面可以与半导体层31的上表面间隔开地设置。第二绝缘层43可以设置在栅电极33和半导体层31之间。例如，栅电极33和半导体层31可以通过第二绝缘层43的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极33的电压的大小来控制从源电极32到漏电极34的电流流动。也就是说，当超过晶体管30阈值电压的电压施加到栅电极33时，电流可以从源电极32流到漏电极34。
同时，根据实施例的半导体器件可以包括第一电极21和第二电极22，如图1所示。第一电极21和第二电极22可以电连接到发光结构10。第一电极21可以电连接到第一导电类型半导体层11。例如，第一电极21可以设置在第一导电类型半导体层11上。第一电极21可以与有源层的侧表面间隔开地设置。第二电极22可以电连接到第二导电类型半导体层13。例如，第二电极22可以设置在第二导电类型半导体层13上。第二电极22可以设置在有源层12上。发光结构10可以由施加到第一电极21和第二电极22的电压驱动。通过施加在第一电极21和第二电极22之间的电压，发光结构10的有源层12中可以产生光。
例如，第一电极21可以包括与第一导电类型半导体层11欧姆接触的区域。第一电极21可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au中的至少一种。
例如，第二电极22可以包括与第二导电类型半导体层13欧姆接触的材料。例如，第二电极22可以包括透明导电氧化物。例如，第二电极22可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例的半导体器件可以包括第一绝缘层41，如图1所示。第一绝缘层41可以设置在发光结构10上。第一绝缘层41可以设置在第二导电类型半导体层13上。第一绝缘层41可以设置在有源层12上。第一绝缘层41可以设置在晶体管30下面。第一绝缘层41可以设置在发光结构10和晶体管30之间。第一绝缘层41可以设置在第二导电类型半导体层13和晶体管30之间。第一绝缘层41的宽度可以小于第二导电类型半导体层13的宽度。
根据实施例，半导体层31可以设置在第一绝缘层41上。第二电极22可以电连接到漏电极34。漏电极34的第一区域可以电连接到半导体层31。漏电极34的第一区域可以设置在半导体层31上。漏电极34的第二区域可以电连接到第二电极22。漏电极34的第二区域可以设置在第二电极22上。因此，可以根据施加到栅电极33的功率来控制从源电极32到漏电极34的电流流动，并且通过漏电极34可以向第二电极22施加功率(power)。根据实施例，可以通过控制栅电极33来控制施加在第一电极21和第二电极22之间的功率，并且可以控制发光结构10的光发射。
第一绝缘层41可以反射从发光结构10提供的光。第一绝缘层41可以反射从有源层12提供的光。第一绝缘层41可以接收在有源层12中产生的光和向下反射光。因此，可以防止在有源层12中产生的光入射到晶体管30上并消失，并且可以提高半导体器件的光提取效率。
例如，第一绝缘层41可以包括绝缘材料。第一绝缘层41可以包括氧化物或氮化物。第一绝缘层41可以包括硅基氧化物或硅基氮化物。第一绝缘层41可以包括金属氧化物。例如，第一绝缘层41可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层41可以包括包含TiO2的金属氧化物。
第一绝缘层41可以设置为具有不同折射率的多个层。例如，第一绝缘层41可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层41可以设置为分布式布拉格反射器(DBR)层并反射从发光结构10入射的光，从而防止在发光结构10中产生的光在晶体管30处消失。作为一个例子，第一绝缘层41可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
根据实施例的半导体器件可以包括第二绝缘层43，如图1所示。第二绝缘层43可以设置在发光结构10的上表面和侧表面上。第二绝缘层43可以设置在第二电极22上。第二绝缘层43可以设置在半导体层31上。栅电极33可以设置在第二绝缘层43上。例如，源电极32可以设置在第二绝缘层43上，并且源电极32的一端可以穿过第二绝缘层43并且电连接到半导体层31。另外，漏电极34可以设置在第二绝缘层43上，并且漏电极34的一端可以穿过第二绝缘层43并且电连接到半导体层31。
例如，第二绝缘层43可以包括绝缘材料。第二绝缘层43可以包括氧化物、氮化物或有机材料。例如，第二绝缘层43可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
根据实施例的半导体器件可以包括衬底5，如图1所示。例如，衬底5可以是生长衬底，在其上可以生长发光结构10。例如，可以在衬底5的上表面上设置不平坦结构。设置在衬底5中的不平坦结构可以减少发光结构10生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层12发射的光，以提高发光效率。例如，衬底5可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
如上所述，根据实施例的半导体器件可以通过晶体管30的控制来控制发光结构10的光发射。根据实施例，由于可以通过使用晶体管30的控制来使发光结构10是否发光，因此可以更精确地控制是否使发光结构10发光，从而更容易实现发光时间和发光间隔的控制。
此外，晶体管30设置在发光结构10上，从而使有源层12的尺寸最大化。如果晶体管30设置在有源层12的侧表面处或附近，则有源层12的尺寸可以减小晶体管30的尺寸。然而，根据实施例，晶体管30设置在有源层12上，从而防止有源层12的面积减小。由于在发光结构10中产生的光量受到有源层12的面积的影响，因此在有源层12中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图1中示出了半导体器件中设置一个发光结构10和一个晶体管30的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度(degree)。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
将参考附图描述用于制造图1中示出的半导体器件的方法的示例。在参考附图描述根据本实施例的半导体器件制造方法时，将省略对参考图1描述的内容重复的描述。
图2a和图2b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。图2b是沿图2a中所示的平面图的线A-A截取的截面图。
根据实施例的半导体器件制造方法，发光结构10可以形成在衬底5上，如图2a和图2b所示。例如，发光结构10可以生长在衬底5上。发光结构10可以包括第一导电类型半导体层11、有源层12和第二导电类型半导体层13。
例如，第一导电类型半导体层11可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层13可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。另外，相反地，第一导电类型半导体层11可以形成为p型半导体层，第二导电类型半导体层13可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层11作为n型半导体层并且设置第二导电类型半导体层13作为p型半导体层的情况。
在发光结构10中，可以根据构成有源层12的材料改变产生的光的波段。选择构成第一导电类型半导体层11和第二导电类型半导体层13的材料可以根据构成有源层12的材料改变。发光结构10可以由化合物半导体实现。发光结构10可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构10可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层12是这样的层，其中通过第一导电类型半导体层11注入的电子(或空穴)和通过第二导电类型半导体层13注入的空穴(或电子)彼此重新组合并且通过根据有源层12的形成材料的能带之间的带隙差异发出光。有源层12可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层12可以由化合物半导体实现。有源层12可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层12中产生蓝色波段或绿色波段的光时，有源层12可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层12时，可以通过堆叠多个阱层和多个势垒层来实现有源层12。另外，当在有源层12中产生红色波段的光时，有源层12可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层12可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层11可以包括诸如n型半导体层。第一导电类型半导体层11可以由化合物半导体实现。第一导电类型半导体层11可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层12中产生蓝色波段或绿色波段的光时，第一导电类型半导体层11可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层12中产生红色波段的光时，第一导电类型半导体层11可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层11中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层11可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，并且可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层13可以通过化合物半导体实现。第二导电类型半导体层13可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层12中产生蓝色波段或绿色波段的光时，第二导电类型半导体层13可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层12中产生红色波段的光时，第二导电类型半导体层13可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层13可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，并且可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
例如，衬底5可以是生长衬底，在其上可以生长发光结构10。例如，可以在衬底5的上表面上设置不平坦结构。设置在衬底5中的不平坦结构可以减少发光结构10生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层12发射的光，以提高发光效率。例如，衬底5可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
第一绝缘层41可以形成在发光结构10上。第一绝缘层41可以设置在第二导电类型半导体层13上。例如，第一绝缘层41可以设置在第二导电类型半导体层13的上部的一部分上。第一绝缘层41可以包括绝缘材料。例如，第一绝缘层41可以包括氧化物或氮化物。第一绝缘层41可以包括硅基氧化物或硅基氮化物。第一绝缘层41可以包括金属氧化物。例如，第一绝缘层41可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层41可以包括包含TiO2的金属氧化物。
第一绝缘层41可以设置为具有不同折射率的多个层。例如，第一绝缘层41可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层41可以设置为分布式布拉格反射器(DBR)层并反射从发光结构10入射的光，从而防止在发光结构10中产生的光在晶体管30处消失。作为一个例子，第一绝缘层41可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
接下来，如图3a和图3b中所示，第二电极22可以形成在发光结构10上。
图3a和图3b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。图3b是沿图3a中所示的平面图的线A-A截取的截面图。
第二电极22可以设置在第二导电类型半导体层13上。第二电极22的部分区域可以设置在第一绝缘层41上。
例如，第二电极22可以包括与第二导电类型半导体层13欧姆接触的材料。例如，第二电极22可以包括透明导电氧化物。例如，第二电极22可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
接下来，如图4a和图4b中所示，可以通过蚀刻发光结构10的工艺暴露第一导电类型半导体层11的上表面的一部分。
图4a和图4b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。图4b是沿图4a中所示的平面图的线A-A截取的截面图。
可以通过蚀刻第一导电类型半导体层11的部分区域和有源层12的部分区域的工艺来暴露第一导电类型半导体层11的上表面的一部分。此时，也可以蚀刻第一导电类型半导体层11的部分区域，并且可以根据区域将第一导电类型半导体层11设置为具有不同厚度的阶梯结构。
接下来，如图5a和图5b中所示，半导体层31可以形成在第一绝缘层41上。
图5a和图5b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。图5b是沿图5a中所示的平面图的线A-A截取的截面图。
半导体层31可以设置在第一绝缘层41的上表面的部分区域中。半导体层31可以设置在第一绝缘层41上并且与第二电极22间隔开预定的距离。
半导体层31可以由例如与形成发光结构10的材料不同的材料形成。例如，半导体层31可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层31的材料可以选自能够在比发光结构10的形成温度低的温度下形成的材料。因此，即使在发光结构10之后形成半导体层31时，也不会影响发光结构10的物理性质并且可以防止发光结构10的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
接下来，如图6a和图6b中所示，第二绝缘层43可以形成在发光结构10的上表面和侧表面上。
图6a和图6b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。图6b是沿图6a中所示的平面图的线A-A截取的截面图。
第二绝缘层43可以包括第一接触孔51、第二接触孔52、第三接触孔53和第四接触孔54。半导体层31的第一区域可以通过第一接触孔51暴露。半导体层31的第二区域可以通过第二接触孔52暴露。第二电极22的部分区域可以通过第三接触孔53暴露。第一导电类型半导体层11的部分区域可以通过第四接触孔54暴露。第二绝缘层43可以设置在发光结构10的上表面和侧表面上。第二绝缘层43可以设置在第二电极22上。第二绝缘层43可以设置在半导体层31上。
例如，第二绝缘层43可以包括绝缘材料。第二绝缘层43可以包括氧化物、氮化物或有机材料。例如，第二绝缘层43可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图7a和图7b中所示，晶体管可以形成在第二绝缘层43上。
图7a和图7b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。图7b是沿图7a中所示的平面图的线A-A截取的截面图。
首先，如图7a和图7b所示，栅电极33可以形成在第二绝缘层43上。栅电极33可以设置在半导体层31上。例如，通过使用栅电极33作为掩模，可以通过注入工艺将杂质添加到半导体层31中。因此，在半导体层31中，源电极32将要电连接的第一区域和漏电极34将要电连接的第二区域可以形成为高浓度杂质区域。
接下来，如图7a和图7b所示，源电极32、漏电极34和第一电极21可以形成在第二绝缘层43上。源电极32可以通过第一接触孔51电连接到半导体层31的第一区域。漏电极34可以通过第二接触孔52电连接到半导体层31的第二区域，并且可以通过第三接触孔53电连接到第二电极22。半导体层31的第二区域可以通过漏电极34电连接到第二电极22。
源电极32可以电连接到半导体层31的第一区域。源电极32可以设置在半导体层31的第一区域上。漏电极34可以电连接到半导体层31的第二区域。漏电极34可以设置在半导体层31的第二区域上。
栅电极33可以设置在半导体层31的第一区域和第二区域之间。栅电极33可以设置在半导体层31的第一区域和第二区域之间的上方。例如，半导体层31的第一区域和第二区域可以设置为包括比设置在栅电极33下面的半导体层31的第三区域相对更高浓度的杂质。栅电极33可以与半导体层31间隔开地设置。栅电极33的下表面可以与半导体层31的上表面间隔开地设置。第二绝缘层43可以设置在栅电极33和半导体层31之间。例如，栅电极33和半导体层31可以通过第二绝缘层43的厚度间隔开地设置。
根据一个实施例，可以根据施加到栅电极33的电压的大小来控制从源电极32到漏电极34的电流流动。也就是说，当超过晶体管30阈值电压的电压施加到栅电极33时，电流可以从源电极32流到漏电极34。
同时，根据实施例的半导体器件可以包括第一电极21和第二电极22，如图7a和图7b所示。第一电极21和第二电极22可以电连接到发光结构10。第一电极21可以电连接到第一导电类型半导体层11。例如，第一电极21可以设置在第一导电类型半导体层11上。第一电极21可以与有源层的侧表面间隔开地设置。第二电极22可以电连接到第二导电类型半导体层13。例如，第二电极22可以设置在第二导电类型半导体层13上。第二电极22可以设置在有源层12上。发光结构10可以由施加到第一电极21和第二电极22的电压驱动。通过施加在第一电极21和第二电极22之间的电压，发光结构10的有源层12中可以产生光。
例如，第一电极21可以包括与第一导电类型半导体层11欧姆接触的区域。第一电极21可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。例如，源电极32、栅电极33和漏电极34可以由与第一电极21相同的材料形成。另外，源电极32、栅电极33和漏电极34可以由与第一电极21不同材料形成。
根据实施例的上述半导体器件制造方法仅是示例，并且本领域技术人员可以理解，可以对其进行各种修改和应用。
同时，图8a和图8b是示出根据实施例的半导体器件的另一示例的视图，图9是图8a和图8b中所示的半导体器件的等效电路图。在参考图8a、图8b和图9描述根据该实施例的半导体器件时，将省略对上述内容重复的描述。
图8a和图8b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。图8b是示出沿图8a所示的平面图的B-B线的截面图。
根据实施例的半导体器件可以包括发光结构110，第一晶体管130和第二晶体管160，如图8a、图8b和图9所示。例如，第一晶体管130可以设置在发光结构110上。第二晶体管160可以设置在发光结构110上。根据实施例的半导体器件可以控制第一晶体管130和和第二晶体管160的驱动并调节发光结构110的光发射。第一晶体管130和第二晶体管160可以被设置为例如顶栅晶体管结构。另外，第一晶体管130和第二晶体管160可以被设置为底栅晶体管结构。
发光结构110可以包括第一导电类型半导体层111，有源层112和第二导电类型半导体层113。有源层112可以设置在第一导电类型半导体层111和第二导电类型半导体层113之间。例如，有源层112可以设置在第一导电类型半导体层111上，第二导电类型半导体层113可以设置在有源层112上。
例如，第一导电类型半导体层111可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层113可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层111可以形成为p型半导体层，第二导电类型半导体层113可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层111作为n型半导体层并且设置第二导电类型半导体层113作为p型半导体层的情况。
在发光结构110中，可以根据构成有源层112的材料改变产生的光的波段。选择构成第一导电类型半导体层111和第二导电类型半导体层113的材料可以根据构成有源层112的材料改变。发光结构110可以由化合物半导体实现。发光结构110可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构110可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层112是这样的层，其中通过第一导电类型半导体层111注入的电子(或空穴)和通过第二导电类型半导体层113注入的空穴(或电子)彼此重新组合并且通过根据有源层112的形成材料的能带之间的带隙差异发出光。有源层112可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层112可以由化合物半导体实现。有源层112可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层112中产生蓝色波段或绿色波段的光时，有源层112可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层112时，可以通过堆叠多个阱层和多个势垒层来实现有源层112。另外，当在有源层112中产生红色波段的光时，有源层112可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层112可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层111可以包括诸如n型半导体层。第一导电类型半导体层111可以由化合物半导体实现。第一导电类型半导体层111可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层112中产生蓝色波段或绿色波段的光时，第一导电类型半导体层111可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层112中产生红色波段的光时，第一导电类型半导体层111可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层111中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层111可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，并且可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层113可以通过化合物半导体实现。第二导电类型半导体层113可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层112中产生蓝色波段或绿色波段的光时，第二导电类型半导体层113可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层112中产生红色波段的光时，第二导电类型半导体层113可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层113可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，并且可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
第一晶体管130可以包括第一半导体层131、第一源电极132、第一栅电极133和第一漏电极134。第一晶体管130可以设置在发光结构110上。第一晶体管130可以设置在第二导电类型半导体层113上。当从半导体器件上方观察时，第一晶体管130的面积可以小于第二导电类型半导体层113的面积。第一晶体管130可以设置在有源层112上。当从半导体器件上方观察时，第一晶体管130的面积可以小于有源层112的面积。
第二晶体管160可以包括第二半导体层161、第二源电极162、第二栅电极163和第二漏电极164。第二晶体管160可以设置在发光结构110上。第二晶体管160可以设置在第二导电类型半导体层113上。当从半导体器件上方观察时，第二晶体管160的面积可以小于第二导电类型半导体层113的面积。第二晶体管160可以设置在有源层112上。当从半导体器件上方观察时，第二晶体管160的面积可以小于有源层112的面积。
第一半导体层131和第二半导体层161可以由例如与形成发光结构110的材料不同的材料形成。例如，第一半导体层131和第二半导体层161可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。第一半导体层131和第二半导体层161可以由相同的材料形成。另外，第一半导体层131和第二半导体层161可以由不同的材料形成。构成第一半导体层131和第二半导体层161的材料可以选自能够在比发光结构110的形成温度低的温度下形成的材料。因此，即使在形成发光结构110之后形成第一半导体层131和第二半导体层161时，也不会影响发光结构110的物理性质，并且可以防止发光结构110的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
第一源电极132可以电连接到第一半导体层131的第一区域。源电极132可以设置在第一半导体层131的第一区域上。第一漏电极134可以电连接到第一半导体层131的第二区域。第一漏电极134可以设置在第一半导体层131的第二区域上。
第一栅电极133可以设置在第一半导体层131的第一区域和第二区域之间。第一栅电极133可以设置在第一半导体层131的第一区域和第二区域之间的上方。例如，第一半导体层131的第一区域和第二区域可以设置为包括比设置在第一栅电极133下面的第一半导体层131的第三区域相对更高浓度的杂质。第一栅电极133可以与第一半导体层131间隔开地设置。第一栅电极133的下表面可以与第一半导体层131的上表面间隔开地设置。第二绝缘层143可以设置在第一栅电极133和第一半导体层131之间。例如，第一栅电极133和第一半导体层131可以通过第二绝缘层143的厚度间隔开地设置。
第二源电极162可以电连接到第二半导体层161的第一区域。第二源电极162可以设置在第二半导体层161的第一区域上。第二漏电极164可以电连接到第二半导体层161的第二区域。第二漏电极164可以设置在第二半导体层161的第二区域上。
第二栅电极163可以设置在第二半导体层161的第一区域和第二区域之间。第二栅电极163可以设置在第二半导体层161的第一区域和第二区域之间的上方。例如，第二半导体层161的第一区域和第二区域可以设置为包括比设置在第二栅电极163下面的第二半导体层161的第三区域相对更高浓度的杂质。第二栅电极163可以与第二半导体层161间隔开地设置。第二栅电极163的下表面可以与第二半导体层161的上表面间隔开地设置。第二绝缘层143可以设置在第二栅电极163和第二半导体层161之间。例如，第二栅电极163和第二半导体层161可以通过第二绝缘层143的厚度间隔开地设置。
此外，在根据实施例的半导体器件中，如图8a、图8b和图9所示，第一晶体管130的第一漏电极134可以电连接到第二晶体管160的第二栅电极163。例如，第一漏电极134可以设置为接触第二栅电极163。
根据实施例，可以根据施加到第一栅电极133的电压的大小来控制从第一源电极132到第一漏电极134的电流流动。也就是说，当超过第一晶体管130阈值电压的电压施加到第一栅电极133时，电流可以从第一源电极132流到第一漏电极134。
当电流由于第一栅电极133的控制而流到第一漏电极134时，功率被供应到电连接到第一漏电极134的第二栅电极163。此时，超过第二晶体管160阈值电压的电压施加到第二栅电极163时，电流可以从第二源电极162流到第二漏电极164。
同时，根据实施例的半导体器件可以包括第一电极121和第二电极122，如图8a、图8b和图9所示。第一电极121和第二电极122可以电连接到发光结构110。第一电极121可以电连接到第一导电类型半导体层111。例如，第一电极121可以设置在第一导电类型半导体层111上。第一电极121可以与有源层的侧表面间隔开地设置。第二电极122可以电连接到第二导电类型半导体层113。例如，第二电极122可以设置在第二导电类型半导体层113上。第二电极122可以设置在有源层112上。发光结构110可以由施加到第一电极121和第二电极122的电压驱动。通过施加在第一电极121和第二电极122之间的电压，发光结构110的有源层112中可以产生光。
例如，第一电极121可以包括与第一导电类型半导体层111欧姆接触的区域。第一电极121可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。
例如，第二电极122可以包括与第二导电类型半导体层113欧姆接触的材料。例如，第二电极122可以包括透明导电氧化物。例如，第二电极122可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例的半导体器件可以包括第一绝缘层141，如图8a和图8b所示。第一绝缘层141可以设置在发光结构110上。第一绝缘层141可以设置在第二导电类型半导体层113上。第一绝缘层141可以设置在有源层112上。第一绝缘层141可以设置在第一晶体管130下面。第一绝缘层141可以设置在第二晶体管160下面。第一绝缘层141可以设置在发光结构110和第一晶体管130之间。第一绝缘层141可以被布置在发光结构110和第二晶体管160之间。第一绝缘层141可以设置在第二导电类型半导体层113和第一晶体管130之间。第一绝缘层141可以设置在第二导电类型半导体层113和第二晶体管160之间。第一绝缘层141的宽度可以小于第二导电类型半导体层113的宽度。当从半导体器件上方观看时，第一绝缘层141的尺寸可以小于第二导电类型半导体层113的尺寸。当从半导体器件上方观察时，第一绝缘层141的尺寸可以小于有源层112的尺寸。
根据实施例，第一半导体层131和第二半导体层161可以设置在第一绝缘层141上。第二电极122可以电连接到第二漏电极164。第二漏电极164的第一区域可以电连接到第二半导体层161。第二漏电极164的第二区域可以电连接到第二电极。第二漏电极164的第二区域可以设置在第二电极122上。因此，可以根据施加到第二栅电极163的功率来控制从第二源电极162到第二漏电极164的电流流动，并且通过第二漏电极164可以向第二电极122施加功率。根据实施例，可以通过控制第二栅电极163来控制施加在第一电极121和第二电极122之间的功率，并且可以控制发光结构110的光发射。
同时，根据实施例的半导体器件可以包括电连接到第二栅电极163的金属层124，如图8a、图8b和图9所示。例如，金属层124可以设置为在垂直方向上与第二源电极162的部分区域重叠。因此，可以在金属层124和第二源电极162之间设置电容器Cst。例如，金属层124可以设置在与第二电极122相同的层上。金属层124可以设置为与第二电极122材料相同。另外，金属层124可以设置为与第二电极122材料不同。
根据实施例，第一晶体管130可以由一种开关晶体管类型指示，第二晶体管160可以由一种驱动晶体管类型指示。可以根据施加到第一晶体管130的第一栅电极133的电压的大小来控制第一晶体管130中的电流，并且可以根据第一晶体管130的驱动来控制第二晶体管160中的电流流动。同时，即使当从第一漏电极134流到第二栅电极163的电流从导通状态变为截止状态时，也可以通过电容器Cst，使电流流过第二晶体管160达预定的时间。电容器Cst可以由存储电容器指示。在电容器Cst中，金属层124的部分区域可以设置为下电极，并且源电极162的部分区域可以设置为上电极。因此，可以通过控制第一晶体管130和第二晶体管160的驱动来主动地控制发光结构110的光发射和发光时间。在根据实施例的半导体器件中，例如，外部功率可以施加到第一电极121，第一源电极132，第一栅电极133和第二源电极162。
第一绝缘层141可以反射从发光结构110发出的光。第一绝缘层141可以反射从有源层112发出的光。第一绝缘层141可以接收在有源层112中产生的光和向下反射光。因此，可以防止在有源层112中产生的光入射到第一晶体管130或者第二晶体管160上并消失，并且可以提高半导体器件的光提取效率。
例如，第一绝缘层141可以包括绝缘材料。第一绝缘层141可以包括氧化物或氮化物。第一绝缘层141可以包括硅基氧化物或硅基氮化物。第一绝缘层141可以包括金属氧化物。例如，第一绝缘层141可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层141可以包括包含TiO2的金属氧化物。
第一绝缘层141可以设置为具有不同折射率的多个层。例如，第一绝缘层141可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层141可以设置为分布式布拉格反射器(DBR)层并反射从发光结构110入射的光，从而防止在发光结构110中产生的光在第一晶体管130或者第二晶体管160处消失。作为一个例子，第一绝缘层141可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
根据实施例的半导体器件可以包括第二绝缘层143，如图8a和图8b所示。第二绝缘层143可以设置在发光结构110的上表面和侧表面上。第二绝缘层143可以设置在第二电极122上。第二绝缘层143可以设置在第一半导体层131上。第一栅电极133可以设置第二绝缘层143上。例如，第一源电极132可以设置在第二绝缘层143上，并且第一源电极132的一端可以穿过第二绝缘层143并且电连接到第一半导体层131。另外，第一漏电极134可以设置在第二绝缘层143上，并且第一漏电极134的一端可以穿过第二绝缘层143并且电连接到第一半导体层131。
另外，第二绝缘层143可以设置在第二半导体层161上。第二栅电极163可以设置在第二绝缘层143上。例如，第二源电极162可以设置在第二绝缘层143上，并且第二源电极162的一端可以穿过第二绝缘层143并且电连接到第二半导体层161。另外，第二漏电极164可以设置在第二绝缘层143上，并且第二漏电极164的一端可以穿过第二绝缘层143并电连接到第二半导体层161。第二漏电极164的另一端可以电连接到第二电极122。
例如，第二绝缘层143可以包括绝缘材料。第二绝缘层143可以包括氧化物、氮化物或有机材料。第二绝缘层143可以包括硅基氧化物或硅基氮化物。第二绝缘层143可以包括金属氧化物。例如，第二绝缘层143可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
根据一个实施例的半导体器件可以包括如图8a和图8b所示的衬底105。例如，衬底105可以是生长衬底，在其上可以生长发光结构110。例如，可以在衬底105的上表面上设置不平坦结构。设置在衬底105中的不平坦结构可以减少发光结构110的生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层112发射的光，以提高发光效率。例如，衬底105可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
如上所述，根据实施例的半导体器件可以通过第一晶体管130和第二晶体管160的控制来控制发光结构110的光发射。根据实施例，由于可以通过使用第一晶体管130和第二晶体管160的控制来使发光结构110是否发光，因此可以更精确地控制是否使发光结构110发光，从而更容易实现发光时间和发光间隔的控制。
此外，第一晶体管130和第二晶体管160设置在发光结构110上，从而使有源层112的尺寸最大化。如果第一晶体管130或者第二晶体管160设置在有源层112的侧表面处或附近，则有源层112的尺寸可以减小第一晶体管30或第二晶体管160的尺寸。然而，根据一个实施例，第一晶体管130和第二晶体管160设置在有源层112上，从而防止有源层112的面积减小。由于在发光结构110中产生的光量受到有源层112的面积的影响，因此在有源层112中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图8a、图8b和图9中示出了半导体器件中设置一个发光结构110和两个晶体管130和160的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度
另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
将参考附图描述用于制造图8a和图8b中示出的半导体器件的方法的示例。在参考附图描述根据本实施例的半导体器件制造方法时，将省略对上述内容重复的描述。
图10a和图10b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。图10b是沿图10a中所示的平面图的线B-B的截面图。
根据实施例的半导体器件制造方法，发光结构110可以形成在衬底105上，如图10a和图10b所示。例如，发光结构110可以生长在衬底105上。发光结构110可以包括第一导电类型半导体层111、有源层112和第二导电类型半导体层113。
例如，第一导电类型半导体层111可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层113可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。另外，相反地，第一导电类型半导体层111可以形成为p型半导体层，第二导电类型半导体层113可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层111作为n型半导体层并且设置第二导电类型半导体层113作为p型半导体层的情况。
在发光结构110中，可以根据构成有源层112的材料改变产生的光的波段。选择构成第一导电类型半导体层111和第二导电类型半导体层113的材料可以根据构成有源层112的材料改变。发光结构110可以由化合物半导体实现。发光结构110可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构110可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层112是这样的层，其中通过第一导电类型半导体层111注入的电子(或空穴)和通过第二导电类型半导体层113注入的空穴(或电子)彼此重新组合并且通过根据有源层112的形成材料的能带之间的带隙差异发出光。有源层112可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层112可以由化合物半导体实现。有源层112可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层112中产生蓝色波段或绿色波段的光时，有源层112可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层12时，可以通过堆叠多个阱层和多个势垒层来实现有源层112。另外，当在有源层112中产生红色波段的光时，有源层112可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层112可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层111可以包括诸如n型半导体层。第一导电类型半导体层111可以由化合物半导体实现。第一导电类型半导体层111可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层112中产生蓝色波段或绿色波段的光时，第一导电类型半导体层111可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层112中产生红色波段的光时，第一导电类型半导体层111可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层111中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层111可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层113可以通过化合物半导体实现。第二导电类型半导体层113可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层112中产生蓝色波段或绿色波段的光时，第二导电类型半导体层113可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层112中产生红色波段的光时，第二导电类型半导体层113可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层113可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
例如，衬底105可以是生长衬底，在其上可以生长发光结构110。例如，可以在衬底105的上表面上设置不平坦结构。设置在衬底105中的不平坦结构可以减少发光结构110生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层112发射的光，以提高发光效率。例如，衬底105可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
第一绝缘层141可以形成在发光结构110上。第一绝缘层141可以设置在第二导电类型半导体层113上。例如，第一绝缘层141可以设置在第二导电类型半导体层113的上部的一部分上。第一绝缘层141可以包括绝缘材料。例如，第一绝缘层141可以包括氧化物或氮化物。第一绝缘层141可以包括硅基氧化物或硅基氮化物。第一绝缘层141可以包括金属氧化物。例如，第一绝缘层141可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层141可以包括包含TiO2的金属氧化物。
第一绝缘层141可以设置为具有不同折射率的多个层。例如，第一绝缘层141可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层141可以设置为分布式布拉格反射器(DBR)层并反射从发光结构110入射的光。作为一个例子，第一绝缘层141可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
接下来，如图11a和图11b所示，第二电极122可以形成在发光结构110上。
图11a和图11b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。图11b是沿图11a所示的平面图的B-B线的截面图。
第二电极122可以设置在第二导电类型半导体层113上。第二电极122的部分区域可以设置在第一绝缘层141上。另外，金属层124可以形成在第一绝缘层141上。第二电极122和金属层124可以彼此间隔开地设置。
例如，第二电极122可以包括与第二导电类型半导体层113欧姆接触的材料。例如，第二电极122可以包括透明导电氧化物。例如，第二电极122可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。金属层124可以设置为例如与第二电极122相同的材料。另外，金属层124可以设置为与作为第二电极122的不同的材料。
接下来，如图12a和图12b所示，可以通过蚀刻发光结构110的工艺暴露第一导电类型半导体层111的上表面的一部分。
图12a和图12b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。图12b是沿图12a中所示的平面图的线B-B的截面图。
可以通过蚀刻第一导电类型半导体层111的部分区域和有源层112的部分区域的工艺来暴露第一导电类型半导体层111的上表面的一部分。此时，也可以蚀刻第一导电类型半导体层111的部分区域，并且可以根据区域将第一导电类型半导体层111设置为具有不同厚度的阶梯结构。
接下来，如图13a和图13b所示，第一半导体层131和第二半导体层161可以形成在第一绝缘层141上。
图13a和图13b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一半导体层和第二半导体层的示例的平面图和截面图。图13b是沿图13a所示的平面图的B-B线的截面图。
第一半导体层131和第二半导体层161可以设置在第一绝缘层141的上表面的部分区域上。第一半导体层131和第二半导体层161可以设置在第一绝缘层上层141上，并且与第二电极122隔开预定的距离。
第一半导体层131和第二半导体层161可以由例如与形成发光结构110的材料不同的材料形成。例如，第一半导体层131和第二半导体层161可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成第一半导体层131和第二半导体层161的材料可以选自能够在比发光结构110的形成温度低的温度下形成的材料。因此，即使在形成发光结构110之后形成第一半导体层131和第二半导体层161时，也不会影响发光结构110的物理性质并且可以防止发光结构110的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
接下来，如图14a和图14b所示，第二绝缘层143可以形成在发光结构110的上表面和侧表面上。
图14a和图14b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。图14b是沿图14a所示的平面图的B-B线的截面图。
第二绝缘层143可包括第一接触孔151、第二接触孔152、第三接触孔153、第四接触孔154、第五接触孔155、第六接触孔156和第七接触孔157。第二半导体层161的第一区域可以通过第一接触孔151暴露。第二半导体层161的第二区域可以通过第二接触孔152暴露。第一导电类型半导体层111的部分区域可以通过第三接触孔153暴露。第一半导体层131的第一区域可以通过第四接触孔154暴露。第一半导体层131的第二区域可以通过第五接触孔155暴露。金属层124的部分区域可以通过第六接触孔156暴露。第二电极122的部分区域可以通过第七接触孔157暴露。第二绝缘层143可以设置发光结构110的上表面和侧表面上。第二绝缘层143可以设置在第二电极122上。第二绝缘层143可以设置在第一半导体层131上。第二绝缘层143可以设置在在第二半导体层161上。
例如，第二绝缘层143可以包括绝缘材料。第二绝缘层143可以包括氧化物、氮化物或有机材料。例如，第二绝缘层143可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图15a和图15b所示，可以形成第一晶体管和第二晶体管。
图15a和图15b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一晶体管和第二半导体层的示例的平面图和截面图。图15b是沿图15a所示的平面图的B-B线的截面图。
首先，可以在第二绝缘层143上形成第一栅电极133和第二栅电极163。第一栅电极133可以形成在第一半导体层131上。第二栅电极163可以形成在第二半导体层161上。此时，从第二栅电极163延伸的一个区域可以通过第六接触孔156电连接到第二金属层124。例如，通过使用栅电极33作为掩模，可以通过注入工艺将杂质添加到第一半导体层131和第二半导体层161。因此，在第一半导体层131中，第一源电极132电连接的第一区域和第一漏电极134电连接的第二区域可以形成为高浓度杂质区域。另外，在第二半导体层161中，第二源电极162电连接的第一区域和第二漏电极164电连接的第二区域可以形成为高浓度杂质区域。
接下来，如图15a和图15b所示，第一源电极132、第一漏电极134、第二源电极162、第二漏电极164，以及第一电极121可以形成在第二绝缘层143上。第一源电极132可以通过第四接触孔154电连接到第一半导体层131的第一区域。第一漏电极134可以通过第五接触孔155电连接到第一半导体层131的第二区域。第二源电极162可以通过第一接触孔151电连接到第二半导体层161的第一区域。第二漏电极164可以通过第二接触孔152电连接到第二半导体层161的第二区域，并且可以通过第七接触孔157电连接到第二电极122。第二漏电极164可以电连接到第二半导体层161的第二区域和第二电极122。
第一源电极132可以电连接到第一半导体层131的第一区域。第一源电极132可以设置在第一半导体层131的第一区域上。第一漏电极134可以电连接到第一半导体层131的第二区域。第一漏电极134可以设置在第一半导体层131的第二区域上。第一漏电极134可以电连接到第二栅电极163。例如，第一漏电极134可以设置为与第二栅电极163接触。另外，第一漏电极134和第二栅电极163可以在相同的工艺中同时形成。
第一栅电极133可以设置在第一半导体层131的第一区域和第二区域之间。第一栅电极133可以设置在第一半导体层131的第一区域和第二区域之间的上方。例如，第一半导体层131的第一区域和第二区域可以设置为包括比设置在第一栅电极133下面的第一半导体层131的第三区域相对更高浓度的杂质。第一栅电极133可以与第一半导体层131间隔开地设置。第一栅电极133的下表面可以与第一半导体层131的上表面间隔开地设置。第二绝缘层143可以设置在第一栅电极133和第一半导体层131之间。例如，第一栅电极133和第一半导体层131可以通过第二绝缘层143的厚度间隔开地设置。
第二源电极162可以电连接到第二半导体层161的第一区域。第二源电极162可以设置在第二半导体层161的第一区域上。第二漏电极164可以电连接到第二半导体层161的第二区域。第二漏电极164可以设置在第二半导体层161的第二区域上。第二源电极162的部分区域可以设置为在垂直方向上与金属层124的部分区域重叠。因此，可以在彼此重叠的第二源电极162和金属层124之间设置电容器。
第二栅电极163可以设置在第二半导体层161的第一区域和第二区域之间。第二栅电极163可以设置在第二半导体层161的第一区域和第二区域之间的上方。例如，第二半导体层161的第一区域和第二区域可以设置为包括比设置在第二栅电极163下面的第二半导体层161的第三区域相对更高浓度的杂质。第二栅电极163可以与第二半导体层161间隔开地设置。第二栅电极163的下表面可以与第二半导体层161的上表面间隔开地设置。第二绝缘层143可以设置在第二栅电极163和第二半导体层161之间。例如，第二栅电极163和第二半导体层161可以通过第二绝缘层143的厚度间隔开地设置。
根据实施例，可以根据施加到第一栅电极133的电压的大小来控制从第一源电极132到第一漏电极134的电流流动。也就是说，当超过第一晶体管130阈值电压的电压施加到第一栅电极133时，电流可以从第一源电极132流到第一漏电极134。
当电流由于第一栅电极133的控制而流到第一漏电极134时，功率被供应到电连接到第一漏电极134的第二栅电极163。此时，超过第二晶体管160阈值电压的电压施加到第二栅电极163时，电流可以从第二源电极162流到第二漏电极164。
同时，根据实施例的半导体器件可以包括第一电极121和第二电极122，如图15a和图15b所示。第一电极121和第二电极122可以电连接到发光结构110。第一电极121可以电连接到第一导电类型半导体层111。例如，第一电极121可以设置在第一导电类型半导体层111上。第一电极121可以与有源层112的侧表面间隔开地设置。第二电极122可以电连接到第二导电类型半导体层113。例如，第二电极122可以设置在第二导电类型半导体层113上。第二电极122可以设置在有源层112上。发光结构110可以由施加到第一电极121和第二电极122的电压驱动。通过施加在第一电极121和第二电极122之间的电压，发光结构110的有源层112中可以产生光。
例如，第一电极121可以包括与第一导电类型半导体层111欧姆接触的区域。第一电极121可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。
例如，第二电极122可以包括与第二导电类型半导体层113欧姆接触的材料。例如，第二电极122可以包括透明导电氧化物。例如，第二电极122可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例，第一半导体层131和第二半导体层161可以设置在第一绝缘层141上。第二电极122可以电连接到第二漏电极164。第二漏电极164的第一区域可以电连接到第二半导体层161。第二漏电极164的第一区域可以设置在第二半导体层161上。第二漏电极164的第二区域可以电连接到第二电极122。第二漏电极164的第二区域可以设置在第二电极122上。因此，可以根据施加到第二栅电极163的功率来控制从第二源电极162到第二漏电极164的电流流动，并且通过第二漏电极164可以向第二电极122施加功率。根据实施例，可以通过控制第二栅电极163来控制施加在第一电极121和第二电极122之间的功率，并且可以控制发光结构110的光发射。
同时，根据实施例的半导体器件可以包括电连接到第二栅电极163的金属层124，如图8a、图8b和图9所示。例如，金属层124可以设置为在垂直方向上与第二源电极162的部分区域重叠。因此，可以在金属层124和第二源电极162之间设置电容器Cst。
根据实施例，第一晶体管130可以由一种开关晶体管类型指示，第二晶体管160可以由一种驱动晶体管类型指示。可以根据施加到第一晶体管130的第一栅电极133的电压的大小来控制第一晶体管130中的电流，并且可以根据第一晶体管130的驱动来控制第二晶体管160中的电流流动。同时，即使当从第一漏电极134流到第二栅电极163的电流从导通状态变为截止状态时，也可以通过电容器Cst，使电流流过第二晶体管160达预定的时间。因此，可以通过控制第一晶体管130和第二晶体管160的驱动来主动地控制发光结构110的光发射和发光时间。
根据实施例的上述半导体器件制造方法仅是示例，并且本领域技术人员可以理解，可以对其进行各种修改和应用。
同时，图16a和图16b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。在参考图16a和图16b描述根据该实施例的半导体器件时，将省略对上述内容重复的描述。
图16a和图16b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。图16b是沿图16a所示的平面图的C-C线的截面图。
根据实施例的半导体器件可以包括发光结构210和晶体管230，如图16a和图16b所示。例如，晶体管230可以设置在发光结构210上。晶体管230可以电连接到发光结构210。根据实施例的半导体器件可以控制晶体管230的驱动并调节发光结构210的光发射。晶体管230可以被设置为例如顶栅晶体管结构。
发光结构210可以包括第一导电类型半导体层211、有源层212和第二导电类型半导体层213。有源层212可以设置在第一导电类型半导体层211和第二导电类型半导体层213之间。例如，有源层212可以设置在第一导电类型半导体层211上，第二导电类型半导体层213可以设置在有源层212上。
例如，第一导电类型半导体层211可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层213可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层211可以形成为p型半导体层，第二导电类型半导体层213可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层211作为n型半导体层并且设置第二导电类型半导体层213作为p型半导体层的情况。
在发光结构210中，可以根据构成有源层212的材料改变产生的光的波段。选择构成第一导电类型半导体层211和第二导电类型半导体层213的材料可以根据构成有源层212的材料改变。发光结构210可以由化合物半导体实现。发光结构210可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构210可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层212是这样的层，其中通过第一导电类型半导体层211注入的电子(或空穴)和通过第二导电类型半导体层213注入的空穴(或电子)彼此重新组合并且通过根据有源层212的形成材料的能带之间的带隙差异发出光。有源层212可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层212可以由化合物半导体实现。有源层212可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层212中产生蓝色波段或绿色波段的光时，有源层212可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层212时，可以通过堆叠多个阱层和多个势垒层来实现有源层212。另外，当在有源层212中产生红色波段的光时，有源层12可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层212可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层211可以包括诸如n型半导体层。第一导电类型半导体层211可以由化合物半导体实现。第一导电类型半导体层211可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层212中产生蓝色波段或绿色波段的光时，第一导电类型半导体层211可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层212中产生红色波段的光时，第一导电类型半导体层211可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层211中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层211可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层213可以通过化合物半导体实现。第二导电类型半导体层213可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层212中产生蓝色波段或绿色波段的光时，第二导电类型半导体层213可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层212中产生红色波段的光时，第二导电类型半导体层213可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层213可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
晶体管230可以包括半导体层231、源电极232、栅电极233和漏电极234。晶体管230可以设置在发光结构210上。晶体管230可以设置在第二导电类型半导体层213上。当从半导体器件上方观察时，晶体管230的面积可以小于第二导电类型半导体层213的面积。晶体管230可以设置在有源层212上。当从半导体器件上方观察时，晶体管230的面积可以小于有源层212的面积。
半导体层231可以由例如与形成发光结构210的材料不同的材料形成。例如，半导体层231可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层231的材料可以选自能够在比发光结构210的形成温度低的温度下形成的材料。因此，即使在形成发光结构210之后形成半导体层231时，也不会影响发光结构210的物理性质并且可以防止发光结构210的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
源电极232可以电连接到半导体层231的第一区域。源电极232可以设置在半导体层231的第一区域上。漏电极234可以电连接到半导体层231的第二区域。漏电极234可以设置在半导体层231的第二区域上。
栅电极233可以设置在半导体层231的第一区域和第二区域之间。栅电极233可以设置在半导体层231的第一区域和第二区域之间的上方。例如，半导体层231的第一区域和第二区域可以设置为包括比设置在栅电极233下面的半导体层231的第三区域相对更高浓度的杂质。栅电极233可以与半导体层231间隔开地设置。栅电极233的下表面可以与半导体层231的上表面间隔开地设置。第二绝缘层243可以设置在栅电极233和半导体层231之间。例如，栅电极233和半导体层231可以通过第二绝缘层243的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极233的电压的大小来控制从源电极232到漏电极234的电流流动。也就是说，当超过晶体管230阈值电压的电压施加到栅电极233时，电流可以从源电极232流到漏电极234。
同时，根据实施例的半导体器件可以包括第一电极221和第二电极222，如图16a和16b所示。第一电极221和第二电极222可以电连接到发光结构210。第一电极221可以电连接到第一导电类型半导体层211。例如，第一电极221可以设置在第一导电类型半导体层211上。第一电极221可以与有源层212的侧表面间隔开地设置。第二电极222可以电连接到第二导电类型半导体层213。例如，第二电极222可以设置在第二导电类型半导体层213上。第二电极222可以设置在有源层212上。发光结构210可以由施加到第一电极221和第二电极222的电压驱动。通过施加在第一电极221和第二电极222之间的电压，发光结构210的有源层212中可以产生光。
例如，第一电极221可以包括与第一导电类型半导体层211欧姆接触的区域。第一电极221可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。
例如，第二电极222可以包括与第二导电类型半导体层213欧姆接触的材料。例如，第二电极222可以包括透明导电氧化物。例如，第二电极222可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例的半导体器件可以包括第一绝缘层241，如图16a和图16b所示。第一绝缘层241可以设置在发光结构210上。第一绝缘层241可以设置在第二导电类型半导体层213上。第一绝缘层241可以设置在有源层212上。第一绝缘层241可以设置在晶体管230下面。第一绝缘层241可以设置在发光结构210和晶体管230之间。第一绝缘层241可以设置在第二导电类型半导体层213和晶体管230之间。
根据实施例，半导体层231可以设置在第一绝缘层241上。第二电极222可以电连接到漏电极234。漏电极234的第一区域可以电连接到半导体层231。漏电极234的第一区域可以设置在半导体层231上。漏电极234的第二区域可以电连接到第二电极222。漏电极234的第二区域可以设置在第二电极222上。漏电极234的一端可以穿过第一绝缘层241，并且电连接到第二电极222。例如，漏电极234的一端可以穿过第一绝缘层241，并与第二电极222的上表面接触。
因此，可以根据施加到栅电极233的功率来控制从源电极232到漏电极234的电流流动，并且通过漏电极234可以向第二电极222施加功率。根据实施例，可以通过控制栅电极233来控制施加在第一电极221和第二电极222之间的功率，并且可以控制发光结构210的光发射。
第一绝缘层241可以反射从发光结构210发出的光。第一绝缘层241可以反射从有源层212发出的光。第一绝缘层241可以接收在有源层212中产生的光和向下反射光。因此，可以防止在有源层212中产生的光入射到晶体管230上并消失，并且可以提高半导体器件的光提取效率。
例如，第一绝缘层241可以包括绝缘材料。第一绝缘层241可以包括氧化物或氮化物。第一绝缘层241可以包括硅基氧化物或硅基氮化物。第一绝缘层241可以包括金属氧化物。例如，第一绝缘层241可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层241可以包括包含TiO2的金属氧化物。
第一绝缘层241可以设置为具有不同折射率的多个层。例如，第一绝缘层241可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层241可以设置为分布式布拉格反射器(DBR)层并反射从发光结构210入射的光，从而防止在发光结构210中产生的光在晶体管230处消失。作为一个例子，第一绝缘层241可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
根据实施例的半导体器件可以包括第二绝缘层243，如图16a和图16b所示。第二绝缘层243可以设置在发光结构210的上表面上。第二绝缘层243可以设置在发光结构210的侧表面上。第二绝缘层243可以设置在第一绝缘层241上。第二绝缘层243可以设置在半导体层231上。第二绝缘层243可以设置在第二电极222上。栅电极233可以设置在第二绝缘层243上。例如，源电极232可以设置在第二绝缘层243上，并且源电极232的一端可以穿过第二绝缘层243并且电连接到半导体层231。另外，漏电极234可以设置在第二绝缘层243上，并且漏电极34的一端可以穿过第二绝缘层43并且电连接到半导体层31。漏电极234的另一端可以穿过第一绝缘层241和第二绝缘层243并且与第二电极222接触。
例如，第二绝缘层243可以包括绝缘材料。第二绝缘层243可以包括氧化物、氮化物或有机材料。例如，第二绝缘层243可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
根据实施例的半导体器件可以包括第三绝缘层245，如图16a和图16b所示。第三绝缘层245可以设置在第二绝缘层243上。第三绝缘层245可以设置在晶体管230上。例如，第三绝缘层245可以包括绝缘材料。第三绝缘层245可以包括氧化物、氮化物或有机材料。例如，第三绝缘层245可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
根据实施例的半导体器件可以包括第一接合焊盘271、第二接合焊盘273和第三接合焊盘275，如图16a和图16b所示。第一接合焊盘271可以电连接到第一电极221。第一接合焊盘271可以设置在第一电极221上。第一接合焊盘271可以设置在第三绝缘层245上。此外，第二接合焊盘273和第三接合焊盘275可以设置在第三绝缘层245上。第二接合焊盘273可以电连接到源电极232。例如，第二接合焊盘273的一端可以穿过第三绝缘层245，并与源电极232的上表面接触。第三接合焊盘275可以电连接到栅电极233。例如，第三接合焊盘275的一端可以穿过第三绝缘层245，并与栅电极233的上表面接触。
例如，第一接合焊盘271、第二接合焊盘273和第三接合焊盘275可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe、AuGe/Ni/Au、In、InAg和AuIn中的至少一种。
根据实施例的半导体器件可以包括如图16a和图16b中所示的衬底205。例如，衬底205可以是生长衬底，在其上可以生长发光结构210。例如，可以在衬底205的上表面上设置不平坦结构。设置在衬底205中的不平坦结构可以减少发光结构210生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层212发射的光，以提高发光效率。例如，衬底205可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
同时，可以通过例如倒装芯片接合方法从外部向根据实施例的半导体器件提供功率。在上方向上设置的第一接合焊盘271、第二接合焊盘273和第三接合焊盘275在图16a和图16b示出，但是当应用倒装芯片接合方法时，上部结构和下部结构可以反转，使得第一接合焊盘271、第二接合焊盘273和第三接合焊盘275设置在较低的方向。因此，衬底205可以设置在上部。
当根据实施例的半导体器件通过倒装芯片接合方法电连接到电路基板时，可以通过第一接合焊盘271向第一电极221提供功率。此外，可以通过第二接合焊盘273向源电极232提供功率。另外，可以通过第三接合焊盘275向栅电极233提供功率。因此，当通过第三接合焊盘275施加高于晶体管230的阈值电压的电压时，电流从源电极232流到漏电极234。功率可以通过漏电极234提供给第二电极222。此外，可以通过在第一电极221和第二电极222之间施加电压在发光结构210中产生光。
如上所述，根据实施例的半导体器件可以通过晶体管230的控制来控制发光结构210的光发射。根据实施例，由于可以通过使用晶体管230的控制来使发光结构210是否发光，因此可以更精确地控制是否使发光结构210发光，从而更容易实现发光时间和发光间隔的控制。
此外，晶体管230设置在发光结构210上，从而使有源层212的尺寸最大化。如果晶体管230设置在有源层212的侧表面处或附近，则有源层212的尺寸可以减小晶体管230的尺寸。然而，根据一个实施例，晶体管230设置在有源层212上，从而防止有源层212的面积减小。由于在发光结构210中产生的光量受到有源层212的面积的影响，因此在有源层212中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图16a和图16b中示出了半导体器件中设置一个发光结构210和一个晶体管230的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
将参考附图描述用于制造图16a和图16b中所示的半导体器件的方法的示例。在参考附图描述根据本实施例的半导体器件制造方法时，将省略对上述内容重复的描述。
图17a和图17b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第二电极的示例的平面图和截面图。图17b是沿图17a所示的平面图的C-C线的截面图。
根据实施例的半导体器件制造方法，发光结构210可以形成在衬底205上，如图17a和图17b所示。例如，发光结构210可以生长在衬底205上。发光结构210可以包括第一导电类型半导体层211、有源层212和第二导电类型半导体层213。
例如，第一导电类型半导体层211可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层213可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层211可以形成为p型半导体层，第二导电类型半导体层213可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层211作为n型半导体层并且设置第二导电类型半导体层213作为p型半导体层的情况。
在发光结构210中，可以根据构成有源层212的材料改变产生的光的波段。选择构成第一导电类型半导体层211和第二导电类型半导体层213的材料可以根据构成有源层212的材料改变。发光结构210可以由化合物半导体实现。发光结构210可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构210可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层212是这样的层，其中通过第一导电类型半导体层211注入的电子(或空穴)和通过第二导电类型半导体层213注入的空穴(或电子)彼此重新组合并且通过根据有源层212的形成材料的能带之间的带隙差异发出光。有源层212可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层212可以由化合物半导体实现。有源层212可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层212中产生蓝色波段或绿色波段的光时，有源层212可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层212时，可以通过堆叠多个阱层和多个势垒层来实现有源层212。另外，当在有源层212中产生红色波段的光时，有源层212可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层212可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层211可以包括诸如n型半导体层。第一导电类型半导体层211可以由化合物半导体实现。第一导电类型半导体层211可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层212中产生蓝色波段或绿色波段的光时，第一导电类型半导体层211可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层212中产生红色波段的光时，第一导电类型半导体层211可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层211中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层211可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层213可以通过化合物半导体实现。第二导电类型半导体层213可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层212中产生蓝色波段或绿色波段的光时，第二导电类型半导体层213可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层212中产生红色波段的光时，第二导电类型半导体层213可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层213可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
例如，衬底205可以是生长衬底，在其上可以生长发光结构210。例如，可以在衬底205的上表面上设置不平坦结构。设置在衬底205中的不平坦结构可以减少发光结构210生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层212发射的光，以提高发光效率。例如，衬底205可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
第二电极222可以形成在发光结构210上。第二电极222可以设置在第二导电类型半导体层213上。第二电极222可以设置在第二导电类型半导体层213上表面的部分区域上。
例如，第二电极222可以包括与第二导电类型半导体层213欧姆接触的材料。例如，第二电极222可以包括透明导电氧化物。例如，第二电极222可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
接下来，如图18a和图18b所示，可以通过蚀刻发光结构210的工艺暴露第一导电类型半导体层211的上表面的一部分。
图18a和图18b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。图18b是沿图18a所示的平面图的C-C线的截面图。
可以通过蚀刻第一导电类型半导体层211的部分区域和有源层212的部分区域的工艺来暴露第一导电类型半导体层211的上表面的一部分。此时，也可以蚀刻第一导电类型半导体层211的部分区域，并且可以根据区域将第一导电类型半导体层211设置为具有不同厚度的阶梯结构。
接下来，如图19a和图19b所示，第一绝缘层241可以形成在发光结构210上。
图19a和19b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一绝缘层的示例的平面图和截面图。图19b是沿图19a所示的平面图的C-C线的截面图。
第一绝缘层241可以设置在第二导电类型半导体层213上。第一绝缘层241可以设置在第二电极222上。第一绝缘层241可以包括第一接触孔251和第二接触252。第二电极222可以通过第一接触孔251暴露。第一导电类型半导体层211可以通过第二接触孔252暴露。
例如，第一绝缘层241可以包括绝缘材料。第一绝缘层241可以包括氧化物或氮化物。第一绝缘层241可以包括硅基氧化物或硅基氮化物。第一绝缘层241可以包括金属氧化物。例如，第一绝缘层241可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层241可以包括包含TiO2的金属氧化物。
第一绝缘层241可以设置为具有不同折射率的多个层。例如，第一绝缘层241可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层241可以设置为分布式布拉格反射器(DBR)层并反射从发光结构210入射的光，从而防止在发光结构210中产生的光在晶体管230处消失。作为一个例子，第一绝缘层241可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
接下来，如图20a和图20b所示，半导体层231可以形成在第一绝缘层241上。
图20a和图20b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。图20b是沿图20a所示的平面图的C-C线的截面图。
半导体层231可以设置在第一绝缘层241的上表面的部分区域中。例如，半导体层231可以设置在第一绝缘层241上以在垂直方向上与第二电极222重叠。
半导体层231可以由例如与形成发光结构210的材料不同的材料形成。例如，半导体层231可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层231的材料可以选自能够在比发光结构210的形成温度低的温度下形成的材料。因此，即使在形成发光结构210之后形成半导体层231时，也不会影响发光结构210的物理性质并且可以防止发光结构210的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
接下来，如图21a和图21b所示，第二绝缘层243可以形成在发光结构210的上表面和侧表面上。
图21a和图21b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。图21b是沿图21a所示的平面图的C-C线的截面图。
第二绝缘层243可以包括第三接触孔253、第四接触孔254、第五接触孔255和第六接触孔256。第二电极222的部分区域可以通过第三接触孔253暴露。第一导电类型半导体层211的部分区域可以通过第四接触孔254暴露。半导体层231的第一区域可以通过第五接触孔255暴露。半导体层231的第二区域可以通过第六接触孔256暴露。第二绝缘层243可以设置在第二电极222上。第二绝缘层243可以设置在半导体层231上。第二绝缘层243可以设置在第一绝缘层241上。
例如，第二绝缘层243可以包括绝缘材料。第二绝缘层243可以包括氧化物、氮化物或有机材料。例如，第二绝缘层243可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图22a和图22b所示，可以形成晶体管。
图22a和图22b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。图22b是沿图22a所示的平面图的C-C线的截面图。
首先，栅电极233可以形成在第二绝缘层243上。栅电极233可以设置在半导体层231上。例如，通过使用栅电极233作为掩模，可以通过注入工艺将杂质添加到半导体层231中。因此，在半导体层231中，源电极232电连接的第一区域和漏电极324电连接的第二区域可以形成为高浓度杂质区域。
接下来，如图22a和图22b所示，源电极232、漏电极234和第一电极221可以形成在第二绝缘层243上。源电极232可以通过第五接触孔255电连接到半导体层231的第一区域。漏电极234可以通过第六接触孔256电连接到半导体层231的第二区域，并且可以通过第三接触孔253电连接到第二电极222。半导体层231的第二区域可以通过漏电极234电连接到第二电极222。
源电极232可以电连接到半导体层231的第一区域。源电极232可以设置在半导体层231的第一区域上。漏电极234可以电连接到半导体层231第二区域。漏电极234可以设置在半导体层231的第二区域上。
栅电极233可以设置在半导体层231的第一区域和第二区域之间。栅电极233可以设置在半导体层231的第一区域和第二区域之间的上方。例如，半导体层231的第一区域和第二区域可以设置为包括比设置在栅电极233下面的半导体层231的第三区域相对更高浓度的杂质。栅电极233可以与半导体层231间隔开地设置。栅电极233的下表面可以与半导体层231的上表面间隔开地设置。第二绝缘层243可以设置在栅电极233和半导体层231之间。例如，栅电极233和半导体层231可以通过第二绝缘层243的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极233的电压的大小来控制从源电极232到漏电极234的电流流动。也就是说，当超过晶体管230阈值电压的电压施加到栅电极233时，电流可以从源电极232流到漏电极234。
同时，根据实施例的半导体器件可以包括第一电极221和第二电极222，如图16a和16b所示。第一电极221和第二电极222可以电连接到发光结构210。第一电极221可以电连接到第一导电类型半导体层211。例如，第一电极221可以设置在第一导电类型半导体层211上。第一电极221可以与有源层212的侧表面间隔开地设置。第二电极222可以电连接到第二导电类型半导体层213。例如，第二电极222可以设置在第二导电类型半导体层213上。第二电极222可以设置在有源层212上。发光结构210可以由施加到第一电极221和第二电极222的电压驱动。通过施加在第一电极221和第二电极222之间的电压，发光结构210的有源层212中可以产生光。
例如，第一电极221可以包括与第一导电类型半导体层211欧姆接触的区域。第一电极221可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。例如，源电极232、栅电极233和漏电极234可以由与第一电极221相同的材料形成。另外，源电极232、栅电极233和漏电极234可以由与第一电极221不同材料形成。
接下来，如图23a和图23b所示，第三绝缘层245可以形成在第二绝缘层243上。
图23a和图23b分别是示出通过根据本发明实施例的半导体器件制造方法形成第三绝缘层的示例的平面图和截面图。图23b是沿图23a所示的平面图的C-C线的截面图。
第三绝缘层245可以设置在发光结构210上。第三绝缘层245可以设置在晶体管230上。第三绝缘层245可以包括第七接触孔257、第八接触孔258和第九接触孔259。第一电极221的部分区域可以通过第七接触孔257暴露。源电极232的部分区域可以通过第八接触孔258暴露。栅电极233的部分区域可以通过第九接触孔259暴露。
例如，第三绝缘层245可以包括绝缘材料。第三绝缘层245可以包括氧化物、氮化物或有机材料。例如，第三绝缘层245可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图24a和图24b所示，第一接合焊盘271、第二接合焊盘273和第三接合焊盘275可以形成在第三绝缘层245上。
图24a和图24b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一接合焊盘、第二接合焊盘和第三接合焊盘的示例的平面图和截面图。图24b是沿图24a所示的平面图的C-C线的截面图。
第一接合焊盘271可以电连接到第一电极221。例如，第一接合焊盘271可以通过设置在第三绝缘膜245中的第七接触孔257接触第一电极221的上表面。第二接合焊盘273可以电连接到源电极232。例如，第二接合焊盘273可以通过设置在第三绝缘膜245中的第八接触孔258接触源电极232的上表面。第三接合焊盘275可以电连接到栅电极233。例如，第三接合焊盘275可以通过设置在第三绝缘膜245中的第九接触孔259接触栅电极233的上表面。
同时，可以通过例如倒装芯片接合方法从外部向根据实施例的半导体器件提供功率。第一接合焊盘271、第二接合焊盘273和第三接合焊盘275在图24a和图24b示出为在上部方向上设置，但是当应用倒装芯片接合方法时，上部结构和下部结构可以反转，使得第一接合焊盘271、第二接合焊盘273和第三接合焊盘275设置在下部方向。因此，衬底205可以设置在上部。例如，第一接合焊盘271、第二接合焊盘273和第三接合焊盘275可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe、AuGe/Ni/Au、In、InAg和AuIn中的至少一种。
当根据实施例的半导体器件通过倒装芯片接合方法电连接到电路基板时，可以通过第一接合焊盘271向第一电极221提供功率。此外，可以通过第二接合焊盘273向源电极232提供功率。另外，可以通过第三接合焊盘275向栅电极233提供功率。因此，当通过第三接合焊盘275施加高于晶体管230的阈值电压的电压时，电流从源电极232流到漏电极234。功率可以通过漏电极234提供给第二电极222。此外，可以通过在第一电极221和第二电极222之间施加电压在发光结构210中产生光
根据实施例的上述半导体器件制造方法仅是示例，并且本领域技术人员可以理解，可以对其进行各种修改和应用。
同时，图25a和图25b是示出根据本发明的实施例的半导体器件的另一示例的视图。在描述根据本实施例的半导体器件时，将省略对上述内容重复的描述。
图25a和图25b是示出根据本发明的实施例的半导体器件的另一示例的视图。图25b是沿图25a所示的平面图的D-D线的截面图。
根据实施例的半导体器件可以包括发光结构310和晶体管330，如图25a和图25b所示。例如，晶体管330可以设置在发光结构310上。晶体管330可以电连接到发光结构310。根据实施例的半导体器件可以控制晶体管330的驱动并调节发光结构310的光发射。晶体管330可以被设置为例如底栅晶体管结构。
发光结构310可以包括第一导电类型半导体层311，有源层312和第二导电类型半导体层313。有源层312可以设置在第一导电类型半导体层311和第二导电类型半导体层313之间。例如，有源层312可以设置在第一导电类型半导体层311上，第二导电类型半导体层313可以设置在有源层312上。
例如，第一导电类型半导体层311可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层313可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层311可以形成为p型半导体层，第二导电类型半导体层313可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层311作为n型半导体层并且设置第二导电类型半导体层313作为p型半导体层的情况。
在发光结构310中，可以根据构成有源层312的材料改变产生的光的波段。选择构成第一导电类型半导体层311和第二导电类型半导体层313的材料可以根据构成有源层312的材料改变。发光结构310可以由化合物半导体实现。发光结构310可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构310可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层312是这样的层，其中通过第一导电类型半导体层311注入的电子(或空穴)和通过第二导电类型半导体层313注入的空穴(或电子)彼此重新组合并且通过根据有源层312的形成材料的能带之间的带隙差异发出光。有源层312可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层312可以由化合物半导体实现。有源层312可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层312中产生蓝色波段或绿色波段的光时，有源层312可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层312时，可以通过堆叠多个阱层和多个势垒层来实现有源层312。另外，当在有源层312中产生红色波段的光时，有源层312可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层312可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层311可以包括诸如n型半导体层。第一导电类型半导体层311可以由化合物半导体实现。第一导电类型半导体层311可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层312中产生蓝色波段或绿色波段的光时，第一导电类型半导体层311可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层312中产生红色波段的光时，第一导电类型半导体层311可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层311中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层311可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层313可以通过化合物半导体实现。第二导电类型半导体层313可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层312中产生蓝色波段或绿色波段的光时，第二导电类型半导体层313可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层312中产生红色波段的光时，第二导电类型半导体层313可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层313可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
晶体管330可以包括半导体层331、源电极332、栅电极333和漏电极334。晶体管330可以设置在发光结构310上。晶体管330可以设置在第二导电类型半导体层313上。当从半导体器件上方观察时，晶体管330的面积可以小于第二导电类型半导体层313的面积。晶体管330可以设置在有源层312上。当从半导体器件上方观察时，晶体管330的面积可以小于有源层312的面积。
半导体层331可以由例如与形成发光结构310的材料不同的材料形成。例如，半导体层331可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层331的材料可以选自能够在比发光结构310的形成温度低的温度下形成的材料。因此，即使在形成发光结构310之后形成半导体层331时，也不会影响发光结构310的物理性质，并且可以防止发光结构310的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
源电极332可以电连接到半导体层331的第一区域。源电极332可以设置在半导体层331的第一区域上。漏电极334可以电连接到半导体层331的第二区域。漏电极334可以设置在半导体层331的第二区域上。
栅电极33可以设置在半导体层331的第一区域和第二区域之间。栅电极333可以设置在半导体层331的第一区域和第二区域之间的上方。例如，半导体层331的第一区域和第二区域可以设置为包括比设置在栅电极333下面的半导体层331的第三区域相对更高浓度的杂质。栅电极333可以与半导体层331间隔开地设置。栅电极333的下表面可以与半导体层331的上表面间隔开地设置。第二绝缘层343可以设置在栅电极333和半导体层331之间。例如，栅电极333和半导体层331可以通过第二绝缘层343的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极333的电压的大小来控制从源电极332到漏电极334的电流流动。也就是说，当超过晶体管330阈值电压的电压施加到栅电极333时，电流可以从源电极332流到漏电极334。
同时，根据实施例的半导体器件可以包括第一电极321和第二电极322，如图25a和图25b所示。第一电极321和第二电极322可以电连接到发光结构310。第一电极321可以电连接到第一导电类型半导体层311。例如，第一电极321可以设置在第一导电类型半导体层311上。第一电极321可以与有源层的侧表面间隔开地设置。第二电极322可以电连接到第二导电类型半导体层313。例如，第二电极322可以设置在第二导电类型半导体层313上。第二电极322可以设置在有源层312上。发光结构310可以由施加到第一电极321和第二电极322的电压驱动。通过施加在第一电极321和第二电极322之间的电压，发光结构310的有源层312中可以产生光。
例如，第一电极321可以包括与第一导电类型半导体层311欧姆接触的区域。第一电极321可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。
例如，第二电极322可以包括与第二导电类型半导体层313欧姆接触的材料。例如，第二电极322可以包括透明导电氧化物。例如，第二电极322可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例的半导体器件可以包括第一绝缘层341，如图25a和图25b所示。第一绝缘层341可以设置在发光结构310上。第一绝缘层341可以设置在第二导电类型半导体层313上。第一绝缘层341可以设置在有源层312上。第一绝缘层341可以设置在晶体管330下面。第一绝缘层341可以设置在发光结构310和晶体管330之间。第一绝缘层341可以设置在第二导电类型半导体层313和晶体管330之间。第一绝缘层341的宽度可以小于第二导电类型半导体层313的宽度。
根据实施例，栅电极333可以设置在第一绝缘层341上。另外，第二绝缘层343可以设置在栅电极333和第二电极322上。根据一个实施例，半导体层331可以设置在第二绝缘层343上。第三绝缘层345可以设置在第二绝缘层331和第二绝缘层343上。
根据实施例，第二电极322可以电连接到漏电极334。漏电极334的第一区域可以电连接到半导体层331。漏电极334的第一区域可以设置在半导体层331上。漏电极334的第二区域可以电连接到第二电极322。漏电极334的第二区域可以设置在第二电极322上。因此，可以根据施加到栅电极333的功率来控制从源电极332到漏电极334的电流流动，并且通过漏电极334可以向第二电极322施加功率。根据实施例，可以通过控制栅电极333来控制施加在第一电极321和第二电极322之间的功率，并且可以控制发光结构310中的光发射。
第一绝缘层341可以反射从发光结构310发出的光。第一绝缘层341可以反射从有源层312发出的光。第一绝缘层341可以接收在有源层312中产生的光和向下反射光。因此，可以防止在有源层312中产生的光入射到晶体管330上并消失，并且可以提高半导体器件的光提取效率。
例如，第一绝缘层341可以包括绝缘材料。第一绝缘层341可以包括氧化物或氮化物。第一绝缘层341可以包括硅基氧化物或硅基氮化物。第一绝缘层341可以包括金属氧化物。例如，第一绝缘层341可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层341可以包括包含TiO2的金属氧化物。
第一绝缘层341可以设置为具有不同折射率的多个层。例如，第一绝缘层341可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层341可以设置为分布式布拉格反射器(DBR)层并反射从发光结构310入射的光，从而防止在发光结构310中产生的光在晶体管330处消失。作为一个例子，第一绝缘层341可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
根据实施例的半导体器件可以包括第二绝缘层343和第三绝缘层345，如图25a和图25b所示。第二绝缘层343可以设置在发光结构310的顶表面和侧表面上。第二绝缘层343和第三绝缘层345可以设置在第二电极322上。第三绝缘层345可以设置在半导体层331上。栅电极333可以设置在第二绝缘层343下方。例如，源电极332可以设置在第三绝缘层345上，并且源电极332的一端可以穿过第三绝缘层345并且电连接到半导体层331。另外，漏电极334可以设置在第三绝缘层345上，并且漏电极334的一端可以穿过第三绝缘层345并且电连接到半导体层331。
外部电源通过第二栅极接触孔345a电连接到栅电极333。同时，根据实施例，在形成源电极332和漏电极334时，可以通过第二栅极接触孔345a在第三绝缘膜345上设置电连接到栅电极333的栅极焊盘。
例如，第二绝缘层343和第三绝缘层345可以包括绝缘材料。第二绝缘层343和第三绝缘层345可以包括氧化物、氮化物或有机材料。第二绝缘层343和第三绝缘层345可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第二绝缘层343和第三绝缘层345可以设置为相同的材料。另外，第二绝缘层343和第三绝缘层345可以设置为不同的材料。
根据实施例的半导体器件可以包括如图25a和图25b中所示的衬底305。例如，衬底305可以是生长衬底，在其上可以生长发光结构310。例如，可以在衬底305的上表面上设置不平坦结构。设置在衬底305中的不平坦结构可以减少发光结构310生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层312发射的光，以提高发光效率。例如，衬底305可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
如上所述，根据实施例的半导体器件可以通过晶体管330的控制来控制发光结构310的光发射。根据实施例，由于可以通过使用晶体管330的控制来使发光结构310是否发光，因此可以更精确地控制是否使发光结构310发光，从而更容易实现发光时间和发光间隔的控制。
此外，晶体管330设置在发光结构310上，从而使有源层312的尺寸最大化。如果晶体管330设置在有源层312的侧表面处或附近，则有源层312的尺寸可以减小晶体管330的尺寸。然而，根据一个实施例，晶体管330设置在有源层312上，从而防止有源层312的面积减小。由于在发光结构310中产生的光量受到有源层312的面积的影响，因此在有源层312中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图25a和图25b中示出了半导体器件中设置一个发光结构310和一个晶体管330的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
将参考附图描述用于制造图25a和图25b中所示的半导体器件的方法的示例。在参考附图描述根据本实施例的半导体器件制造方法时，将省略对上述内容重复的描述。
图26a和图26b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第一绝缘层的示例的平面图和截面图。图26b是沿图26a所示的平面图的D-D线的截面图。
根据实施例的半导体器件制造方法，发光结构310可以形成在衬底305上，如图26a和图26b所示。例如，发光结构310可以生长在衬底305上。发光结构310可以包括第一导电类型半导体层311、有源层312和第二导电类型半导体层313。
例如，第一导电类型半导体层311可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层313可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层311可以形成为p型半导体层，第二导电类型半导体层313可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层311作为n型半导体层并且设置第二导电类型半导体层313作为p型半导体层的情况。
在发光结构310中，可以根据构成有源层312的材料改变产生的光的波段。选择构成第一导电类型半导体层311和第二导电类型半导体层313的材料可以根据构成有源层312的材料改变。发光结构310可以由化合物半导体实现。发光结构310可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构310可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层312是这样的层，其中通过第一导电类型半导体层311注入的电子(或空穴)和通过第二导电类型半导体层313注入的空穴(或电子)彼此重新组合并且通过根据有源层312的形成材料的能带之间的带隙差异发出光。有源层312可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层312可以由化合物半导体实现。有源层312可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层312中产生蓝色波段或绿色波段的光时，有源层312可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层312时，可以通过堆叠多个阱层和多个势垒层来实现有源层312。另外，当在有源层312中产生红色波段的光时，有源层312可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层312可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层311可以包括诸如n型半导体层。第一导电类型半导体层311可以由化合物半导体实现。第一导电类型半导体层311可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层312中产生蓝色波段或绿色波段的光时，第一导电类型半导体层311可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层312中产生红色波段的光时，第一导电类型半导体层311可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层311中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层311可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层313可以通过化合物半导体实现。第二导电类型半导体层313可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层312中产生蓝色波段或绿色波段的光时，第二导电类型半导体层313可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层312中产生红色波段的光时，第二导电类型半导体层313可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层313可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
例如，衬底305可以是生长衬底，在其上可以生长发光结构310。例如，可以在衬底3055的上表面上设置不平坦结构。设置在衬底305中的不平坦结构可以减少发光结构310生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层312发射的光，以提高发光效率。例如，衬底305可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
第一绝缘层341可以形成在发光结构310上。第一绝缘层341可以设置在第二导电类型半导体层313上。例如，第一绝缘层341可以设置在第二导电类型半导体层313的上部的一部分上。第一绝缘层341可以包括绝缘材料。例如，第一绝缘层341可以包括氧化物或氮化物。第一绝缘层341可以包括硅基氧化物或硅基氮化物。第一绝缘层341可以包括金属氧化物。例如，第一绝缘层341可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层341可以包括包含TiO2的金属氧化物。
第一绝缘层341可以设置为具有不同折射率的多个层。例如，第一绝缘层341可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层341可以设置为分布式布拉格反射器(DBR)层并反射从发光结构310入射的光，从而防止在发光结构310中产生的光在晶体管330处消失。作为一个例子，第一绝缘层341可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
接下来，如图27a和图27b所示，第二电极322可以形成在发光结构310上。
图27a和图27b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二电极的示例的平面图和截面图。图27b是沿图27a所示的平面图的D-D线的截面图。
第二电极322可以设置在第二导电类型半导体层313上。第二电极322的部分区域可以设置在第一绝缘层341上。
例如，第二电极322可以包括与第二导电类型半导体层313欧姆接触的材料。例如，第二电极322可以包括透明导电氧化物。例如，第二电极322可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
接下来，如图28a和图28b所示，可以通过蚀刻发光结构310的工艺暴露第一导电类型半导体层311的上表面的一部分。
图28a和图28b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。图28b是沿图28a所示的平面图的D-D线的截面图。
可以通过蚀刻第一导电类型半导体层311的部分区域和有源层12的部分区域的工艺来暴露第一导电类型半导体层311的上表面的一部分。此时，也可以蚀刻第一导电类型半导体层311的部分区域，并且可以根据区域将第一导电类型半导体层311设置为具有不同厚度的阶梯结构。
接下来，如图29a和图29b所示，栅电极333可以形成在第一绝缘层341上。
图29a和图29b分别是示出通过根据本发明实施例的半导体器件制造方法形成栅电极的示例的平面图和截面图。图29b是沿图29a所示的平面图的D-D线的截面图。
根据实施例，栅电极333可以设置在第一绝缘层341的上表面的部分区域上。
接下来，如图30a和图30b所示，第二绝缘层343可以形成在栅电极333和第二电极322上。
图30a和图30b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层的示例的平面图和截面图。图30b是沿图30a所示的平面图的D-D线的截面图。
第二绝缘层343可以设置在发光结构310上。第二绝缘层343可以设置在发光结构310的侧表面上。此时，第一栅极接触孔343a可以设置在设置在栅电极333上的第二绝缘层243中。栅电极333的部分区域可以通过第一栅极接触孔343a从第二绝缘层343暴露。
例如，第二绝缘层343可以包括绝缘材料。第二绝缘层343可以包括氧化物、氮化物或有机材料。例如，第二绝缘层343可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图31a和图31b所示，半导体层331可以形成在第二绝缘层343上。
图31a和图31b分别是示出通过根据本发明实施例的半导体器件制造方法形成半导体层的示例的平面图和截面图。图31b是沿图31a所示的平面图的D-D线的截面图。
半导体层331可以设置在第二绝缘层343的上表面的部分区域上。半导体层331可以设置在第二绝缘层343上，并且与第二电极322隔开预定的距离。半导体层331可以设置在栅电极333上。半导体层331可以设置为在垂直方向上与栅电极333的部分区域重叠。
半导体层331可以由例如与形成发光结构310的材料不同的材料形成。例如，半导体层331可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层331的材料可以选自能够在比发光结构310的形成温度低的温度下形成的材料。因此，即使在形成发光结构310之后形成半导体层331时，也不会影响发光结构310的物理性质，并且可以防止发光结构310的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
接下来，如图32a和图32b所示，第三绝缘层345可以形成在发光结构310的上表面和侧表面上。
图32a和图32b分别是示出通过根据本发明实施例的半导体器件制造方法形成第三绝缘层的示例的平面图和截面图。图32b是沿图32a所示的平面图的D-D线的截面图。
第三绝缘层345可以包括第一接触孔351、第二接触孔352、第三接触孔353和第四接触孔354。半导体层331的第一区域可以通过第一接触孔351暴露。半导体层331的第二区域可以通过第二接触孔352暴露。第二电极322的部分区域可以通过第三接触孔353暴露。第一导电类型半导体层311的部分区域可以通过第四接触孔354暴露。此时，第二栅极接触孔345a可以设置在设置在栅电极333上的第三绝缘层345中。栅电极333的部分区域可以通过第二栅极接触孔345a从第三绝缘层345处暴露。第三绝缘层345可以设置在第二电极322上。第三绝缘层345可以设置在半导体层331上。第三绝缘层345可以设置在第二绝缘层343上。
例如，第三绝缘层345可以包括绝缘材料。第三绝缘层345可以包括氧化物、氮化物或有机材料。例如，第三绝缘层345可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图33a和33b所示，可以形成晶体管。
图33a和图33b分别是示出通过根据本发明实施例的半导体器件制造方法形成晶体管的示例的平面图和截面图。图33b是沿图33a所示的平面图的D-D线的截面图。
首先，可以在第三绝缘层345上形成源电极332、漏电极334和第一电极321。源电极332可以通过第一接触孔351电连接到半导体层331的第一区域。漏电极334可以通过第二接触孔352电连接到半导体层331的第二区域，并且可以通过第三接触孔353电连接到第二电极322。半导体层331可以通过漏电极334电连接到第二电极322。
源电极332可以电连接到半导体层331的第一区域。源电极332可以设置在半导体层331的第一区域上。源电极332可以设置在第三绝缘层345上。漏电极334可以电连接到半导体层331的第二区域。漏电极334可以设置在半导体层331的第二区域上。漏电极334可以设置在第三绝缘层345上。
例如，半导体层331的第一区域和第二区域可以设置为包括高浓度杂质。高浓度杂质可以通过例如离子注入工艺设置在半导体层331的第一区域和第二区域中。因此，在半导体层331中，可以将源电极332电连接的第一区域和漏电极334电连接的第二区域设置为高浓度杂质区域。
栅电极333可以设置在半导体层331下面。栅电极333可以设置在半导体层331的第一区域和第二区域之间的下面。栅电极333可以与半导体层331间隔开地设置。栅电极333的上表面可以与半导体层331的下表面间隔开地设置。第二绝缘层343可以设置在栅电极333和半导体层331之间。例如，栅电极333和半导体层331可以通过第二绝缘层343的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极333的电压的大小来控制从源电极332到漏电极334的电流流动。也就是说，当超过晶体管330阈值电压的电压施加到栅电极333时，电流可以从源电极332流到漏电极334。外部电源通过第二栅极接触孔345a电连接到栅电极333。同时，根据实施例，在形成源电极332和漏电极334时，可以通过第二栅极接触孔345a在第三绝缘膜345上设置电连接到栅电极333的栅极焊盘。
此外，根据实施例的半导体器件可以包括第一电极321和第二电极322，如图33a和图33b所示。第一电极321和第二电极322可以电连接到发光结构310。第一电极321可以电连接到第一导电类型半导体层311。例如，第一电极321可以设置在第一导电类型半导体层311上。第一电极321可以与有源层的侧表面间隔开地设置。第二电极322可以电连接到第二导电类型半导体层313。例如，第二电极322可以设置在第二导电类型半导体层313上。第二电极322可以设置在有源层312上。发光结构310可以由施加到第一电极321和第二电极322的电压驱动。通过施加在第一电极321和第二电极322之间的电压，发光结构310的有源层312中可以产生光。
例如，第一电极321可以包括与第一导电类型半导体层311欧姆接触的区域。第一电极321可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。例如，源电极332、栅电极333、和漏电极334可以由与第一电极321相同的材料形成。另外，源电极332、栅电极333和漏电极334可以由与第一电极321不同材料形成。
根据实施例的上述半导体器件制造方法仅是示例，并且本领域技术人员可以理解，可以对其进行各种修改和应用。
同时，图34a和图34b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。在参考图34a和34b描述根据该实施例的半导体器件时，将省略对上述内容重复的描述。
图34a和图34b分别是示出根据本发明的实施例的半导体器件的另一示例的平面图和截面图。图34b是沿图34a所示的平面图的E-E线的截面图。
根据一个实施例的半导体器件可以包括发光结构410和晶体管430，如图34a和图34b所示。例如，晶体管430可以设置在发光结构410上。晶体管430可以电连接到发光结构410。根据实施例的半导体器件可以控制晶体管430的驱动并调节发光结构410的光发射。晶体管430可以被设置为例如底栅晶体管结构。
发光结构410可以包括第一导电类型半导体层411、有源层412和第二导电类型半导体层413。有源层412可以设置在第一导电类型半导体层411和第二导电类型半导体层413之间。例如，有源层412可以设置在第一导电类型半导体层411上，第二导电类型半导体层413可以设置在有源层412上。
例如，第一导电类型半导体层411可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层413可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层411可以形成为p型半导体层，第二导电类型半导体层413可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层411作为n型半导体层并且设置第二导电类型半导体层413作为p型半导体层的情况。
在发光结构410中，可以根据构成有源层412的材料改变产生的光的波段。选择构成第一导电类型半导体层411和第二导电类型半导体层413的材料可以根据构成有源层412的材料改变。发光结构410可以由化合物半导体实现。发光结构410可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构410可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层412是这样的层，其中通过第一导电类型半导体层411注入的电子(或空穴)和通过第二导电类型半导体层413注入的空穴(或电子)彼此重新组合并且通过根据有源层412的形成材料的能带之间的带隙差异发出光。有源层412可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层412可以由化合物半导体实现。有源层412可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层412中产生蓝色波段或绿色波段的光时，有源层412可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层412时，可以通过堆叠多个阱层和多个势垒层来实现有源层412。另外，当在有源层412中产生红色波段的光时，有源层412可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层412可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层411可以包括诸如n型半导体层。第一导电类型半导体层411可以由化合物半导体实现。第一导电类型半导体层411可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层412中产生蓝色波段或绿色波段的光时，第一导电类型半导体层411可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层412中产生红色波段的光时，第一导电类型半导体层411可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层411中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层411可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层413可以通过化合物半导体实现。第二导电类型半导体层413可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层412中产生蓝色波段或绿色波段的光时，第二导电类型半导体层413可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层412中产生红色波段的光时，第二导电类型半导体层413可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层413可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
晶体管430可以包括半导体层431、源电极432、栅电极433和漏电极434。晶体管430可以设置在发光结构410上。晶体管430可以设置在第二导电类型半导体层413上。当从半导体器件上方观察时，晶体管430的面积可以小于第二导电类型半导体层413的面积。晶体管430可以设置在有源层412上。当从半导体器件上方观察时，晶体管430的面积可以小于有源层412的面积。
半导体层431可以由例如与形成发光结构410的材料不同的材料形成。例如，半导体层431可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层431的材料可以选自能够在比发光结构410的形成温度低的温度下形成的材料。因此，即使在形成发光结构410之后形成半导体层431时，也不会影响发光结构410的物理性质并且可以防止发光结构410的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
源电极432可以电连接到半导体层431的第一区域。源电极432可以设置在半导体层431的第一区域上。漏电极434可以电连接到半导体层431的第二区域。漏电极434可以设置在半导体层431的第二区域上。
例如，半导体层431的第一区域和第二区域可以设置为包括高浓度杂质。高浓度杂质可以通过例如离子注入工艺设置在半导体层431的第一区域和第二区域中。因此，在半导体层431中，可以将源电极432电连接的第一区域和漏电极434电连接的第二区域设置为高浓度杂质区域。
栅电极433可以设置在半导体层431下面。栅电极433可以与半导体层431间隔开地设置。栅电极433的上表面可以与半导体层431的下表面间隔开地设置。第二绝缘层443可以设置在栅电极433和半导体层431之间。例如，栅电极433和半导体层431可以通过第二绝缘层443的厚度间隔开地设置。
根据实施例，可以根据施加到栅电极433的电压的大小来控制从源电极432到漏电极434的电流流动。也就是说，当超过晶体管430阈值电压的电压施加到栅电极433时，电流可以从源电极432流到漏电极434。
同时，根据实施例的半导体器件可以包括第二电极422，如图34a和图34b所示。第二电极422可以电连接到第二导电类型半导体层413。例如，第二电极422可以设置在第二导电类型半导体层413上。第二电极422可以设置在有源层412上。
例如，第二电极422可以包括与第二导电类型半导体层413欧姆接触的材料。例如，第二电极422可以包括透明导电氧化物。例如，第二电极422可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
根据实施例的半导体器件可以包括第一绝缘层441，如图34a和图34b所示。第一绝缘层441可以设置在发光结构410上。第一绝缘层441可以设置在发光结构410的上表面和侧表面上。第一绝缘层441可以设置在第二导电类型半导体层413上。第一绝缘层441可以设置在有源层412上。.第一绝缘层441可以设置在晶体管430下面。第一绝缘层441可以设置在第二电极422上。第一绝缘层441可以设置在发光结构410和晶体管430之间。第一绝缘层441可以设置在第二导电类型半导体层413和晶体管430之间。第一绝缘层441可以设置在第二电极422和晶体管之间。
第一绝缘层441可以反射从发光结构410发出的光。第一绝缘层441可以反射从有源层412发出的光。第一绝缘层441可以接收在有源层412中产生的光和向下反射光。因此，可以防止在有源层412中产生的光入射到晶体管430上并消失，并且可以提高半导体器件的光提取效率。
例如，第一绝缘层441可以包括绝缘材料。第一绝缘层441可以包括氧化物或氮化物。第一绝缘层441可以包括硅基氧化物或硅基氮化物。第一绝缘层441可以包括金属氧化物。例如，第一绝缘层441可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层441可以包括包含TiO2的金属氧化物。
第一绝缘层441可以设置为具有不同折射率的多个层。例如，第一绝缘层441可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层441可以设置为分布式布拉格反射器(DBR)层并反射从发光结构410入射的光，从而防止在发光结构410中产生的光在晶体管430处消失。作为一个例子，第一绝缘层441可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
根据实施例的半导体器件可以包括第二绝缘层443，如图34a和34b所示。第二绝缘层443可以设置在发光结构410的上表面和侧表面上。第二绝缘层443可以设置在第一绝缘层441上。第二绝缘层443可以设置在栅电极443上。第二绝缘层443可以设置在第二电极422上。栅电极433可以设置在第一绝缘层441和第二绝缘层443之间。
例如，第二绝缘层443可以包括绝缘材料。第二绝缘层3可以包括氧化物、氮化物或有机材料。例如，第二绝缘层443可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
半导体层431可以设置在第二绝缘层443上。第二电极422可以电连接到漏电极434。漏电极434的第一区域可以电连接到半导体层431。漏电极434的第一区域可以设置在半导体层431上。漏电极434的第二区域可以电连接到第二电极422。漏电极434的第二区域可以设置在第二电极422上。通过穿过第一绝缘层441和第二绝缘层443设置的漏极接触孔434h，漏电极434的一端可以电连接到第二电极422。例如，漏电极434的一端可以穿过第一绝缘层441和第二绝缘层443，并且与第二电极422的上表面接触。
源电极432的第一区域可以电连接到半导体层431。例如，源电极432的第一区域可以设置在半导体层431上。源电极432的第二区域可以设置在第二绝缘层443上。
因此，可以根据施加到栅电极433的功率来控制从源电极432到漏电极434的电流流动，并且可以通过漏电极434向第二电极422施加功率。根据实施例，可以通过控制栅电极433来控制施加在第二电极422之间的功率，并且可以控制发光结构410中的光发射。
源电极432、栅电极433和漏电极434可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。源电极432、栅电极433和漏电极434可以由相同的材料或不同材料形成。
根据实施例的半导体器件可以包括第三绝缘层445，如图34a和图34b所示。第三绝缘层445可以设置在第二绝缘层443上。第三绝缘层445可以设置在晶体管430上。第三绝缘层445可以设置在源电极432上。第三绝缘层445可以设置在漏电极434上。例如，第三绝缘层445可以包括绝缘材料。第三绝缘层45可以包括氧化物、氮化物或有机材料。例如，第三绝缘层445可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
根据实施例的半导体器件可以包括第一接合焊盘471、第二接合焊盘473和第三接合焊盘475，如图34a和图34b所示。第一接合焊盘471、第二接合焊盘473和第三接合焊盘475可以设置在发光结构410上。第二接合焊盘473和第三接合焊盘475可以设置在晶体管430上。
第一接合焊盘471可以电连接到第一导电类型半导体层411。第一晶体管471可以设置在第一导电类型半导体层411上。第一接合焊盘471可以设置在第三绝缘层445上。第一接合焊盘471可以通过第一接合焊盘接触孔471h电连接到第一导电类型半导体层411。第一绝缘层471可以包括设置在第一接合焊盘接触孔471h中的接合焊盘延伸部分471p。第一接合焊盘接触孔471h可以设置为穿过第一绝缘层441、第二绝缘层443和第三绝缘层445。
同时，第一接合焊盘471直接接触第一导电类型半导体层411在图34a和图34b中示出，但是根据一个实施例，第一电极还可以设置在第一导电类型半导体层411上。也就是说，根据一个实施例，第一电极可以设置在第一导电类型半导体层411上，并且第一接合焊盘471可以接触第一电极。
此外，第二接合焊盘473可以设置在第三绝缘层445上。第二接合焊盘473可以电连接到源电极432。例如，第二接合焊盘473的一端可以穿过第三绝缘膜445，并且与源电极432的上表面接触。通过设置在第三绝缘层445中的第二接合焊盘接触孔473h，第三接合焊盘473可以电连接到源电极432。
此外，第三接合焊盘475可以设置在第三绝缘层445上。第三接合焊盘475可以电连接到栅电极433。例如，第三接合焊盘475的一端可以穿过第二绝缘层443和第三绝缘层445，并与栅电极433的上表面接触。通过设置在第二绝缘层443和第三绝缘层445中的第三接合焊盘接触孔475h，第三接合焊盘475可以电连接到栅电极433。
例如，第一接合焊盘471、第二接合焊盘473和第三接合焊盘475可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe、AuGe/Ni/Au、In、InAg和AuIn中的至少一种。
根据实施例的半导体器件可以包括如图34a和图34b中所示的衬底405。例如，衬底405可以是生长衬底，在其上可以生长发光结构410。例如，可以在衬底405的上表面上设置不平坦结构。设置在衬底405中的不平坦结构可以减少发光结构410生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层212发射的光，以提高发光效率。例如，衬底405可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
同时，可以通过例如倒装芯片接合方法从外部向根据实施例的半导体器件提供功率。在上方向上设置的第一接合焊盘471、第二接合焊盘473和第三接合焊盘475在图34a和图34b示出，但是当应用倒装芯片接合方法时，上部结构和下部结构可以反转，使得第一接合焊盘471、第二接合焊盘473和第三接合焊盘475设置在较低的方向。因此，衬底405可以设置在上部。
当根据实施例的半导体器件通过倒装芯片接合方法电连接到电路基板时，可以通过第一接合焊盘471向第一导电类型半导体层411提供功率。此外，可以通过第二接合焊盘473向源电极432提供功率。另外，可以通过第三接合焊盘475向栅电极433提供功率。因此，当通过第三接合焊盘475施加高于晶体管430的阈值电压的电压时，电流从源电极432流到漏电极434。功率可以通过漏电极434提供给第二电极422。施加到第二电极422的功率可以提供给第二导电类型半导体层413。因此，可以通过在第一导电类型半导体层411和第二导电类型半导体层413之间施加电压在发光结构410中产生光。
根据实施例，晶体管430的驱动由施加到第二接合焊盘473和第三接合焊盘475的功率控制。此外，可以通过控制晶体管430来控制提供给第二电极422的功率。因此，可以通过施加到第一接合焊盘471和第二电极422的功率来控制发光结构410中的光发射。可以通过施加到第一接合焊盘471、第二接合焊盘473和第三接合焊盘475的功率来控制晶体管430，并且可以控制发光结构410中的光发射。
如上所述，根据实施例的半导体器件可以通过晶体管430的控制来控制发光结构410的光发射。根据实施例，由于可以通过使用晶体管430的控制来使发光结构410是否发光，因此可以更精确地控制是否使发光结构410发光，从而更容易实现发光时间和发光间隔的控制。
此外，晶体管430设置在发光结构410上，从而使有源层412的尺寸最大化。如果晶体管430设置在有源层412的侧表面处或附近，则有源层412的尺寸可以减小晶体管430的尺寸。然而，根据一个实施例，晶体管430设置在有源层412上，从而防止有源层412的面积减小。由于在发光结构410中产生的光量受到有源层412的面积的影响，因此在有源层412中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图34a和图34b中示出了半导体器件中设置一个发光结构410和一个晶体管430的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
同时，图35是概念性地示出应用于图34a和图34b中所示的半导体器件的栅电极的示例的视图，并且图36是概念性地示出应用于图34a和34b所示的半导体器件的源电极和漏电极的示例的视图。
在根据实施例的半导体器件中，栅电极433可以包括栅极体电极433a和栅极分支电极433b，如图34a和图34b所示。栅极分支电极433b可以设置为多个。栅极分支电极433b可以从栅极体电极433a延伸。多个栅极分支电极433b可以平行延伸。多个栅极分支电极433b可以彼此间隔开地设置。栅电极433可以设置为在垂直方向上与半导体层431重叠。例如，栅电极433的栅极分支电极433b可以设置为在垂直方向上与半导体层431重叠。
另外，在根据实施例的半导体器件中，源电极432可以包括源极体电极432a和源极分支电极433b，如图34a、图34b和图36所示。可以设置多个源极分支电极432b。源极分支电极432b可以从源极体电极432a延伸。多个源极分支电极432b可以平行延伸。多个源极分支电极432b可以彼此间隔开地设置。源电极432可以设置为在垂直方向上与半导体层431重叠。例如，源电极432的源极分支电极432b可以设置为在垂直方向上与半导体层431重叠。
另外，在根据实施例的半导体器件中，漏电极434可以包括漏极体电极434a和漏极分支电极434b，如图34a、图34b和图36所示。可以设置多个漏极分支电极434b。漏极分支电极434b可以从漏极体电极434a延伸。多个漏极分支电极434b可以平行延伸。多个漏极分支电极434b可以彼此间隔开地设置。漏电极434可以设置为在垂直方向上与半导体层431重叠。例如，漏电极434的漏极分支电极434b可以设置为在垂直方向上与半导体层431重叠。
可以交替地设置多个源极分支电极432b和多个漏极分支电极434b。源极分支电极432b可以设置在漏极分支电极434b之间。漏极分支电极434b可以设置在源极分支电极432b之间。多个源极分支电极432b和多个漏极分支电极434b可以交替地设置在半导体层431上以提供多个沟道。多个源极分支电极432b和多个漏极分支电极434b可以设置为在水平方向上在半导体层431上彼此重叠。可以在多个源极分支电极432b和多个漏极分支电极434b之间的半导体层431上的水平方向上的重叠区域中提供沟道。
例如，如图36所示，可以设置三个源极分支电极432b，并且可以设置两个漏极分支电极434b。两个漏极分支电极434b可以设置在三个源极分支电极432b之间。三个源极分支电极432b和两个漏极分支电极434b可以设置在半导体层431上。三个源极分支电极432b和两个漏极分支电极434b可以设置四个沟道。此时，每个沟道可以具有沟道长度L，该沟道长度L是从源极分支电极432b到漏极分支电极434b的距离。另外，每个沟道可以具有沟道宽度W，其中源极分支电极432b和漏极分支电极434b设置为在水平方向上彼此重叠。
根据一个实施例，如图35所示，可以设置栅电极433用于控制设置在源分支电极432b和漏分支电极434b之间的沟道中的电流流动。例如，栅电极433可以包括四栅极分支电极433b。多个栅极分支电极433b可以在与由多个源极分支电极432b和多个漏极分支电极434b提供的多个沟道垂直的方向上重叠。栅极分支电极433b的宽度可以大于沟道长度L。栅极分支电极433b可以在垂直方向上与源极分支电极432b的部分区域和漏极分支电极434b的部分区域重叠。
同时，图35中示出了栅电极433包括多个栅极分支电极433b的情况，但是可以在与设置在源电极432和源电极432之间的沟道区域垂直的方向上设置栅电极433，而没有分支电极，以便可以控制源电极432和漏电极434之间的电流流动。稍后将另外描述栅电极433具有分支电极的情况与栅电极433不具有分支电极的情况之间的比较。
在根据实施例的半导体器件中，栅电极433可以包括栅极体电极433a和栅极分支电极433b，如图34a和图34b所示。栅极体电极433a可以设置为多个。例如，第三接合焊盘475可以通过第三接合焊盘接触孔475h电连接到栅极体电极433a。第三接合焊盘475可以通过第三接合焊盘接触孔475h直接接触栅极体电极433a的上表面。第三接合焊盘接触孔475h设置在栅极体电极433a上的情况在图34a和图34b中示出，但是第三接合焊盘接触孔475h可以设置在栅极分支电极433b上。此时，第三接合焊盘475可以通过第三接合焊盘接触孔475h连接到栅极分支电极433b的上表面。
此外，源电极432可以包括源极体电极432a和源极分支电极432b。源极分支电极432b可以设置为多个。例如，第二接合焊盘473可以通过第二接合焊盘接触孔473h电连接到源极分支电极432b。第二接合焊盘473可以通过第二接合焊盘接触孔473h直接接触源极分支电极432b的上表面。第二接合焊盘接触孔473h设置在源极分支电极432b上的情况在图34a和图34b在示出，但是第二接合焊盘接触孔473h可以设置在源电极432b上。此时，第二接合焊盘473可以通过第二接合焊盘接触孔473h直接接触源极体电极432a的上表面。另外，第二接合焊盘接触孔473h可以设置在多个源极分支电极432b中的设置在中央的分支电极上，并且可以设置在设置在外部的分支电极上。
此外，漏电极434可以包括漏极体电极434a和漏极分支电极434b。漏极分支电极434b可以设置为多个。例如，漏电极434可以通过漏极接触孔434h电连接到第二电极422。漏极体电极434a可以通过漏极接触孔434h直接接触第二电极422的上表面。漏极接触孔434h设置在漏极体电极434a下方的情况在图34a和图34b中所示，但是漏极接触孔434h可以设置在漏极分支电极434b下方。此时，漏极分支电极434b可以通过漏极接触孔434h直接接触第二电极422的上表面。
根据实施例，源极分支电极432b、栅极分支电极433b和漏极分支电极434b的数量可以根据半导体器件的尺寸和设计目的而不同地改变。
将参考图37和图38描述根据栅电极、源电极和漏电极的结构变化的晶体管的效应差异。图37是描述一般晶体管的电流增益的视图，图38是示出根据图34a和图34b中所示的半导体器件中的栅电极的分支电极数量的源电极和漏电极之间的电压-电流变化的曲线图。
如图37所示，一般晶体管可以包括半导体层、栅电极、源电极和漏电极。可以在源电极和漏电极之间设置沟道，并且源极可以具有沟道宽度W和从源电极到漏电极的沟道长度L。
已知在具有图37所示结构的晶体管中，在源电极和漏电极之间流动的电流Id与电流增益K成比例。电流增益可由下式表示。
K＝(1/2)μeffCg(W/L)
μeff：场有效迁移率
Cg：每单元面积的栅极静电电容
该实施例是用于增加沟道宽度W与沟道长度L的比率W/L以增加电流增益K的方法，并且考虑了改变源电极和漏电极之间的连接结构的方法。也就是说，根据实施例，如参考图36所述，源电极432可以包括源极体电极432a和多个源极分支电极432b，漏电极434可以包括漏极体电极434a和多个漏极分支电极434b。
例如，具有图36中所示结构的晶体管可以包括三个源极分支电极432b、两个漏极分支电极434b和四个沟道。每个沟道可以设置在源极分支电极432b和漏极分支电极434b之间。每个沟道可以具有沟道宽度W和沟道长度L.
同时，如参考图35所述，用于控制沟道层中电流流动的栅电极433可以包括栅极体电极433a和多个栅极分支电极433b。多个栅极分支电极433b的数量可以对应于沟道的数量。图35所示的栅电极433可以包括对应于四个沟道的四栅极分支电极433b。
表1示出了根据实施例的晶体管中的栅电极、源电极和漏电极的结构变化的数据。
表1
Figure BDA0001887940530000741
在表1中所示的“2栅极”结构的晶体管、“3栅极”结构的晶体管和“4栅极”结构的晶体管中，栅电极、源电极和漏电极可以设置为类似于图35和图36中所示的结构。“2栅极”结构的晶体管可以包括两栅极分支电极，并且两个沟道设置在源极分支电极和漏极分支电极之间。“3栅极”结构的晶体管可以包括三栅极分支电极，并且三个沟道设置在源极分支电极和漏极分支电极之间。“4栅极”结构的晶体管可以包括四栅极分支电极，并且四个沟道设置在源极分支电极和漏极分支电极之间。“2栅极”结构的晶体管、“3栅极”结构的晶体管和“4栅极”结构的晶体管可以具有相同的沟道宽度W和相同的沟道长度L。例如，提取了沟道宽度W与沟道长度L的比率W/L为14的情况的数据。线宽比和电流密度比是基于“2栅极”结构的相对值。电流密度是施加到半导体层的电流密度。
图38是示出当向表1中所示的每个结构的晶体管中的栅电极施加15V电压时相对于源电极和漏电极之间的电压差的源极-漏极电流的曲线图。如表1和图38所示，可以看出，相对于相同源极-漏极电压的源极-漏极电流从“2栅极”结构到“4栅极”结构是增大的。
表1中所示的“全栅极”结构的晶体管包括四个沟道，并且示出了栅电极不包括分支电极的情况。例如，对于“全栅极”结构的晶体管，提取了关于沟道宽度W与沟道长度L的比率W/L是12的情况的数据。同时，在“全栅极”结构的晶体管中，预期影响电流增益的“(W/L)*n”的值是“3栅极”结构和“4栅极”结构之间的值，但是如图38所示，可以确定的是源极-漏极电流值具有“2栅极”结构和“3栅极”结构之间的值。根据提取的数据，当沟道的结构像从分支电极连接的分支结构那样复杂时，可以确定的是它受沟道长度L、沟道宽度W、沟道数n和电流密度的影响。当沟道的结构像从分支电极连接的分支结构那样复杂时，在估计源极-漏极电流值时需要考虑“线宽比*电流密度比”的值。
表1中所示的“6栅极”结构的晶体管可以包括四栅极分支电极，并且第六沟道设置在源极分支电极和漏极分支电极之间。例如，对于“6栅极”结构的晶体管，提取关于沟道宽度W与沟道长度L的比率W/L是36的情况的数据。如表1和图38所示，可以看出，相对于相同源极-漏极电压的源极-漏极电流在“6栅极”结构的晶体管中比其他结构的晶体管中增加地更多。
参考图35至图38描述的栅电极、源电极和漏极结构的结构。不限于参考图34a和图34b描述的半导体器件，而是可以应用于根据实施例的任何半导体器件。也就是说，参考图1至图34a和图34b描述的半导体器件可包括具有分支电极的源电极和具有分支电极的漏电极。另外，参考图1至图34a和图34b描述的半导体器件可以包括具有分支电极的栅电极。
用于制造图34a和图34b中所示的半导体器件的方法的示例将参考附图描述。在参考附图描述根据本实施例的半导体器件制造方法时，将省略对上述内容重复的描述。
图39a和图39b分别是示出通过根据本发明实施例的半导体器件制造方法形成发光结构和第二电极的示例的平面图和截面图。图39b是沿图39中所示平面图的E-E线的截面图。
根据实施例的半导体器件制造方法，发光结构410可以形成在衬底405上，如图39a和图39b所示。例如，发光结构410可以生长在衬底405上。发光结构410可以包括第一导电类型半导体层411、有源层412和第二导电类型半导体层413。
例如，第一导电类型半导体层411可以形成为其中添加n型掺杂剂作为第一导电掺杂剂的n型半导体层，并且第二导电类型半导体层413可以形成为其中添加p型掺杂剂作为第二导电掺杂剂的p型半导体层。此外，相反地，第一导电类型半导体层411可以形成为p型半导体层，第二导电类型半导体层413可以形成为n型半导体层。在下文中，将描述设置第一导电类型半导体层411作为n型半导体层并且设置第二导电类型半导体层413作为p型半导体层的情况。
在发光结构410中，可以根据构成有源层412的材料改变产生的光的波段。选择构成第一导电类型半导体层411和第二导电类型半导体层413的材料可以根据构成有源层412的材料改变。发光结构410可以由化合物半导体实现。发光结构410可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，发光结构410可以通过包括选自由铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)组成的组的至少两种元素来实现。
有源层412是这样的层，其中通过第一导电类型半导体层411注入的电子(或空穴)和通过第二导电类型半导体层413注入的空穴(或电子)彼此重新组合并且通过根据有源层412的形成材料的能带之间的带隙差异发出光。有源层412可以形成为具有单阱结构、多阱结构、量子点结构或量子线结构中的一种。有源层412可以由化合物半导体实现。有源层412可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。
当在有源层412中产生蓝色波段或绿色波段的光时，有源层412可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。当通过多阱结构实现有源层412时，可以通过堆叠多个阱层和多个势垒层来实现有源层412。另外，当在有源层412中产生红色波段的光时，有源层412可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。有源层412可以选自诸如AlGaInP、AlInP、GaP和GaInP。
第一导电类型半导体层411可以包括诸如n型半导体层。第一导电类型半导体层411可以由化合物半导体实现。第一导电类型半导体层411可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层412中产生蓝色波段或绿色波段的光时，第一导电类型半导体层411可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层412中产生红色波段的光时，第一导电类型半导体层411可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。在第一导电类型半导体层411中，在分子式中y可以具有0.5的值并且x可以具有0.5至0.8的值。第一导电类型半导体层411可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP构成的组，以及可以掺杂n型掺杂剂，例如，Si、Ge、Sn、Se或Te。
第二导电类型半导体层413可以通过化合物半导体实现。第二导电类型半导体层413可以通过诸如II-VI族化合物半导体或III-V族化合物半导体来实现。例如，当在有源层412中产生蓝色波段或绿色波段的光时，第二导电类型半导体层413可以通过诸如具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)分子式的半导体材料来实现。另外，当在有源层412中产生红色波段的光时，第二导电类型半导体层413可以通过诸如具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)分子式的半导体材料来实现。第二导电类型半导体层413可以选自由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP和GaInP组成的组，以及可以掺杂p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
衬底405可以是生长衬底，在其上可以生长发光结构410。例如，可以在衬底405的上表面上设置不平坦结构。设置在衬底405中的不平坦结构可以减少发光结构410生长期间的缺陷，可以改善晶体质量，并且可以反射从有源层412发射的光，以提高发光效率。例如，衬底405可以包括选自蓝宝石(Al2O3)衬底、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种。
第二电极422可以形成在发光结构410上。第二电极422可以设置在第二导电类型半导体层413上。第二电极422可以设置在第二导电类型半导体层413上表面的部分区域上。
例如，第二电极422可以包括与第二导电类型半导体层413欧姆接触的材料。例如，第二电极422可以包括透明导电氧化物。例如，第二电极422可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti中的至少一种材料。
接下来，如图40a和图40b中所示，可以通过蚀刻发光结构410的工艺来暴露第一导电类型半导体层411的上表面的一部分。
图40a和图40b分别是示出通过根据本发明实施例的半导体器件制造方法蚀刻发光结构的部分区域的示例的平面图和截面图。图40b是沿图40a所示的平面图的E-E线的截面图。
可以通过蚀刻第一导电类型半导体层411的部分区域和有源层412的部分区域的工艺来暴露第一导电类型半导体层411的上表面的一部分。此时，也可以蚀刻第一导电类型半导体层411的部分区域，并且可以根据区域将第一导电类型半导体层411设置为具有不同厚度的阶梯结构。
接下来，如图41a和图41b所示，第一绝缘层441可以形成在发光结构410上。
图41a和图41b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一绝缘层和栅电极的示例的平面图和截面图。图41b是沿图41a所示的平面图的E-E线的截面图。
第一绝缘层441可以设置在第二导电类型半导体层413上。第一绝缘层441可以设置在第二电极422上。
例如，第一绝缘层441可以包括绝缘材料。第一绝缘层441可以包括氧化物或氮化物。第一绝缘层441可以包括硅基氧化物或硅基氮化物。第一绝缘层441可以包括金属氧化物。例如，第一绝缘层441可以包括选自SiO2、SiNx、Al2O3等中的至少一种。第一绝缘层441可以包括包含TiO2的金属氧化物。
第一绝缘层441可以设置为具有不同折射率的多个层。例如，第一绝缘层441可以通过堆叠具有第一折射率的第一层和具有第二折射率的第二层作为一对来形成，并且可以通过顺序堆叠多对来形成。因此，第一绝缘层441可以设置为分布式布拉格反射器(DBR)层并反射从发光结构410入射的光，从而防止在发光结构410中产生的光在晶体管430处消失。作为一个例子，第一绝缘层441可以设置为堆叠多对，每对包括SiO2层和TiO2层作为一对。
接下来，如图41a和图41b所示，栅电极433可以形成在第一绝缘层441上。栅电极433可以包括栅极体电极433a和栅极分支电极433b。栅极分支电极433b可以设置为多个。栅极分支电极433b可以从栅极体电极433a延伸。多个栅极分支电极433b可以平行延伸。多个栅极分支电极433b可以彼此间隔开地设置。
栅电极433可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。
接下来，如图42a和图42b所示，可以在栅电极433上形成第二绝缘层433和半导体层431。
图42a和图42b分别是示出通过根据本发明实施例的半导体器件制造方法形成第二绝缘层和半导体层的示例的平面图和截面图。图42b是沿图42a所示的平面图的E-E线的截面图。
第二绝缘层443可以设置在发光结构410上。第二绝缘层443可以设置在发光结构410的上表面和侧表面上。
例如，第二绝缘层443可以包括绝缘材料。第二绝缘层443可以包括氧化物、氮化物和有机材料。例如，第一绝缘层341可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，如图42a和42b所示，半导体层431可以形成在第二绝缘层443上。半导体层431可以设置在第二绝缘层443的上表面的部分区域中。例如，半导体层431可以设置在第二绝缘层443上以在垂直方向上与第二电极422重叠。半导体层431可以设置在第二绝缘层443上以在垂直方向上与栅电极433重叠。半导体层431可以设置在第二绝缘层443上以在垂直方向上与栅极分支电极433b重叠。
半导体层431可以由例如与形成发光结构410的材料不同的材料形成。例如，半导体层431可以包括选自由非晶硅、多晶硅、单晶硅和氧化物半导体构成的组的材料。构成半导体层431的材料可以选自能够在比发光结构410的形成温度低的温度下形成的材料。因此，即使在形成发光结构410之后形成半导体层431时，也不会影响发光结构410的物理性质并且可以防止发光结构410的光提取效率降低。氧化物半导体的实例可以选自由氧化铟镓锌(IGZO)、氧化铟镓(IGO)和氧化铟锌(IZO)组成的组。
接下来，如图43a和图43b所示，可以形成源电极432和漏电极434。
图43a和图43b分别是示出通过根据本发明实施例的半导体器件制造方法形成源电极和漏电极的示例的平面图和截面图。图43b是沿图43a所示的平面图的E-E线的截面图。
根据实施例，可以形成漏极接触孔434h以穿过第一绝缘层441和第二绝缘层443。可以在半导体层431上形成源电极432和漏电极434。漏电极434可以通过漏极接触孔434h电连接到第二电极422。
源电极432可以包括源极体电极432a和源极分支电极432b。源极分支电极432b可以设置为多个。源极分支电极432b可以从源极体电极432a延伸。多个源极分支电极432b可以平行延伸。多个源极分支电极432b可以彼此间隔开地设置。源电极432可以设置为在垂直方向上与半导体层431重叠。例如，源电极432的源极分支电极432b可以设置为在垂直方向上与半导体层431重叠。
漏电极434可以包括漏极体电极434a和漏极分支电极434b。可以设置多个漏极分支电极434b。漏极分支电极434b可以从漏极体电极434a延伸。多个漏极分支电极434b可以平行延伸。多个漏极分支电极434b可以彼此间隔开地设置。漏电极434可以设置为在垂直方向上与半导体层431重叠。例如，漏电极434的漏极分支电极434b可以设置为在垂直方向上与半导体层431重叠。
可以交替地设置多个源极分支电极432b和多个漏极分支电极434b。源极分支电极432b可以设置在漏极分支电极434b之间。漏极分支电极434b可以设置在源极分支电极432b之间。多个源极分支电极432b和多个漏极分支电极434b可以交替地设置在半导体层431上以设置多个沟道。多个源极分支电极432b和多个漏极分支电极434b可以设置为在水平方向上在半导体层431上彼此重叠。可以在多个源极分支电极432b和多个漏极分支电极434b之间的半导体层431上的水平方向上的重叠区域中设置沟道。
例如，可以设置三个源极分支电极432b和两个漏极分支电极434b。两个漏极分支电极434b可以设置在三个源极分支电极432b之间。三个源极分支电极432b和两个漏极分支电极434b可以设置在半导体层431上。三个源极分支电极432b和两个漏极分支电极434b可以设置四个沟道。此时，每个沟道可以具有沟道长度L，该沟道长度L是从源极分支电极432b到漏极分支电极434b的距离。另外，每个沟道可以具有沟道宽度W，其中源极分支电极432b和漏极分支电极434b设置为在水平方向上彼此重叠。
根据实施例，可以设置栅电极433用于控制设置在源分支电极432b和漏分支电极434b之间的沟道中的电流流动。例如，栅电极433可以包括四栅极分支电极433b。多个栅极分支电极433b可以在与由多个源极分支电极432b和多个漏极分支电极434b提供的多个沟道垂直的方向上重叠。栅极分支电极433b的宽度可以大于沟道长度L。栅极分支电极433b可以在与源极分支电极432b的部分区域和漏极分支电极434b的部分区域垂直的方向上重叠。
根据实施例，源极分支电极432b、栅极分支电极433b和漏极分支电极434b的数量可以根据半导体器件的尺寸和设计目的而不同地改变。
源电极432和漏电极434可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe和AuGe/Ni/Au的至少一种。源电极432、栅电极433和漏电极434可以由相同的材料或不同材料形成。
接下来，如图44a和图44b所示，可以形成第一接合焊盘471、第二接合焊盘473和第三接合焊盘475。
图44a和图44b分别是示出通过根据本发明实施例的半导体器件制造方法形成第一接合焊盘、第二接合焊盘和第三接合焊盘的示例的平面图和截面图。图44b是沿图44a所示的平面图的E-E线的截面图。
首先，第三绝缘层445可以形成在源电极432和漏电极434上。第三绝缘层445可以设置在第二绝缘层443上。例如，第三绝缘层445可以包括绝缘材料。第三绝缘层45可以包括氧化物、氮化物或有机材料。例如，第三绝缘层445可以包括选自SiO2、SiNx、Al2O3等中的至少一种。
接下来，可以形成第二接合焊盘接触孔473h以穿过第三绝缘层435。第二接合焊盘接触孔473h可以暴露源电极432的上表面。例如，第二接合焊盘接触孔473h可以暴露源分支电极432b的上表面。
接下来，可以形成第三接合焊盘接触孔475h以穿过第二绝缘层433和第三绝缘层435。第三接合焊盘接触孔475h可以暴露栅电极433的上表面。例如，第三接合焊盘接触孔473h可以暴露栅极体电极433a的上表面。
另外，第一接合焊盘接触孔471h可以形成以穿过第一绝缘层431、第二绝缘层433和第三绝缘层435。第一接合焊盘接触孔471h可以暴露第一导电类型半导体层411的上表面。
接下来，如图44a和44b所示，第一接合焊盘471、第二接合焊盘473和第三接合焊盘475可以形成在第三绝缘层445上。
第一接合焊盘471可以电连接到第一导电类型半导体层411。第一晶体管471可以设置在第一导电类型半导体层411上。第一接合焊盘471可以通过第一接合焊盘接触孔471h电连接到第一导电类型半导体层411。第一绝缘层471可以包括设置在第一接合焊盘接触孔471h中的接合焊盘延伸部分471p。
同时，第一接合焊盘471直接接触第一导电类型半导体层411在图44a和图44b中示出，但是根据一个实施例，第一电极还可以设置在第一导电类型半导体层411上。也就是说，根据一个实施例，第一电极可以设置在第一导电类型半导体层411上，并且第一接合焊盘471可以接触第一电极。
此外，第二接合焊盘473可以电连接到源电极432。例如，第二接合焊盘473的一端可以穿过第三绝缘膜445，并且与源电极432的上表面接触。通过设置在第三绝缘层445中的第二接合焊盘接触孔473h，第三接合焊盘473可以电连接到源电极432。
此外，第三接合焊盘475可以电连接到栅电极433。例如，第三接合焊盘475的一端可以穿过第二绝缘层443和第三绝缘层445，并与栅电极433的上表面接触。通过设置在第二绝缘层443和第三绝缘层445中的第三接合焊盘接触孔475h，第三接合焊盘475可以电连接到栅电极433。
例如，第一接合焊盘471、第二接合焊盘473和第三接合焊盘475可以包括单层或多层，其包括选自Cr、Ni、Ti、Ge、Zn、Mg、Ca、Al、Ag、Rh、W、Pt、Au、AuGe、AuGe/Ni/Au、In、InAg和AuIn中的至少一种。
根据实施例的上述半导体器件制造方法仅是示例，并且本领域技术人员可以理解，可以对其进行各种修改和应用。
同时，可以通过例如倒装芯片接合方法从外部向根据实施例的半导体器件提供功率。在上方向上设置的第一接合焊盘471、第二接合焊盘473和第三接合焊盘475在图44a和图44b示出，但是当应用倒装芯片接合方法时，上部结构和下部结构可以反转，使得第一接合焊盘471、第二接合焊盘473和第三接合焊盘475设置在较低的方向。因此，衬底405可以设置在上部。
当根据实施例的半导体器件通过倒装芯片接合方法电连接到电路基板时，可以通过第一接合焊盘471向第一导电类型半导体层411提供功率。此外，可以通过第二接合焊盘473向源电极432提供功率。另外，可以通过第三接合焊盘475向栅电极433提供功率。因此，当通过第三接合焊盘475施加高于晶体管430的阈值电压的电压时，电流从源电极432流到漏电极434。功率可以通过漏电极434提供给第二电极422。施加到第二电极422的功率可以提供给第二导电类型半导体层413。因此，可以通过在第一导电类型半导体层411和第二导电类型半导体层413之间施加电压可以在发光结构410中产生光。
根据实施例，晶体管430的驱动由施加到第二接合焊盘473和第三接合焊盘475的功率控制。此外，可以通过控制晶体管430来控制提供给第二电极422的功率。因此，可以通过施加到第一接合焊盘471和第二电极422的功率来控制发光结构410中的光发射。可以通过施加到第一接合焊盘471、第二接合焊盘473和第三接合焊盘475的功率来控制晶体管430，并且可以控制发光结构410中的光发射。
如上所述，根据实施例的半导体器件可以通过晶体管430的控制来控制发光结构410的光发射。根据实施例，由于可以通过使用晶体管430的控制来使发光结构410是否发光，因此可以更精确地控制是否使发光结构410发光，从而更容易实现发光时间和发光间隔的控制。
此外，晶体管430设置在发光结构410上，从而使有源层412的尺寸最大化。如果晶体管430设置在有源层412的侧表面处或附近，则有源层412的尺寸可以减小晶体管430的尺寸。然而，根据一个实施例，晶体管430设置在有源层412上，从而防止有源层412的面积减小。由于在发光结构410中产生的光量受到有源层412的面积的影响，因此在有源层412中产生的光量增加，从而整体上提高了光提取效率和亮度。
同时，在图44a和图44b中示出了半导体器件中设置一个发光结构410和一个晶体管430的情况，但是根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。
上述半导体器件可以被实现为根据有源层的选择发射各种波段的光。例如，可以实现显示面板或显示装置，其中通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件构成一个彩色像素。根据实施例的半导体器件可以应用于需要光源的各种领域。根据实施例的半导体器件可以应用于例如电子标牌、大尺寸显示装置和标牌，从而实现高分辨率光源。另外，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)、光WiFi(LiFi)等。
图45是示出根据本发明的实施例的显示面板的视图，图46是图45中示出的半导体器件的等效电路图。
如图45所示，根据实施例的显示面板可以包括基板500、第一半导体器件510和第二半导体器件520。应用两个半导体器件的情况在图45和图46中示出，但是根据实施例的显示面板可以仅包括一个半导体器件，并且也可以包括三个或更多个半导体器件。
第一半导体器件510可以包括第一发光元件511和第一晶体管512。第二半导体器件520可以包括第二发光元件521和第二晶体管523。例如，第一半导体器件510和第二半导体器件520可以是从上述半导体器件中选择的一个。第一发光元件511和第二发光元件521可以提供相同波段的光，或者可以提供不同波段的光。基板500可以是电路基板。可以通过基板500向第一发光元件511和第二发光元件512提供控制信号。
根据实施例的半导体器件可以包括多个发光结构和多个晶体管。当设置多个晶体管时，多个晶体管可以根据电路设计并联或串联连接。因此，可以增加电路设计的自由度，并且可以根据需要有效地控制在多个发光结构中发光的程度。另外，根据实施例的半导体器件可以包括多个发光结构，并且多个发光结构可以被实现为发射不同波段的光。因此，根据实施例的半导体器件可以通过控制多个晶体管来选择性地或独立地控制具有不同波段的多个发光结构中的光发射。例如，根据实施例，可以提供一个显示面板，其可以通过使用上述蓝色半导体器件、绿色半导体器件和红色半导体器件来提供构成一个彩色像素。
图47是示出根据本发明的实施例的显示装置的视图。
根据实施例的显示装置可以包括显示面板700，其包括如上所述的半导体器件和如图47所示的控制单元710。例如，显示面板700可以是参考图45和图46描述的显示面板。控制单元710可以控制设置在显示面板700中的半导体器件的光发射。通过控制施加到设置在显示面板700中的半导体器件的发光元件和晶体管的功率，控制单元710可以向显示面板700提供期望的图像。
同时，根据实施例的半导体器件可以应用于通信装置。例如，根据实施例的半导体器件可以应用于通过使用光传送数据的可见光通信(VLC)，光WiFi(LiFi)等。
根据实施例的通信装置可以包括基板、设置在基板上的半导体器件，以及用于控制半导体器件的控制单元。根据实施例的半导体器件可以设置在基板上，并且控制信号可以通过基板提供给半导体器件。控制单元可以控制半导体器件的光发射并调制和传送数据。半导体器件可以是从参考图1至图44a和图44b描述的半导体器件中选择的一种。例如，半导体器件发射的光可以具有可见光段的波长。
在以上实施例中描述的特征、结构和效果被包含到至少一个实施例中，但不仅限于一个实施例。此外，本领域技术人员可以容易地组合和修改在一个实施例中示例的特征、结构和效果以用于另一实施例。因此，这些组合和修改应被解释为落入本发明的范围内。
尽管已经参考其多个说明性实施例描述了实施例，但是应该理解，本领域技术人员可以设计出许多其他修改和实施例，这些修改和实施例将落入本公开的原理范围和精神内。更具体地，在本公开，附图和所附权利要求的范围内，可以在主题组合布置的组成部件和/或布置中进行各种变化和修改。除了组成部件和/或布置的变化和修改之外，替代使用对于本领域技术人员而言也是显而易见的。
工业实用性
在根据实施例的半导体器件、显示面板和包括该显示面板的显示装置中，可以提高光提取效率，并且可以提供有效的驱动。
在根据实施例的通信装置中，可以提高光提取效率，并且可以通过使用有效控制的光来传送数据。

Claims (13)

1.一种半导体器件，包括：
发光结构，包括第一导电类型半导体层、设置在所述第一导电类型半导体层上的有源层、以及设置在所述有源层上的第二导电类型半导体层；
晶体管，设置在所述发光结构上，并包括半导体层、源电极、栅电极和漏电极；
第二电极，设置在所述第二导电类型半导体层上，并电连接到所述漏电极和所述第二导电类型半导体层；
第一接合焊盘，设置在所述发光结构上，并电连接到所述第一导电类型半导体层；
第二接合焊盘，设置在所述晶体管上，并电连接到所述源电极；以及
第三接合焊盘，设置在所述晶体管上，并电连接到所述栅电极。
2.根据权利要求1所述的半导体器件，其中，所述晶体管设置在所述第二导电类型半导体层上。
3.根据权利要求1所述的半导体器件，包括第一绝缘层，设置在所述第二电极和所述晶体管之间。
4.根据权利要求3所述的半导体器件，其中，所述晶体管包括：
所述栅电极，设置在所述第一绝缘层上；
第二绝缘层，设置在所述栅电极上；
所述半导体层，设置在所述第二绝缘层上；
所述源电极，电连接到所述半导体层的第一区域；以及
所述漏电极，电连接到所述半导体层的第二区域，穿过所述第一绝缘层和所述第二绝缘层，并电连接到所述第二电极。
5.根据权利要求4所述的半导体器件，还包括第三绝缘层，设置在所述源电极、所述漏电极和所述第二绝缘层上，
其中，所述第一接合焊盘设置在所述第三绝缘层上，穿过所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，并且电连接到所述第一导电类型半导体层，
其中，所述第二接合焊盘设置在所述第三绝缘层上，穿过所述第三绝缘层，并且电连接到所述源电极，以及
其中，所述第三接合焊盘设置在所述第三绝缘层上，穿过所述第二绝缘层和第三绝缘层，并且电连接到所述栅电极。
6.根据权利要求1所述的半导体器件，其中，所述源电极包括源极体电极和源极分支电极，所述源极分支电极设置为多个并从所述源极体电极延伸，
其中，所述漏电极包括漏极体电极和漏极分支电极，所述漏极分支电极设置为多个并从所述漏极体电极延伸，并且
其中，多个源极分支电极和多个漏极分支电极交替地设置在所述半导体层上，以提供多个沟道。
7.根据权利要求6所述的半导体器件，其中，所述栅电极包括栅极体电极和栅极分支电极，
其中，所述栅极分支电极设置为多个并从所述栅极体电极延伸，并且
其中，多个栅极分支电极在与由所述多个源极分支电极和所述多个漏极分支电极提供的所述多个沟道垂直的方向上重叠。
8.根据权利要求6所述的半导体器件，其中，所述多个源极分支电极和所述多个漏极分支电极在水平方向上在所述半导体层上彼此重叠。
9.根据权利要求1所述的半导体器件，还包括第一电极，设置在所述第一导电类型半导体层上，并且电连接到所述第一接合焊盘和所述第一导电类型半导体层。
10.根据权利要求1所述的半导体器件，其中，通过施加到所述第二接合焊盘和所述第三接合焊盘的功率来控制所述晶体管的驱动，使得向所述第二电极施加功率，并且
其中，所述发光结构中的光发射由施加到所述第一接合焊盘的功率和施加到所述第二电极的功率来控制。
11.一种显示面板，包括：
基板；以及
根据权利要求1至10中任一项所述的半导体器件，设置在所述基板上。
12.一种显示装置，包括：
基板；
根据权利要求1至10中任一项所述的半导体器件，设置在所述基板上；以及
控制单元，被配置为控制所述半导体器件的光发射。
13.一种通信装置，包括：
基板；
根据权利要求1至10中任一项所述的半导体器件，设置在所述基板上；以及
控制单元，被配置为控制所述半导体器件的光发射，并调制和传送数据。
CN201780034118.8A 2016-03-30 2017-03-28 半导体器件 Active CN109314155B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0038240 2016-03-30
KR1020160038240A KR102520536B1 (ko) 2016-03-30 2016-03-30 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치
KR1020160082381A KR102539668B1 (ko) 2016-06-30 2016-06-30 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치
KR10-2016-0082381 2016-06-30
PCT/KR2017/003289 WO2017171337A1 (ko) 2016-03-30 2017-03-28 반도체 소자

Publications (2)

Publication Number Publication Date
CN109314155A CN109314155A (zh) 2019-02-05
CN109314155B true CN109314155B (zh) 2021-08-31

Family

ID=59964893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780034118.8A Active CN109314155B (zh) 2016-03-30 2017-03-28 半导体器件

Country Status (3)

Country Link
US (1) US10600936B2 (zh)
CN (1) CN109314155B (zh)
WO (1) WO2017171337A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627949A (zh) * 2019-02-27 2020-09-04 昆山工研院新型平板显示技术中心有限公司 微发光二极管像素单元器件结构、制备方法及显示面板
CN110649060B (zh) * 2019-11-01 2022-04-26 京东方科技集团股份有限公司 微发光二极管芯片及制作方法、显示面板制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173062A1 (en) * 2001-05-17 2002-11-21 Lung-Chien Chen Method for manufacturing GaN-based LED
JP4341013B2 (ja) 2003-08-21 2009-10-07 独立行政法人科学技術振興機構 遠赤外発光素子
JP2008016700A (ja) 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 半導体集積装置
US9029896B2 (en) * 2008-12-31 2015-05-12 Epistar Corporation Light-emitting device
TWI478319B (zh) * 2010-07-20 2015-03-21 Epistar Corp 整合式發光裝置及其製造方法
KR101785644B1 (ko) * 2011-01-26 2017-10-16 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101781227B1 (ko) 2011-09-21 2017-09-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 라이트 유닛
TWI514533B (zh) * 2012-03-22 2015-12-21 Hon Hai Prec Ind Co Ltd 高頻傳輸模組及光纖連接器
CN202685441U (zh) * 2012-07-20 2013-01-23 北京京东方光电科技有限公司 一种导电电极、薄膜晶体管、显示装置及半导体光电器件
US9356070B2 (en) * 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
JP5935643B2 (ja) 2012-10-10 2016-06-15 サンケン電気株式会社 半導体発光装置
KR20140078959A (ko) 2012-12-18 2014-06-26 일진엘이디(주) 트랜지스터부를 포함하는 반도체 발광소자 및 이의 제조방법
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
US11152551B2 (en) * 2018-04-27 2021-10-19 Innolux Corporation Electronic device

Also Published As

Publication number Publication date
CN109314155A (zh) 2019-02-05
US10600936B2 (en) 2020-03-24
WO2017171337A1 (ko) 2017-10-05
US20190131494A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US10453875B2 (en) Display apparatus and method of manufacturing the same
CN108155201B (zh) 显示装置
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US11145798B2 (en) Display apparatus
KR102512027B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
KR102395993B1 (ko) 디스플레이 장치
EP3895212B1 (en) Active matrix led array
US20130015465A1 (en) Nitride semiconductor light-emitting device
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
CN108198835A (zh) 一种led显示单元、显示器及其制造方法
CN109314155B (zh) 半导体器件
CN102623481B (zh) 发光器件及其制造方法
KR102539668B1 (ko) 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치
US11450788B2 (en) Semiconductor device
KR102520536B1 (ko) 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR102416413B1 (ko) 마이크로 발광소자
US20230238420A1 (en) Pixel for micro- display having vertically stacked sub-pixels
KR102113104B1 (ko) 디스플레이 장치 및 그의 제조 방법
US20230238481A1 (en) Pixel for rgcb micro-display having vertically stacked sub-pixels
US20220320367A1 (en) Optoelectronic device comprising light-emitting diodes
KR102531520B1 (ko) 발광 소자
KR20230114562A (ko) 마이크로 발광소자
KR102330022B1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant