CN109314123B - 成像元件、成像元件的制造方法以及电子设备 - Google Patents

成像元件、成像元件的制造方法以及电子设备 Download PDF

Info

Publication number
CN109314123B
CN109314123B CN201780037908.1A CN201780037908A CN109314123B CN 109314123 B CN109314123 B CN 109314123B CN 201780037908 A CN201780037908 A CN 201780037908A CN 109314123 B CN109314123 B CN 109314123B
Authority
CN
China
Prior art keywords
insulating film
light shielding
semiconductor substrate
trench
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780037908.1A
Other languages
English (en)
Other versions
CN109314123A (zh
Inventor
佐藤尚之
大津枝理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN109314123A publication Critical patent/CN109314123A/zh
Application granted granted Critical
Publication of CN109314123B publication Critical patent/CN109314123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

本公开涉及一种能够抑制光入射在电荷保持部上的背面照射型成像元件、成像元件的制造方法以及电子设备。所述成像元件设有：光电转换部；电荷保持部；半导体基板；配线层；绝缘膜层；第一遮光膜；和第二遮光膜。所述绝缘膜层、所述第一遮光膜和所述配线层从所述半导体基板的第二表面侧处按顺序层叠在所述第二表面上，所述第二表面是光入射到其上的第一表面的相对侧。所述第二遮光膜设有：第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的第一表面延伸到所述半导体基板的中间位置；第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板；和第三遮光部，所述第三遮光部覆盖所述半导体基板的第一表面的一部分。例如，本技术可以适用于CMOS图像传感器。

Description

成像元件、成像元件的制造方法以及电子设备
技术领域
根据本公开的技术涉及成像元件、成像元件的制造方法以及电子设备，特别地涉及包括电荷保持部的背面照射型成像元件、成像元件的制造方法以及包括该成像元件的电子设备。
背景技术
在具有全局快门功能的背面照射型CMOS图像传感器中，电荷保持部设置在半导体基板内。电荷保持部临时保持由光电转换部生成的电荷。在光进入电荷保持部的情况下，会产生不必要的电荷。因此，产生光学噪声而使图像质量劣化。鉴于这种情况，常规上进行了一项研究以减少进入电荷保持部的光。
例如，专利文献1公开了第一实施方案，其中在电荷保持部的表面中，顶表面和底表面被遮光膜覆盖。电荷保持部的顶表面位于半导体基板的光从其侧进入的入射面侧。底表面与顶表面相对。该构成不仅防止从半导体基板的入射面侧进入的光进入电荷保持部，而且防止从配线层反射的光进入电荷保持部，该配线层层叠在与半导体基板的入射面相对的表面上。
此外，专利文献1公开了第二实施方案，其中遮光膜覆盖电荷保持部的顶表面和侧表面，并且侧表面上的遮光膜的一部分贯穿半导体基板。该构成允许以更可靠的方式阻挡原本可能会进入电荷保持部的侧表面的光。
[引用文献列表]
[专利文献]
[专利文献1]：日本专利特开No.2013-65688
发明内容
[技术问题]
然而，在专利文献1的第一实施方案中，覆盖电荷保持部的侧表面的遮光膜仅延伸到半导体基板的中间。因此，不可能防止光进入侧表面的未被遮光膜覆盖的那部分。
此外，在专利文献1的第二实施方案中，电荷保持部的底表面未被遮光膜覆盖。因此，不可能防止从配线层反射的光进入电荷保持部。
鉴于前述内容，根据本公开的技术(在下文中也简称为本技术)能够减少进入包括电荷保持部的背面照射型成像元件中的电荷保持部的光。
[解决问题的方案]
根据本技术第一方面的成像元件包括：光电转换部；电荷保持部，所述电荷保持部被构造成保持由所述光电转换部生成的电荷；半导体基板，在所述半导体基板中形成有所述光电转换部和所述电荷保持部；配线层；绝缘膜层；第一遮光膜；和第二遮光膜。所述绝缘膜层、所述第一遮光膜和所述配线层从最靠近所述半导体基板的第二表面处按顺序层叠在所述第二表面上，所述第二表面与所述半导体基板的第一表面相对，所述第一表面位于所述半导体基板的受光侧。所述第二遮光膜包括：第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的所述第一表面延伸到所述半导体基板的中间；第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板；和第三遮光部，所述第三遮光部覆盖所述半导体基板的所述第一表面的一部分。
所述第一遮光部和所述第二遮光部可以在平行于所述第一表面的方向上彼此连接。
所述光电转换部的侧表面可以被所述第一遮光部和所述第二遮光部围绕。
所述第一遮光部可以至少配置在所述光电转换部和传输栅极部之间，所述传输栅极部被构造成将电荷从所述光电转换部传输到所述电荷保持部。所述第二遮光部可以至少配置在所述光电转换部和所述电荷保持部之间，所述光电转换部和所述电荷保持部配置在彼此不同的像素中。
所述绝缘膜层可以包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层。所述第一绝缘膜可以配置在所述半导体基板的所述第二表面与所述第二绝缘膜之间。
所述第一绝缘膜可以是氧化物膜。所述第二绝缘膜可以是氮化物膜或氮氧化物膜。
所述绝缘膜层还可以包括第三绝缘膜，所述第三绝缘膜配置在所述第二绝缘膜和所述第一遮光膜之间并且由氧化物膜构成。
所述第一绝缘膜的厚度可以为10nm以上。所述第二绝缘膜的厚度可以为50nm以上。所述第三绝缘膜的厚度可以为25nm以上。
所述第一绝缘膜的厚度可以在10～20nm的范围内。所述第二绝缘膜的厚度可以在50～100nm的范围内。所述第三绝缘膜的厚度可以在30～100nm的范围内。
所述第二遮光部可以贯穿所述第一绝缘膜并延伸到所述第二绝缘膜中。
所述第二遮光部可以贯穿所述绝缘膜层并且可以连接到所述第一遮光膜。
所述第三遮光部可以覆盖所述半导体基板的第一表面的除了光从其处进入所述光电转换部的区域之外的区域。
所述第一遮光膜可以完全覆盖所述光电转换部的与所述光电转换部的受光面相对的表面。
可以向所述第二遮光部施加正偏压或负偏压。
所述第二遮光部在平行于所述第一表面的方向上的宽度可以大于所述第一遮光部的宽度。
根据本技术第二方面的成像元件的制造方法包括：第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；第二步骤，用第二图案填充所述第一沟槽；第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；第五步骤，形成多层膜，以覆盖所述半导体基板的第一表面、所述第一沟槽的内壁和底部以及所述第二沟槽的内壁和底部，所述多层膜包括固定电荷膜、防反射膜和绝缘膜；第六步骤，用第三图案填充所述第一沟槽；第七步骤，在去除所述第三图案的同时，将所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述多层膜和所述绝缘膜层并到达层叠在所述绝缘膜层上的第一遮光膜；和第八步骤，在所述第一沟槽和所述第二沟槽内形成第二遮光膜。
所述绝缘膜层可以包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层。
在所述第四步骤中，可以使所述第二沟槽贯穿所述半导体基板和所述第一绝缘膜而到达所述第二绝缘膜。
所述绝缘膜层可以包括配置在所述第二绝缘膜和所述第一遮光膜之间的第三绝缘膜。所述第一绝缘膜和所述第三绝缘膜均可以由氧化物膜构成。所述第二绝缘膜可以由氮化物膜或氮氧化物膜构成。
在所述第一步骤之前，还可以包括第九步骤、第十步骤和第十一步骤。在第九步骤中，可以在所述第一绝缘膜的与所述半导体基板的所述第二表面相对的表面上形成所述第二绝缘膜。在第十步骤中，可以在所述第二绝缘膜中形成所述第二沟槽的位置形成第三沟槽，所述第三沟槽贯穿所述第一绝缘膜。在第十一步骤中，可以在所述第二绝缘膜的表面上沉积所述第三绝缘膜，同时用所述第三绝缘膜填充所述第三沟槽。在所述第七步骤中，可以去除所述第三沟槽内的所述第三绝缘膜，并将所述第二沟槽向下挖掘到所述第一遮光膜。
根据本技术第三方面的成像元件的制造方法包括：第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；第二步骤，用第二图案填充所述第一沟槽；第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；和第五步骤，在所述第一沟槽和所述第二沟槽内形成遮光膜。
根据本技术第四方面的电子设备包括：成像元件；和信号处理部，所述信号处理部被构造成对从所述成像元件输出的信号进行处理。所述成像元件包括：光电转换部；电荷保持部，所述电荷保持部被构造成保持由所述光电转换部生成的电荷；半导体基板，在所述半导体基板中形成有所述光电转换部和所述电荷保持部；配线层；绝缘膜层；第一遮光膜；和第二遮光膜。所述绝缘膜层、所述第一遮光膜和所述配线层从最靠近所述半导体基板的第二表面处按顺序层叠在所述第二表面上，所述第二表面与所述半导体基板的第一表面相对，所述第一表面位于所述半导体基板的受光侧。所述第二遮光膜包括：第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的所述第一表面延伸到所述半导体基板的中间；第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板；和第三遮光部，所述第三遮光部覆盖所述半导体基板的所述第一表面的一部分。
在本技术的第一方面或第四方面中，第一遮光膜以及第二遮光膜的第一遮光部至第三遮光部阻挡光。
在本技术的第二方面中，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷。所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面。所述第一表面位于所述半导体基板的受光侧。用第二图案填充所述第一沟槽。将所述第二沟槽向下挖掘到所述半导体基板的中间。在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的第一表面相对的第二表面上形成的绝缘膜层。形成多层膜，以覆盖所述半导体基板的第一表面、所述第一沟槽的内壁和底部以及所述第二沟槽的内壁和底部。所述多层膜包括固定电荷膜、防反射膜和绝缘膜。用第三图案填充所述第一沟槽。在去除所述第三图案的同时，将所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述多层膜和所述绝缘膜层并到达层叠在所述绝缘膜层上的第一遮光膜。在所述第一沟槽和所述第二沟槽内形成第二遮光膜。
在本技术的第三方面中，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧。用第二图案填充所述第一沟槽。将所述第二沟槽向下挖掘到所述半导体基板的中间。在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的第一表面相对的第二表面上形成的绝缘膜层。在所述第一沟槽和所述第二沟槽内形成遮光膜。
[发明的有益效果]
根据本技术的第一方面或第四方面，可以减少进入包括电荷保持部的背面照射型成像元件中的电荷保持部的光。
根据本技术的第二方面或第三方面，可以在包括电荷保持部的背面照射型成像元件的半导体基板内的光电转换部和电荷保持部之间形成遮光膜。遮光膜的一部分贯穿半导体基板。结果，可以减少进入电荷保持部的光。
需要指出的是，这里描述的效果不一定是限制性的，并且可以展示出本公开中记载的任何效果。
附图说明
图1是示出了本技术适用的CMOS图像传感器的示例性构成的图。
图2是示出了图1所示的CMOS图像传感器的单位像素的示例性构成的电路图。
图3是图1所示的CMOS图像传感器的遮光结构的第一实施方案的示意性断面图。
图4是在具有图3所示的遮光结构的半导体基板内的遮光膜的配置的示意图。
图5是在具有图3所示的遮光结构的半导体基板的受光面侧的遮光膜的配置的示意图。
图6是在具有图3所示的遮光结构的半导体基板的边界面侧的遮光膜的配置的示意图。
图7是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图8是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图9是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图10是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图11是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图12是用于说明具有图3所示的遮光结构的CMOS图像传感器的第一种制造方法的图。
图13是用于说明具有图3所示的遮光结构的CMOS图像传感器的第二种制造方法的图。
图14是用于说明具有图3所示的遮光结构的CMOS图像传感器的第二种制造方法的图。
图15是用于说明具有图3所示的遮光结构的CMOS图像传感器的第二种制造方法的图。
图16是用于说明具有图3所示的遮光结构的CMOS图像传感器的第二种制造方法的图。
图17是图1所示的CMOS图像传感器的遮光结构的第二实施方案的示意性断面图。
图18是示出了成像元件的使用例的图。
图19是示出了电子设备的示例性构成的框图。
图20是示意性地示出了车辆控制系统的示例性构成的框图。
图21是用于说明成像单元的示例性安装位置的图。
具体实施方式
在下文中，参照附图对用于实施本发明的模式(在下文中称为“实施方案”)进行详细地说明。需要指出的是，按照以下顺序进行说明。
1.第一实施方案
2.第二实施方案
3.变形例
4.应用例
<<1.第一实施方案>>
首先，参照图1～12对本技术的第一实施方案进行说明。
<1-1.CMOS图像传感器的示例性构成>
图1是示出了作为本技术适用的成像元件的CMOS(互补金属氧化物半导体)图像传感器的示例性构成的框图。
CMOS图像传感器10包括像素阵列部11、垂直驱动部12、列处理部13、水平驱动部14和系统控制部15。像素阵列部11、垂直驱动部12、列处理部13、水平驱动部14和系统控制部15形成在未示出的半导体基板(芯片)上。
在像素阵列部11中，单位像素以二维矩阵排列。每个单位像素(图2中的单位像素50)包括光电转换元件。光电转换元件生成具有与入射光量成比例的电荷量的光电荷，并且将光电荷累积在光电转换元件内。需要指出的是，在下文中，具有与入射光量成比例的电荷量的光电荷有时简称为“电荷”，并且单位像素有时可以简称为“像素”。
此外，在像素阵列部11中，像素驱动线16和垂直信号线17相对于矩阵形式的像素阵列形成。像素驱动线16沿着图的水平方向(在像素行的像素的排列方向上)形成。垂直信号线17沿着图的垂直方向(在像素列的像素的排列方向上)形成。针对各行形成各条像素驱动线16。针对各列形成各条垂直信号线17。每条像素驱动线16的一端连接到垂直驱动部12的对应一个输出端。垂直驱动部12的输出端分别对应于像素阵列部11的行。
另外，CMOS图像传感器10包括信号处理部18和数据存储部19。信号处理部18和数据存储部19可以由设置在与CMOS图像传感器10不同的基板上的诸如DSP(数字信号处理器)或软件等外部信号处理部进行处理。可选择地，信号处理部18和数据存储部19可以安装在与CMOS图像传感器10相同的基板上。
垂直驱动部12包括移位寄存器、地址解码器等。例如，垂直驱动部12用作像素驱动部，其同时驱动像素阵列部11的所有像素或者逐行地驱动像素。尽管在附图中未示出垂直驱动部12的具体构成，但是垂直驱动部12包括读出扫描系统和扫出扫描系统，或者批量扫出和批量传输。
读出扫描系统逐行地顺序选择和扫描像素阵列部11的单位像素，以从单位像素读出信号。在行驱动(滚动快门操作)的情况下，对于待由读出扫描系统读出和扫描的行，扫出扫描在比读出扫描早快门速度的时间进行。此外，在全局曝光(全局快门操作)的情况下，批量扫出在比批量传输早快门速度的时间进行。
通过这种扫出，从待读出的行中的单位像素的光电转换元件中扫出(复位)不必要的电荷。然后，扫出(复位)不必要的电荷产生所谓的电子快门操作。这里的电子快门操作是指丢弃光电转换元件的光电荷并开始新的曝光(开始累积光电荷)的操作。
由读出扫描系统通过读出操作读出的信号与在先前读出操作或电子快门操作之后进入的光量成比例。在行驱动的情况下，单位像素中的光电荷累积时间段(曝光时间段)是从通过先前的读出操作读出信号的时刻或者通过电子快门操作扫出信号的时刻到通过此次的读出操作读出信号的时刻。在全局曝光的情况下，累积时间段(曝光时间段)是从批量扫出到批量传输。
从由垂直驱动部12选择和扫描的像素行中的单位像素输出的像素信号通过各自的垂直信号线17供给到列处理部13。对于像素阵列部11的各像素列，列处理部13对通过对应的垂直信号线17从所选择的行中的单位像素输出的像素信号进行预定的信号处理。列处理部13还临时存储处理后的像素信号。
具体地，列处理部13至少进行作为信号处理的噪声去除处理，如CDS(相关双采样)处理。由列处理部13进行的相关双采样去除复位噪声和诸如放大晶体管的阈值变化等像素固有的固定模式噪声。需要指出的是，例如，除了噪声去除处理之外，列处理部13还可以具有AD(模拟-数字)转换功能，以将信号电平输出为数字信号。
水平驱动部14包括移位寄存器、地址解码器等。水平驱动部14顺序地选择列处理部13的与每个像素列相对应的单位电路。通过水平驱动部14的选择和扫描，由列处理部13处理的像素信号被顺序地输出到信号处理部18。
系统控制部15包括时序发生器等。时序发生器生成各种时序信号。基于由时序发生器生成的各种时序信号，系统控制部15控制垂直驱动部12、列处理部13、水平驱动部14等的驱动。
信号处理部18至少包括加法处理功能。信号处理部18对从列处理部13输出的像素信号进行诸如加法处理等各种信号处理。数据存储部19临时存储由信号处理部18进行的信号处理所需的数据。
<1-2.像素的示例性构成>
接着，针对图1所示的像素阵列部11中的以矩阵排列的单位像素50的具体结构进行说明。
图2示出了单位像素的示例性构成。单位像素50包括光电二极管(PD)51。光电二极管51用作光电转换元件。例如，光电二极管51是埋入型光电二极管。通过在形成于n型基板52上的p型阱层53中在基板的表面上形成p型层51-1并埋入n型埋入层51-2来形成光电二极管51。需要指出的是，n型埋入层51-2的杂质浓度在电荷排出时耗尽。
除了光电二极管51之外，单位像素50还包括TRY栅极54、TX1栅极55-1、TX2栅极55-2和电荷保持部(MEM)56。TRY栅极54配置在可连接到光电二极管51和电荷保持部56的位置处。此外，TX1栅极55-1和TX2栅极55-2配置在电荷保持部56的附近。另外，在单位像素50中，电荷保持部56由埋入的n型扩散区域56-2形成。电荷保持部56包括p型层56-1作为其表面。
即使电荷保持部56由n型扩散区域56-2形成，也可以获得与由埋入沟道形成的电荷保持部56类似的效果。具体地，在p型阱层53内形成有n型扩散区域56-2，并且在基板的表面上形成有p型层56-1。该构成防止在Si-SiO2界面处生成的暗电流累积在电荷保持部56的n型扩散区域56-2中。这引起图像质量的改善。
向栅电极施加驱动信号TRY使得TRY栅极54将已经由光电二极管51从光转换并累积在光电二极管51内部的电荷传输到电荷保持部56。此外，TRY栅极54用作防止电荷从电荷保持部56回流到光电二极管51的栅极。
TX2栅极55-2用作将电荷从光电二极管51传输到电荷保持部56的栅极。TX2栅极55-2还用作使电荷保持部56保持电荷的栅极。
TX1栅极55-1用作将电荷从电荷保持部56传输到FD(浮动扩散)区域58的栅极。TX1栅极55-1还用作使电荷保持部56保持电荷的栅极。
对于电荷保持部56，当分别向TX2栅极55-2的栅电极和TX1栅极55-1的栅电极施加驱动信号TX2和驱动信号TX1时，调制被施加到电荷保持部56。换句话说，分别向TX2栅极55-2的栅电极和TX1栅极55-1的栅电极施加驱动信号TX2和驱动信号TX1加深了电荷保持部56的电位。与未施加调制的电荷保持部56相比，这导致电荷保持部56的饱和电荷量增加。
单位像素50还包括TRG栅极57和浮动扩散区域58。向TRG栅极57的栅电极施加驱动信号TRG使得TRG栅极57将累积在电荷保持部56中的电荷传输到浮动扩散区域58。
浮动扩散区域58用作包括n型层的电荷-电压转换部。浮动扩散区域58将已经通过TRG栅极57从电荷保持部56传输的电荷转换为电压。
单位像素50还包括复位晶体管(RST)59、放大晶体管(AMP)60和选择晶体管(SEL)61。需要指出的是，尽管图2示出了n沟道MOS晶体管用于复位晶体管59、放大晶体管60和选择晶体管61的例子，但是复位晶体管59、放大晶体管60和选择晶体管61的导电类型的组合不限于这种组合。
复位晶体管59连接在电源Vrst和浮动扩散区域58之间。向复位晶体管59的栅电极施加驱动信号RST使得浮动扩散区域58复位。放大晶体管60的漏电极连接到电源Vdd，并且放大晶体管60的栅电极连接到浮动扩散区域58以读出浮动扩散区域58的电压。
例如，选择晶体管61的漏电极连接到放大晶体管60的源电极，并且选择晶体管61的源电极连接到对应的一条垂直信号线17。向选择晶体管61的栅电极施加驱动信号SEL使得选择晶体管61选择从其读出像素信号的单位像素50。需要指出的是，选择晶体管61可以连接在电源Vdd和放大晶体管60的漏电极之间。
需要指出的是，取决于如何读出像素信号，可以省略复位晶体管59、放大晶体管60和选择晶体管61中的一个或多个晶体管。
此外，尽管在图2的单位像素50和后述的单位像素50的另一个示例性构成中的p型阱层53中形成有n型埋入沟道，但是可以采用相反的导电类型。在这种情况下，后述的所有电位关系都是相反的。
图2所示的单位像素50还包括防止高光溢出(blooming)的溢出栅极。在曝光开始时向OFG栅极63的栅电极施加驱动信号OFG使得OFG栅极63将光电二极管51中的电荷排出到n型层64。向n型层64施加预定电压Vdd。
以这种方式构造的CMOS图像传感器10通过在所有像素中同时开始曝光、在所有像素中同时结束曝光并且将累积在光电二极管51中的电荷传输到遮光电荷保持部56来进行全局快门操作(全局曝光)。这种全局快门操作使得所有像素中的曝光时间段相同，从而产生无失真的成像。
<1-3.CMOS图像传感器的遮光结构的第一实施方案>
接着，参照图3～6对CMOS图像传感器10的遮光结构的第一实施方案进行说明。需要指出的是，在下文中，具有图3～6所示的遮光结构的CMOS图像传感器10称为“CMOS图像传感器10a”。
图3是CMOS图像传感器10a的遮光结构的示意性断面图。
从图的顶部来看，半导体基板101、绝缘膜层102、遮光膜103和配线层104层叠在CMOS图像传感器10a中。CMOS图像传感器10a是背面照射型成像元件，其从半导体基板101的背面向光电二极管51照射光。半导体基板101的背面与层叠有配线层104的其前表面相对。
需要指出的是，尽管未示出，但是例如，在半导体基板101的背面上层叠有钝化膜、滤色器、微透镜等。此外，例如，在配线层104的下方层叠有支撑基板。
需要指出的是，在下文中，半导体基板101的背面也被称为入射面。作为半导体基板101的前表面并且配置在与配线层104的边界处的表面也被称为边界面。此外，在下文中，光电二极管51的在半导体基板101的入射面侧的表面被称为受光面，并且与受光面相对的表面被称为底表面。此外，在下文中，电荷保持部56的在半导体基板101的入射面侧的表面被称为顶表面，并且与顶表面相对的表面被称为底表面。
例如，半导体基板101包括硅基板。在半导体基板101内，形成有光电二极管51和电荷保持部56。需要指出的是，在图的左侧的光电二极管51和电荷保持部56配置在同一像素50内，并且在图的右侧的光电二极管51和电荷保持部56配置在彼此相邻的不同像素50内。
绝缘膜层102包括三层绝缘膜102A～102C。例如，绝缘膜102A～102C由诸如SiO2膜等氧化物膜构成。绝缘膜102A还用作栅电极105和半导体基板101之间的绝缘膜。需要指出的是，例如，栅电极105对应于图2所示的TRY栅极54的栅电极。例如，绝缘膜102B由诸如SiN膜等氮化物膜构成。
例如，遮光膜103包括诸如钨等遮光金属。遮光膜103防止已经透过半导体基板101而未被光电二极管51吸收的光进入配线层104。这种构成减少了在透过半导体基板101之后进入配线层104的光，由此减少了在被配线层104反射之后进入电荷保持部56的光。
在半导体基板101的入射面上以及在光电二极管51和电荷保持部56之间经由多层膜106形成遮光膜107。
多层膜106包括具有例如包含固定电荷膜、防反射膜和绝缘膜的三层结构的膜。例如，绝缘膜由诸如SiO2膜等氧化物膜构成。
例如，遮光膜107包括诸如钨等遮光金属。遮光膜107主要减少在光进入半导体基板101的入射面之后直接或间接进入电荷保持部56的光。遮光膜107大致分为表面遮光部107A、非贯穿遮光部107B和贯穿遮光部107C。
表面遮光部107A覆盖半导体基板101的入射面的除了光电二极管51的受光面上方的区域之外的区域。即，表面遮光部107A覆盖半导体基板101的受光面的除了光从其进入光电二极管51的区域之外的区域。
非贯穿遮光部107B从半导体基板101的入射面延伸到半导体基板101的中间。此外，在该例子中，非贯穿遮光部107B配置在同一像素50内的光电二极管51和电荷保持部56之间。
贯穿遮光部107C贯穿半导体基板101和绝缘膜层102并且连接到遮光膜103。此外，在该例子中，贯穿遮光部107C配置在设置于不同像素50内的光电二极管51和电荷保持部56之间。
这里，对绝缘膜102A～102C的厚度的例子进行说明。
例如，绝缘膜102A的厚度设定为10nm以上。例如，这是处理和调整用于形成贯穿遮光部107C的沟槽的深度所需的厚度。沟槽贯穿半导体基板101。然而，由于绝缘膜102A也用作栅电极105和半导体基板101之间的绝缘膜，所以不希望使绝缘膜102A太厚。因此，例如，绝缘膜102A的厚度设定在10～20nm的范围内。
例如，绝缘膜102B的厚度设定为50nm以上。例如，这是处理和调整形成在配线层104上的触头以及处理和控制用于形成贯穿遮光部107C的沟槽所需的厚度。沟槽贯穿半导体基板101。例如，这是防止用于形成触头的沟槽到达半导体基板101、防止半导体基板101被触头的处理损坏并且使绝缘膜102B阻断用于形成贯穿半导体基板101的贯穿遮光部107C的沟槽所需的厚度。然而，例如，就CMOS图像传感器10a的紧凑性而言，不希望使绝缘膜102B太厚。因此，例如，绝缘膜102B的厚度设定在50～100nm的范围内。
例如，绝缘膜102C的厚度设定为25nm以上。例如，这是当处理遮光膜103时防止绝缘膜102C损坏并且防止绝缘膜102B暴露所需的厚度。然而，例如，就CMOS图像传感器10a的紧凑性而言，不希望使绝缘膜102C太厚。因此，例如，绝缘膜102C的厚度设定在30～100nm的范围内。
图4示意性地示出了图3所示的CMOS图像传感器10a在深度D1附近的断面的平面布局。需要指出的是，为了区分非贯穿遮光部107B和贯穿遮光部107C，非贯穿遮光部107B由沿右下方向倾斜的窄对角线图案表示，而贯穿遮光部107C由沿左下方向倾斜的宽对角线图案表示。
此外，形成在半导体基板101的边界面侧的TRY栅极54、TX1栅极55-1、TX2栅极55-2、TRG栅极57、复位晶体管59的栅极部59A，放大晶体管60的栅极部60A、选择晶体管61的栅极部61A和OFG栅极63的位置由虚线表示。此外，形成在配线层104上的触头151-1～151-23的位置由虚线表示。
需要指出的是，在下文中，当说明像素50内的各部分之间的位置关系时，使用图4内的垂直方向和水平方向进行说明。
此外，在图4中，在中央示出了一个像素50，并且示出了周围像素50的一部分。另外，像素50的相应部分由相同的附图标记表示。需要指出的是，彼此水平相邻的像素50内的各部分对称配置。此外，彼此垂直相邻的像素50内的各部分彼此类似地配置。
在光电二极管51上，TRY栅极54、TX2栅极55-2、TX1栅极55-1和TRG栅极57被配置成从左到右对齐。触头151-1和触头151-2配置在TRY栅极54的大致中央处，以便水平对齐。触头151-3和触头151-4配置在TX2栅极55-2的大致中央处，以便水平对齐。触头151-5和触头151-6配置在TX1栅极55-1的大致中央处，以便水平对齐。触头151-1～151-6水平排列成一排。触头151-7和触头151-8配置在TRG栅极57的右端，以便垂直对齐。
此外，电荷保持部56配置成与TRY栅极54、TX2栅极55-2和TX1栅极55-1基本上重叠。
在光电二极管51的右侧，复位晶体管59的栅极部59A、放大晶体管60的栅极部60A和选择晶体管61的栅极部61A被配置为垂直对齐。触头151-9配置在栅极部59A的上方。触头151-10配置在栅极部59A的下端。触头151-11配置在栅极部59A和栅极部60A之间。触头151-12和触头151-13配置在栅极部60A的大致中央处，以便垂直对齐。触头151-9～151-13垂直排列成一排。
触头151-14和触头151-15配置在栅极部60A和栅极部61A之间，以便水平对齐。触头151-16和触头151-17配置在栅极部61A的大致中央处，以便水平对齐。触头151-18和触头151-19配置在栅极部61A的下方，以便水平对齐。触头151-14、触头151-16和触头151-18垂直排列成一排。触头151-15、触头151-17和触头151-19垂直排列成一排。
在光电二极管51的左侧，配置有OFG栅极63。触头151-20和触头151-21配置在OFG栅极63的上端，以便垂直对齐。触头151-22配置在OFG栅极63的下端的凹陷部分中。触头151-23配置在OFG栅极63的下方。触头151-20～151-23垂直排列成一排。
在光电二极管51的周围(侧表面)，配置有非贯穿遮光部107B和贯穿遮光部107C。非贯穿遮光部107B和贯穿遮光部107C在平行于半导体基板101的入射面的方向上无缝地连接，并且无缝地配置在光电二极管51的周围(侧表面)。此外，非贯穿遮光部107B也无缝地连接到水平相邻的像素50。
在围绕光电二极管51的遮光部中，贯穿遮光部107C配置在光电二极管51与配置在与光电二极管51相同的像素中的TX1栅极55-1和TX2栅极55-2之间。贯穿遮光部107C配置在光电二极管51与垂直相邻的像素50中的电荷保持部56之间。
在其他部分中，配置有非贯穿遮光部107B。具体地，非贯穿遮光部107B配置在光电二极管51和水平相邻的像素50之间。这是为了形成各晶体管的栅极部和触头。此外，非贯穿遮光部107B配置在光电二极管51和同一像素内的TRY栅极54之间。这是为了确保电荷通过其从光电二极管51流动到电荷保持部56的通道。此外，非贯穿遮光部107B配置在连接沿水平方向延伸的遮光膜107和沿垂直方向延伸的遮光膜107的部分(遮光膜107交叉的部分)中。这是因为在该部分中形成有贯穿遮光部107C的情况下，由于微负载现象而可能加速蚀刻，使得贯穿遮光部107C到达配线层104。
需要指出的是，由于后述原因，贯穿遮光部107C在平行于半导体基板101的入射面的方向上的宽度大于非贯穿遮光部107B的宽度。
图5示意性地示出了图3所示的CMOS图像传感器10a的半导体基板101的入射面的平面布局。图5中像素的配置方向与图4的断面图中像素的配置方向相同。需要指出的是，图中由对角线示出的部分表示配置有表面遮光部107A的区域。此外，在图5中，非贯穿遮光部107B和贯穿遮光部107C的位置由虚线表示。
如该图所示，表面遮光部107A覆盖半导体基板101的入射面的除了光电二极管51的受光面之外的区域。
图6示意性地示出了图3所示的CMOS图像传感器10a在深度D2附近的断面的平面布局。图6的断面图中像素的配置方向与图4的断面图中像素的配置方向相同。需要指出的是，图中由对角线示出的部分表示配置有遮光膜103的区域。
在图6中，光电二极管51、TRY栅极54、TX1栅极55-1、TX2栅极55-2、电荷保持部56、TRG栅极57、复位晶体管59的栅极部59A、放大晶体管60的栅极部60A、选择晶体管61的栅极部61A和OFG栅极63的位置由虚线表示。
遮光膜103配置在除了半导体基板101的边界面上的有源区域和配置有触头151-1～151-23的区域之外的区域中。因此，光电二极管51的底表面被遮光膜103完全覆盖。此外，除了半导体基板101的边界面上的有源区域和配置有触头151-1～151-6的区域之外，电荷保持部56的底表面基本上被遮光膜103覆盖。
如图5所示，表面遮光部107A覆盖半导体基板101的入射面的除了光从其处进入光电二极管51的区域之外的区域。因此，进入半导体基板101的入射面的大部分光未进入除了光电二极管51的受光面之外的区域。此外，围绕光电二极管51的侧表面的非贯穿遮光部107B和贯穿遮光部107C防止已经透过光电二极管51的光进入电荷保持部56。另外，贯穿半导体基板101的贯穿遮光部107C使遮光区域更大，使得可以进一步减少原本可能会进入电荷保持部56的光。此外，遮光膜103防止已经透过光电二极管51的光进入配线层104，由此防止从配线层104反射的光进入电荷保持部56。这减少了由进入电荷保持部56的光引起的光学噪声的发生，由此例如减少了全局快门时的光泄漏噪声。
此外，向贯穿遮光部107C施加负偏压强化了钉扎，由此减少了暗电流的产生。暗电流的产生的减少降低了半导体基板101的p型阱层53的浓度，由此增加了半导体基板101的表面电荷密度Qs和电荷保持部56的电容。这改善了像素特性。
<1-4.CMOS图像传感器的制造方法>
接着，参照图7～16对CMOS图像传感器10a的制造方法进行说明。
需要指出的是，在图7～16中未示出光电二极管51、电荷保持部56、配线层104和栅电极105，以使得附图更加清楚可见。此外，图7～12是CMOS图像传感器10a的沿着图4中的A-A部分截取的如从图4的右方向看到的断面图。图13～16是CMOS图像传感器10a的沿着图4中的B-B部分截取的如从图4的向下方向看到的断面图。
首先，参照图7～12对CMOS图像传感器10a的第一种制造方法进行说明。
尽管未示出，但是在步骤1之前进行半导体基板101的前表面(边界面)的处理。
首先，一直到形成栅电极105的处理都与典型CMOS图像传感器的处理类似。
随后，将绝缘膜层102沉积在半导体基板101的边界面上。
随后，沉积遮光膜103。此时，在与遮光膜103相邻的绝缘膜102C处或绝缘膜102B处停止遮光膜103的处理。
随后，通过形成层间绝缘膜、触头和配线来形成配线层104。
随后，使配线层104和未示出的支撑基板接合。
然后，对半导体基板101的背面(入射面)进行处理。
具体地，在步骤1中，在半导体基板101的入射面上形成由硬掩模201构成的图案。例如，硬掩模201由SiO2膜构成。
在步骤2中，在硬掩模201的表面上形成由光致抗蚀剂202构成的图案。具体地，将光致抗蚀剂202涂布到硬掩模201的表面上。随后，对光致抗蚀剂202进行图案化。与待形成非贯穿遮光部107B和贯穿遮光部107C的相应位置相对应地形成开口202A和开口202B。
在步骤3中，通过光致抗蚀剂202的开口202A和开口202B对硬掩模201进行处理，并且与待形成非贯穿遮光部107B和贯穿遮光部107C的相应位置相对应地形成沟槽203和沟槽204。之后，去除光致抗蚀剂202。
在步骤4中，在硬掩模201的表面上形成由光致抗蚀剂205构成的图案，以填充沟槽203。光致抗蚀剂205防止在随后的步骤5中通过沟槽203而对半导体基板101进行处理。
在步骤5中，对半导体基板101进行处理，并且将沟槽204向下挖掘到半导体基板101的中间。需要指出的是，沟槽204的深度根据随后的步骤6中的半导体基板101的处理时间来调整。
在步骤6中，去除光致抗蚀剂205。然后，对半导体基板101进行处理，同时向下挖掘沟槽203和沟槽204。此时，对半导体基板101进行处理直到沟槽204贯穿半导体基板101并到达绝缘膜102A。这使得沟槽203被向下挖掘到半导体基板101的中间。这里，第二次处理后的沟槽204在平行于半导体基板101的入射面的方向上的宽度大于第一次处理后的沟槽203的宽度。
在步骤7中，使用化学干法蚀刻(CDE)的各向同性蚀刻去除因处理沟槽203和沟槽204的侧壁而引起的损坏，由此优化了沟槽203和沟槽204的形状。此时，各向同性蚀刻去除了沟槽204底部的绝缘膜102A，并且如图中圆圈部分所示的，沟槽204到达绝缘膜102B。需要指出的是，沟槽204的宽度保持为大于沟槽203的宽度。结果，形成在沟槽204中的贯穿遮光部107C的宽度大于形成在沟槽203中的非贯穿遮光部107B的宽度。
在步骤8中，由光致抗蚀剂206构成的图案涂覆硬掩模201的表面、沟槽203的内部和沟槽204的内部。光致抗蚀剂206防止沟槽204因用于在随后的步骤9和10中去除硬掩模201的化学溶液而被向下挖掘。
在步骤9中，进行回蚀，由此去除硬掩模201的表面上的光致抗蚀剂206，并去除硬掩模201的表面的一部分。需要指出的是，保持沟槽203和沟槽204内的光致抗蚀剂206不被去除。
在步骤10中，使用BHF(缓冲氢氟酸)进行湿法蚀刻，由此去除硬掩模201。
在步骤11中，通过使用硫酸和过氧化氢溶液的SH处理来去除沟槽203和沟槽204内的光致抗蚀剂206。此时，由于在步骤7中沟槽204的深度已经停止在绝缘膜102B处，所以防止了遮光膜103的溶解。
在步骤12中，形成多层膜106以覆盖半导体基板101的入射面以及沟槽203和沟槽204的内壁和底部。例如，多层膜106包括具有其中固定电荷膜、防反射膜和绝缘膜从最靠近半导体基板101处按顺序层叠的三层结构的膜。之后，进行退火。
在步骤13中，沉积具有低覆盖率的绝缘膜207。即，沉积绝缘膜207以便基本上仅覆盖半导体基板101的入射面而不覆盖沟槽203和沟槽204的内壁和底部。
在步骤14中，在绝缘膜207的表面上形成由光致抗蚀剂208构成的图案，以填充沟槽203。光致抗蚀剂208防止在随后的步骤14和15中处理沟槽203。
在步骤15中，进行回蚀。结果，去除了形成在绝缘膜207上的至少一部分光致抗蚀剂208。
在步骤16中，进一步进行回蚀。因此，去除绝缘膜207和沟槽203内的光致抗蚀剂208，同时向下挖掘沟槽204。然后，去除沟槽204底部的多层膜106、绝缘膜102B和绝缘膜102C，并且沟槽204贯穿绝缘膜层102而到达遮光膜103。
在步骤17中，形成未示出的阻挡膜，以覆盖多层膜106的表面以及沟槽203和沟槽204的内壁和底部。例如，阻挡膜由Ti、TiN等的膜构成。随后，将遮光膜107埋入半导体基板101的沟槽203和沟槽204中，并形成为覆盖半导体基板101的入射面。此时，形成在沟槽204内的贯穿遮光部107C贯穿半导体基板101、绝缘膜102A、绝缘膜102B和绝缘膜102C，并且连接到遮光膜103。此外，对半导体基板101的入射面上的表面遮光部107A进行图案化以暴露光电二极管51的受光面。
随后，尽管未示出，但是在半导体基板101的入射面上形成钝化膜。之后，形成滤色器、透镜、焊盘等。
接着，参照图13～16对CMOS图像传感器10a的第二种制造方法进行说明。第二种制造方法的主要特征在于半导体基板101的前表面(边界面)的处理。主要对该处理中的步骤进行说明。
在步骤101中，将绝缘膜102A沉积在半导体基板101的前表面上。
在步骤102中，将绝缘膜102B沉积在绝缘膜102A上。
在步骤103中，在绝缘膜102B的表面上形成由光致抗蚀剂221构成的图案。具体地，将光致抗蚀剂221涂布到绝缘膜102B的表面上。随后，对光致抗蚀剂221进行图案化。与待形成贯穿遮光部107C的位置相对应地形成开口221A。
在步骤104中，通过光致抗蚀剂221的开口221A来处理绝缘膜102B，由此与待形成贯穿遮光部107C的位置相对应地形成沟槽222。之后，去除光致抗蚀剂221。
在步骤105中，在绝缘膜102B的表面上沉积例如由SiO2构成的氧化物膜，同时，氧化物膜填充沟槽222。结果，形成绝缘膜102C。
在步骤106中，将遮光膜103沉积在绝缘膜102C的表面上。
在步骤107中，进行与图7～9中的步骤1～7类似的步骤，由此在半导体基板101中形成沟槽203和沟槽204。
需要指出的是，示出了步骤107的图是从示出步骤106的图中上下颠倒的。此外，由示出了步骤107及之后步骤的图中的虚线所示的区域示出了用作沟槽203和沟槽204的后壁的半导体基板101。
在步骤108中，进行与图11中的步骤12类似的步骤，由此形成多层膜106(未示出)以覆盖半导体基板101的入射面以及沟槽203和沟槽204的内壁和底部。随后，进行与图11中的步骤14类似的步骤，由此形成由光致抗蚀剂208构成的图案以填充沟槽203。
在步骤109中，进行回蚀。因此，去除沟槽204下方的绝缘膜102A。另外，去除在步骤105中填充绝缘膜102B的沟槽222的氧化物膜(绝缘膜102C的一部分)和其下的绝缘膜102C。结果，沟槽204贯穿绝缘膜102A至绝缘膜102C，到达遮光膜103。
在步骤110中，在去除光致抗蚀剂208之后，形成未示出的阻挡膜，以覆盖多层膜106(未示出)的表面以及沟槽203和沟槽204的内壁和底部。随后，将遮光膜107埋入半导体基板101的沟槽203和沟槽204中，并形成为覆盖半导体基板101的入射面。此时，形成在沟槽204内的贯穿遮光部107C贯穿半导体基板101、绝缘膜102A、绝缘膜102B和绝缘膜102C，并且连接到遮光膜103。此外，对半导体基板101的入射面上的表面遮光部107A进行图案化以暴露光电二极管51的受光面。
需要指出的是，示出了步骤110的图中的虚线是表示表面遮光部107A、非贯穿遮光部107B和贯穿遮光部107C的位置的辅助线。
随后，尽管未示出，但是在半导体基板101的入射面上形成钝化膜。之后，形成滤色器、透镜、焊盘等。
以这种方式，沟槽222形成在绝缘膜102B中并且填充有与绝缘膜102A和绝缘膜102C相同的氧化物膜。结果，在像素50之间，在图15的步骤109中，在绝缘膜102A至绝缘膜102C中形成的沟槽204在图4中的B-B方向上的宽度变化减小。因此，在像素50之间，在图4中的B-B方向上的贯穿遮光部107C的宽度变化减小。结果，像素50之间的特性的变化减小，由此改善了CMOS图像传感器10a的图像质量。
需要指出的是，上述专利文献1没有公开用于形成遮光膜的具体方法。因此，利用专利文献1中记载的技术，例如，用于形成遮光膜的沟槽可能被深深地向下挖掘，使得遮光膜可能突出到配线层中，或者当在半导体基板的前表面侧的遮光膜或触头形成时可能产生形状缺陷。这可能导致诸如白点等图像质量劣化。
<<2.第二实施方案>>
接着，参照图17对本技术的第二实施方案进行说明。
图17是与图3类似的CMOS图像传感器10b的遮光结构的示意性断面图。
与图3中的CMOS图像传感器10a相比，CMOS图像传感器10b的不同之处在于，尽管贯穿遮光部107C贯穿半导体基板101，但是贯穿遮光部107C停止在绝缘膜102B处并且未连接到遮光膜103。
需要指出的是，一直到步骤12(图11)，CMOS图像传感器10b的制造步骤都与CMOS图像传感器10a的制造步骤类似。之后，省略步骤13～16，并且通过与步骤17类似的步骤形成遮光膜107。
<<3.变形例>>
在下文中，对根据本公开的技术的上述实施方案的变形例进行说明。
例如，绝缘膜层102可以具有上述三层结构以外的结构。
例如，绝缘膜层102可以具有包括绝缘膜102A的单层结构。然而，在这种情况下，需要使绝缘膜102A加厚。此外，例如，通过在上述步骤7中控制蚀刻选择比，设置在组成上与绝缘膜102A不同的绝缘膜102B更容易使沟槽204在绝缘膜层102内停止。
此外，例如，绝缘膜层102可以具有包括绝缘膜102A和绝缘膜102B的双层结构。然而，设置绝缘膜102C使得可以减少绝缘膜层102和遮光膜103之间的剥离以及在处理遮光膜103时对绝缘膜102B的刮削。
另外，例如，绝缘膜102B可以由诸如SiON膜等氮氧化物膜构成。
此外，本技术适用于包括电荷保持部的任何背面照射型成像元件。因此，上述图1中的CMOS图像传感器10的构成以及图2中的像素50的构成是例子并且可以适宜地改变。此外，例如，各半导体区域的导电类型可以相反。在这种情况下，要施加的偏置电压的正负是相反的。
<<4.应用例>>
根据本公开的技术适用于各种产品。
<4-1.根据本公开的技术的适用例>
例如，如图18所示，根据本公开的技术适用于感测诸如可见光、红外光、紫外光、X射线等光的各种情况。
-用于拍摄鉴赏用的图像的装置，例如，数码相机和具有相机功能的移动装置。
-用于交通的装置，例如为了诸如自动停止等安全驾驶、识别驾驶员状态等而对汽车的前、后、周围、内部等进行成像的车载传感器，用于对行驶车辆和道路进行监视的监视相机，用于测量车辆之间距离的距离测量传感器等。
-用于诸如电视机、冰箱、空调等家用电器，以对使用者的手势进行成像且根据该手势操作设备的装置。
-用于医疗保健的装置，例如内窥镜以及利用接收的红外光进行血管造影的装置等。
-用于安保的装置，例如安保监控相机以及用于个人身份认证的相机等。
-用于美容的装置，例如用于拍摄皮肤的皮肤测量仪器以及用于拍摄头皮的显微镜等。
-用于运动的装置，例如用于运动等的动作相机和可穿戴相机等。
-用于农业的装置，例如用于监测田地和农作物的状况的相机等。
在下文中，对更具体的适用例进行说明。
<4-2.电子设备的适用例>
图19是示出了作为根据本技术的成像元件适用的电子设备的例子的成像装置300的示例性构成的框图。成像装置300包括光学系统、固态成像元件302、DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307、电源系统308等。光学系统包括透镜组301等。DSP电路303用作相机信号处理部并对来自固态成像元件302的信号进行处理。
此外，DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307和电源系统308经由总线309相互连接。CPU 310控制成像装置300内的各个部分。
透镜组301捕获来自被摄体的入射光(图像光)并在固态成像元件302的成像表面上形成图像。固态成像元件302将通过透镜组301在成像表面上形成图像的入射光的量转换成各像素的电信号，然后输出电信号作为像素信号。例如，上述CMOS图像传感器10可以用作固态成像元件302。
显示装置305包括诸如液晶显示装置和有机EL(电致发光)显示装置等面板型显示装置。显示装置305显示由固态成像元件302拍摄的运动图像或静止图像。记录装置306将由固态成像元件302拍摄的运动图像或静止图像记录在诸如磁盘、光盘、磁光盘或半导体存储器等记录介质上。
操作系统307根据使用者的操作发出关于包含在成像元件中的各种功能的操作指令。电源系统308适宜地向DSP电路303、帧存储器304、显示装置305、记录装置306和操作系统307提供各种类型的电源作为这些电源供给目标的操作电源。
如上所述的成像装置300应用于摄像机、数字静态相机和用于诸如智能电话和移动电话等移动装置的相机模块。
<4-3.移动体的应用例>
此外，例如，根据本公开的技术可以实现为待安装在诸如汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。
图20是示意性地示出了车辆控制系统的示例性构成的框图。车辆控制系统是根据本公开的技术可以适用的移动体控制系统的例子。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图20所示的例子中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、音频/图像输出单元12052和车载网络I/F(接口)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作驱动力产生装置、驱动力传递机构、转向机构、制动装置等的控制装置。驱动力产生装置产生车辆的驱动力。驱动力产生装置的例子包括内燃机和驱动电机。驱动力传递机构向车轮传递驱动力。转向机构调节车辆的转向角。制动装置产生车辆的制动力。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、闪光灯或雾灯等各种灯的控制装置。在这种情况下，主体系统控制单元12020可以接收用于取代钥匙的从便携式装置传递的无线电波或来自各种开关的信号。主体系统控制单元12020接收这些无线电波或信号并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测其内安装有车辆控制系统12000的车辆的外部的信息。例如，成像单元12031与车外信息检测单元12030连接。车外信息检测单元12030使成像单元12031拍摄车辆外部的图像并接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以进行诸如人、车辆、障碍物、标志、道路上的文字等物体的检测处理或者可以进行与物体之间的距离的检测处理。
成像单元12031是接收光并输出与所接收的光量相对应的电信号的光学传感器。成像单元12031能够输出电信号作为图像或作为距离测量信息。此外，由成像单元12031接收的光可以是可见光或诸如红外光等不可见光。
车内信息检测单元12040检测车辆内部的信息。例如，驾驶员状态检测单元12041与车内信息检测单元12040连接。驾驶员状态检测单元12041检测驾驶员的状态。例如，驾驶员状态检测单元12041包括对驾驶员进行成像的相机。基于从驾驶员状态检测单元12041接收到的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以判断驾驶员是否入睡。
微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制指令。例如，微型计算机12051能够进行协调控制，以实现ADAS(高级驾驶员辅助系统)的功能。ADAS包括车辆的碰撞避免或撞击减轻、基于车辆之间的距离的跟踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等。
此外，微型计算机12051能够通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以进行使车辆自主行驶而无需驾驶员的操作的自动驾驶等。
此外，微型计算机12051能够基于由车外信息检测单元12030获得的关于车辆外部的信息向主体系统控制单元12020输出控制指令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来进行协调控制，通过控制头灯并将远光灯切换为近光灯来防止眩目。
音频/图像输出单元12052将音频和图像输出信号中的至少一种传输到能够在视觉上或听觉上向车辆乘员或车辆外部通知信息的输出装置。在图20的例子中，作为输出装置，示出了音频扬声器12061、显示单元12062和仪表板12063。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图21是示出了成像单元12031的示例性安装位置的图。
在图21中，成像单元12031包括成像单元12101、12102、12103、12104和12105。
例如，成像单元12101、12102、12103、12104和12105安装在车辆12100的诸如前鼻、后视镜、后保险杠、后门和车内挡风玻璃的上部等的相应位置。安装在前鼻中的成像单元12101和安装在车内挡风玻璃的上部的成像单元12105主要获得车辆12100的前方的图像。安装在后视镜中的成像单元12102和12103主要获得车辆12100的侧方的图像。安装在后保险杠或后门中的成像单元12104主要获得车辆12100的后方的图像。安装在车内挡风玻璃的上部的成像单元12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
需要指出的是，图21示出了成像单元12101～12104的成像范围的例子。成像范围12111表示安装在前鼻中的成像单元12101的成像范围。成像范围12112和12113分别表示安装在后视镜中的成像单元12102和12103的成像范围。成像范围12114表示安装在后保险杠或后门中的成像单元12104的成像范围。例如，通过叠加由成像单元12101～12104拍摄的图像的数据，可以获得车辆12100的从上方观察的俯瞰图像。
成像单元12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像单元12101～12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是包括用于相位差检测的像素的成像元件。
例如，基于从成像单元12101～12104获得的距离信息，微型计算机12051计算出距成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)。特别地，这允许微型计算机12051提取立体物作为前方车辆。被提取为前方车辆的立体物是沿着车辆12100的行驶路线最接近的物体且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶。此外，微型计算机12051能够预先设定需要确保的距前方车辆的车间距离，并且进行自动制动控制(包括跟踪行驶停止控制)、自动加速控制(包括跟踪行驶起动控制)等。以这种方式，微型计算机12051能够进行协调控制以进行使车辆自主行驶而无需驾驶员的操作的自动驾驶等。
例如，基于从成像单元12101～12104获得的距离信息，微型计算机12051能够将关于立体物的立体物数据分类为两轮车辆、普通车辆、大型车辆、行人和诸如电线杆等其他立体物，并且提取和利用分类的立体物以自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物或难以由驾驶员视觉识别的障碍物。随后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险。在碰撞风险等于或高于设定值并且可能发生碰撞时，微型计算机12051能够经由音频扬声器12061或显示单元12062向驾驶员输出警告或者经由驱动系统控制单元12010进行强制减速或进行避让转向，从而提供碰撞避免的驱动辅助。
成像单元12101～12104中的至少一个可以是用于检测红外光的红外相机。例如，微型计算机12051能够通过判断行人是否存在于由成像单元12101～12104拍摄的图像中来识别行人。例如，通过提取由用作红外相机的成像单元12101～12104拍摄的图像中的特征点的程序以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的程序来进行行人的识别。在微型计算机12051判断行人存在于由成像单元12101～12104拍摄的图像中并且识别出行人的情况下，音频/图像输出单元12052控制显示单元12062，以叠加和显示矩形轮廓来强调所识别出的行人。此外，音频/图像输出单元12052可以控制显示单元12062，以在期望的位置显示指示行人的图标等。
在上文中，对根据本公开的技术可以适用的车辆控制系统的例子进行了说明。例如，根据本公开的技术可以适用于上述构成中的成像单元12031和驾驶员状态检测单元12041。具体地，例如，图1中的CMOS图像传感器10可以适用于成像单元12031和驾驶员状态检测单元12041。通过将根据本公开的技术应用于成像单元12031或驾驶员状态检测单元12041，可以获得具有很小的噪声的高质量拍摄的图像。例如，这改善了车辆外部和内部信息的检测精度。
需要指出的是，根据本公开的技术的实施方案不限于上述实施方案，并且在不脱离根据本公开的技术的要旨的情况下可以进行各种修改。
<4-4.构成的示例性组合>
此外，例如，根据本公开的技术还可以具有如下构成。
(1)一种成像元件，包括：
光电转换部；
电荷保持部，所述电荷保持部被构造成保持由所述光电转换部生成的电荷；
半导体基板，在所述半导体基板中形成有所述光电转换部和所述电荷保持部；
配线层；
绝缘膜层；
第一遮光膜；和
第二遮光膜，
其中所述绝缘膜层、所述第一遮光膜和所述配线层从最靠近所述半导体基板的第二表面处按顺序层叠在所述第二表面上，所述第二表面与所述半导体基板的第一表面相对，所述第一表面位于所述半导体基板的受光侧，以及
所述第二遮光膜包括
第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的所述第一表面延伸到所述半导体基板的中间，
第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板，和
第三遮光部，所述第三遮光部覆盖所述半导体基板的所述第一表面的一部分。
(2)根据(1)所述的成像元件，其中所述第一遮光部和所述第二遮光部在平行于所述第一表面的方向上彼此连接。
(3)根据(2)所述的成像元件，其中所述光电转换部的侧表面被所述第一遮光部和所述第二遮光部围绕。
(4)根据(3)所述的成像元件，
其中所述第一遮光部至少配置在所述光电转换部和传输栅极部之间，所述传输栅极部被构造成将电荷从所述光电转换部传输到所述电荷保持部，以及
所述第二遮光部至少配置在所述光电转换部和所述电荷保持部之间，所述光电转换部和所述电荷保持部配置在彼此不同的像素中。
(5)根据(1)～(4)中任一项所述的成像元件，
其中所述绝缘膜层包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层，和
所述第一绝缘膜配置在所述半导体基板的所述第二表面与所述第二绝缘膜之间。
(6)根据(5)所述的成像元件，
其中所述第一绝缘膜是氧化物膜，和
所述第二绝缘膜是氮化物膜或氮氧化物膜。
(7)根据(6)所述的成像元件，其中所述绝缘膜层还包括第三绝缘膜，所述第三绝缘膜配置在所述第二绝缘膜和所述第一遮光膜之间并且由氧化物膜构成。
(8)根据(7)所述的成像元件，
其中所述第一绝缘膜的厚度为10nm以上，
所述第二绝缘膜的厚度为50nm以上，和
所述第三绝缘膜的厚度为25nm以上。
(9)根据(8)所述的成像元件，
其中所述第一绝缘膜的厚度在10～20nm的范围内，
所述第二绝缘膜的厚度在50～100nm的范围内，和
所述第三绝缘膜的厚度在30～100nm的范围内。
(10)根据(5)～(9)中任一项所述的成像元件，其中所述第二遮光部贯穿所述第一绝缘膜并延伸到所述第二绝缘膜中。
(11)根据(1)～(9)中任一项所述的成像元件，其中所述第二遮光部贯穿所述绝缘膜层并且连接到所述第一遮光膜。
(12)根据(1)～(11)中任一项所述的成像元件，其中所述第三遮光部覆盖所述半导体基板的第一表面的除了光从其处进入所述光电转换部的区域之外的区域。
(13)根据(1)～(12)中任一项所述的成像元件，其中所述第一遮光膜完全覆盖所述光电转换部的与所述光电转换部的受光面相对的表面。
(14)根据(1)～(13)中任一项所述的成像元件，其中向所述第二遮光部施加正偏压或负偏压。
(15)根据(1)～(14)中任一项所述的成像元件，其中所述第二遮光部在平行于所述第一表面的方向上的宽度大于所述第一遮光部的宽度。
(16)一种成像元件的制造方法，所述方法包括：
第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；
第二步骤，用第二图案填充所述第一沟槽；
第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；
第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；
第五步骤，形成多层膜，以覆盖所述半导体基板的第一表面、所述第一沟槽的内壁和底部以及所述第二沟槽的内壁和底部，所述多层膜包括固定电荷膜、防反射膜和绝缘膜；
第六步骤，用第三图案填充所述第一沟槽；
第七步骤，在去除所述第三图案的同时，将所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述多层膜和所述绝缘膜层并到达层叠在所述绝缘膜层上的第一遮光膜；和
第八步骤，在所述第一沟槽和所述第二沟槽内形成第二遮光膜。
(17)根据(16)所述的成像元件的制造方法，其中所述绝缘膜层包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层。
(18)根据(17)所述的成像元件的制造方法，其中在所述第四步骤中，使所述第二沟槽贯穿所述半导体基板和所述第一绝缘膜而到达所述第二绝缘膜。
(19)根据(17)所述的成像元件的制造方法，
其中所述绝缘膜层包括配置在所述第二绝缘膜和所述第一遮光膜之间的第三绝缘膜，
所述第一绝缘膜和所述第三绝缘膜均由氧化物膜构成，和
所述第二绝缘膜由氮化物膜或氮氧化物膜构成。
(20)根据(19)所述的成像元件的制造方法，所述方法在所述第一步骤之前还包括：
第九步骤，在所述第一绝缘膜的与所述半导体基板的所述第二表面相对的表面上形成所述第二绝缘膜；
第十步骤，在所述第二绝缘膜中形成所述第二沟槽的位置形成第三沟槽，所述第三沟槽贯穿所述第一绝缘膜；和
第十一步骤，在所述第二绝缘膜的表面上沉积所述第三绝缘膜，同时用所述第三绝缘膜填充所述第三沟槽，
其中在所述第七步骤中，去除所述第三沟槽内的所述第三绝缘膜，并将所述第二沟槽向下挖掘到所述第一遮光膜。
(21)一种成像元件的制造方法，所述方法包括：
第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；
第二步骤，用第二图案填充所述第一沟槽；
第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；
第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；和
第五步骤，在所述第一沟槽和所述第二沟槽内形成遮光膜。
(22)一种电子设备，包括：
成像元件；和
信号处理部，所述信号处理部被构造成对从所述成像元件输出的信号进行处理，
其中所述成像元件包括
光电转换部；
电荷保持部，所述电荷保持部被构造成保持由所述光电转换部生成的电荷；
半导体基板，在所述半导体基板中形成有所述光电转换部和所述电荷保持部；
配线层；
绝缘膜层；
第一遮光膜；和
第二遮光膜，
所述绝缘膜层、所述第一遮光膜和所述配线层从最靠近所述半导体基板的第二表面处按顺序层叠在所述第二表面上，所述第二表面与所述半导体基板的第一表面相对，所述第一表面位于所述半导体基板的受光侧，以及
所述第二遮光膜包括
第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的所述第一表面延伸到所述半导体基板的中间，
第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板，和
第三遮光部，所述第三遮光部覆盖所述半导体基板的所述第一表面的一部分。
附图标记列表
10,10a,10b CMOS图像传感器
11 像素阵列部
51 光电二极管
53 P型阱层
54 TRY栅极
55-1 TX1栅极
55-2 TX2栅极
56 电荷保持部
57 TRG栅极
58 浮动扩散区域
101 半导体基板
102 绝缘膜层
102A～102C 绝缘膜
103 遮光膜
104 配线层
105 栅电极
106 多层膜
107 遮光膜
107A 表面遮光部
107B 非贯穿遮光部
107C 贯穿遮光部
201 硬掩模
203,204 沟槽
205,206 光致抗蚀剂
207 绝缘膜
208 光致抗蚀剂
222 沟槽
300 成像装置
302 固态成像元件
12000 车辆控制系统
12031 成像单元
12041 驾驶员状态检测单元
12101～12105 成像单元

Claims (21)

1.一种成像元件，包括：
光电转换部；
电荷保持部，所述电荷保持部被构造成保持由所述光电转换部生成的电荷；
半导体基板，在所述半导体基板中形成有所述光电转换部和所述电荷保持部；
配线层；
绝缘膜层；
第一遮光膜；和
第二遮光膜，
其中所述绝缘膜层、所述第一遮光膜和所述配线层从最靠近所述半导体基板的第二表面处按顺序层叠在所述第二表面上，所述第二表面与所述半导体基板的第一表面相对，所述第一表面位于所述半导体基板的受光侧，以及
所述第二遮光膜包括
第一遮光部，所述第一遮光部配置在所述光电转换部和所述电荷保持部之间并从所述半导体基板的所述第一表面延伸到所述半导体基板的中间，
第二遮光部，所述第二遮光部配置在所述光电转换部和所述电荷保持部之间并贯穿所述半导体基板且停止在所述绝缘膜层中而未连接到所述第一遮光膜，和
第三遮光部，所述第三遮光部覆盖所述半导体基板的所述第一表面的一部分。
2.根据权利要求1所述的成像元件，其中所述第一遮光部和所述第二遮光部在平行于所述第一表面的方向上彼此连接。
3.根据权利要求2所述的成像元件，其中所述光电转换部的侧表面被所述第一遮光部和所述第二遮光部围绕。
4.根据权利要求3所述的成像元件，
其中所述第一遮光部至少配置在所述光电转换部和传输栅极部之间，所述传输栅极部被构造成将电荷从所述光电转换部传输到所述电荷保持部，以及
所述第二遮光部至少配置在所述光电转换部和所述电荷保持部之间，所述光电转换部和所述电荷保持部配置在彼此不同的像素中。
5.根据权利要求1-4中任一项所述的成像元件，
其中所述绝缘膜层包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层，和
所述第一绝缘膜配置在所述半导体基板的所述第二表面与所述第二绝缘膜之间。
6.根据权利要求5所述的成像元件，
其中所述第一绝缘膜是氧化物膜，和
所述第二绝缘膜是氮化物膜或氮氧化物膜。
7.根据权利要求6所述的成像元件，其中所述绝缘膜层还包括第三绝缘膜，所述第三绝缘膜配置在所述第二绝缘膜和所述第一遮光膜之间并且由氧化物膜构成。
8.根据权利要求7所述的成像元件，
其中所述第一绝缘膜的厚度为10nm以上，
所述第二绝缘膜的厚度为50nm以上，和
所述第三绝缘膜的厚度为25nm以上。
9.根据权利要求8所述的成像元件，
其中所述第一绝缘膜的厚度在10～20nm的范围内，
所述第二绝缘膜的厚度在50～100nm的范围内，和
所述第三绝缘膜的厚度在30～100nm的范围内。
10.根据权利要求5所述的成像元件，其中所述第二遮光部贯穿所述第一绝缘膜并延伸到所述第二绝缘膜中。
11.根据权利要求1-4中任一项所述的成像元件，其中所述第三遮光部覆盖所述半导体基板的第一表面的除了光从其处进入所述光电转换部的区域之外的区域。
12.根据权利要求1-4中任一项所述的成像元件，其中所述第一遮光膜完全覆盖所述光电转换部的与所述光电转换部的受光面相对的表面。
13.根据权利要求1-4中任一项所述的成像元件，其中向所述第二遮光部施加正偏压或负偏压。
14.根据权利要求1-4中任一项所述的成像元件，其中所述第二遮光部在平行于所述第一表面的方向上的宽度大于所述第一遮光部的宽度。
15.一种成像元件的制造方法，所述方法包括：
第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；
第二步骤，用第二图案填充所述第一沟槽；
第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；
第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；
第五步骤，形成多层膜，以覆盖所述半导体基板的第一表面、所述第一沟槽的内壁和底部以及所述第二沟槽的内壁和底部，所述多层膜包括固定电荷膜、防反射膜和绝缘膜；
第六步骤，用第三图案填充所述第一沟槽；
第七步骤，在去除所述第三图案的同时，将所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述多层膜和所述绝缘膜层并到达层叠在所述绝缘膜层上的第一遮光膜；和
第八步骤，在所述第一沟槽和所述第二沟槽内形成第二遮光膜。
16.根据权利要求15所述的成像元件的制造方法，其中所述绝缘膜层包括在组成上彼此不同的第一绝缘膜和第二绝缘膜的两层。
17.根据权利要求16所述的成像元件的制造方法，其中在所述第四步骤中，使所述第二沟槽贯穿所述半导体基板和所述第一绝缘膜而到达所述第二绝缘膜。
18.根据权利要求16所述的成像元件的制造方法，
其中所述绝缘膜层包括配置在所述第二绝缘膜和所述第一遮光膜之间的第三绝缘膜，
所述第一绝缘膜和所述第三绝缘膜均由氧化物膜构成，和
所述第二绝缘膜由氮化物膜或氮氧化物膜构成。
19.根据权利要求18所述的成像元件的制造方法，所述方法在所述第一步骤之前还包括：
第九步骤，在所述第一绝缘膜的与所述半导体基板的所述第二表面相对的表面上形成所述第二绝缘膜；
第十步骤，在所述第二绝缘膜中形成所述第二沟槽的位置形成第三沟槽，所述第三沟槽贯穿所述第一绝缘膜；和
第十一步骤，在所述第二绝缘膜的表面上沉积所述第三绝缘膜，同时用所述第三绝缘膜填充所述第三沟槽，
其中在所述第七步骤中，去除所述第三沟槽内的所述第三绝缘膜，并将所述第二沟槽向下挖掘到所述第一遮光膜。
20.一种成像元件的制造方法，所述方法包括：
第一步骤，在第一图案上的处于光电转换部和电荷保持部之间的预定位置中分别形成第一沟槽和第二沟槽，所述电荷保持部被构造成保持由所述光电转换部生成的电荷，所述第一图案覆盖其中形成有所述光电转换部和所述电荷保持部的半导体基板的第一表面，所述第一表面位于所述半导体基板的受光侧；
第二步骤，用第二图案填充所述第一沟槽；
第三步骤，将所述第二沟槽向下挖掘到所述半导体基板的中间；
第四步骤，在去除所述第二图案之后，将所述第一沟槽和所述第二沟槽向下挖掘，直到所述第二沟槽贯穿所述半导体基板并到达在所述半导体基板的与所述半导体基板的所述第一表面相对的第二表面上形成的绝缘膜层；和
第五步骤，在所述第一沟槽和所述第二沟槽内形成遮光膜。
21.一种电子设备，包括：
成像元件；和
信号处理部，所述信号处理部被构造成对从所述成像元件输出的信号进行处理，
其中所述成像元件为根据权利要求1-14中任一项所述的成像元件。
CN201780037908.1A 2016-07-06 2017-07-04 成像元件、成像元件的制造方法以及电子设备 Active CN109314123B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-133965 2016-07-06
JP2016133965 2016-07-06
PCT/JP2017/024414 WO2018008614A1 (ja) 2016-07-06 2017-07-04 撮像素子、撮像素子の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN109314123A CN109314123A (zh) 2019-02-05
CN109314123B true CN109314123B (zh) 2023-06-20

Family

ID=60912697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780037908.1A Active CN109314123B (zh) 2016-07-06 2017-07-04 成像元件、成像元件的制造方法以及电子设备

Country Status (6)

Country Link
US (3) US10950643B2 (zh)
EP (1) EP3483938B1 (zh)
JP (2) JP7125345B2 (zh)
KR (3) KR102504887B1 (zh)
CN (1) CN109314123B (zh)
WO (1) WO2018008614A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504887B1 (ko) 2016-07-06 2023-03-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 촬상 소자의 제조 방법 및 전자 기기
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
KR20210018238A (ko) * 2018-06-06 2021-02-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
CN112119503B (zh) * 2018-06-15 2024-01-19 索尼半导体解决方案公司 摄像装置、摄像装置的制造方法和电子设备
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
JP2020043098A (ja) * 2018-09-06 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
JP2022017616A (ja) * 2018-11-09 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
JPWO2020137370A1 (ja) * 2018-12-27 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
JP7346072B2 (ja) * 2019-04-26 2023-09-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
MX2022000057A (es) 2019-06-28 2022-05-30 Quantum Si Inc Rechazo de trayectoria secundaria optica y electrica.
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
AU2021207501A1 (en) 2020-01-14 2022-09-08 Quantum-Si Incorporated Integrated sensor for lifetime characterization
US11885744B2 (en) 2020-01-14 2024-01-30 Quantum-Si Incorporated Sensor for lifetime plus spectral characterization
WO2021153030A1 (ja) * 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
KR20220148273A (ko) 2020-03-02 2022-11-04 퀀텀-에스아이 인코포레이티드 다차원 신호 분석을 위한 통합 센서
JP7465120B2 (ja) 2020-03-10 2024-04-10 キヤノン株式会社 半導体装置、その製造方法及び機器
US11573180B2 (en) 2020-04-08 2023-02-07 Quantum-Si Incorporated Integrated sensor with reduced skew
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
TW202234692A (zh) * 2020-12-25 2022-09-01 日商索尼半導體解決方案公司 攝像元件及攝像裝置
CN112768482B (zh) * 2021-01-20 2023-03-24 联合微电子中心有限责任公司 一种背照式全局快门像素结构及其制造方法
WO2023119840A1 (ja) * 2021-12-20 2023-06-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811507A (zh) * 2012-11-09 2014-05-21 索尼公司 成像元件及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189936A (ja) * 1996-12-26 1998-07-21 Sony Corp 固体撮像素子及びその製造方法
JPH10199968A (ja) * 1997-01-10 1998-07-31 Sony Corp 半導体装置及び半導体装置の素子間分離溝の形成方法
JPH1145874A (ja) * 1997-07-25 1999-02-16 Toshiba Corp 半導体装置の製造方法
KR100290852B1 (ko) 1999-04-29 2001-05-15 구자홍 에칭 방법
JP2004228407A (ja) * 2003-01-24 2004-08-12 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP4765285B2 (ja) 2004-09-13 2011-09-07 ソニー株式会社 固体撮像素子及びその製造方法
JP2009188200A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 半導体装置
JP4816768B2 (ja) 2009-06-22 2011-11-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5839807B2 (ja) 2011-02-09 2016-01-06 キヤノン株式会社 固体撮像装置の製造方法
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR102031470B1 (ko) * 2012-01-23 2019-10-11 소니 주식회사 고체 촬상 장치 및 제조 방법 및 전자 기기
KR102011102B1 (ko) 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
WO2014156933A1 (ja) 2013-03-29 2014-10-02 ソニー株式会社 撮像素子および撮像装置
KR20140130969A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2015026708A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2015032640A (ja) * 2013-07-31 2015-02-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015106621A (ja) * 2013-11-29 2015-06-08 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR102290502B1 (ko) * 2014-07-31 2021-08-19 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2016066766A (ja) 2014-09-26 2016-04-28 ソニー株式会社 固体撮像装置、および電子装置
KR102504887B1 (ko) 2016-07-06 2023-03-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 촬상 소자의 제조 방법 및 전자 기기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811507A (zh) * 2012-11-09 2014-05-21 索尼公司 成像元件及其制造方法

Also Published As

Publication number Publication date
JPWO2018008614A1 (ja) 2019-04-25
KR20220093405A (ko) 2022-07-05
US20210183932A1 (en) 2021-06-17
KR102416046B1 (ko) 2022-07-04
EP3483938A1 (en) 2019-05-15
WO2018008614A1 (ja) 2018-01-11
US20190157330A1 (en) 2019-05-23
KR102504887B1 (ko) 2023-03-02
US11424278B2 (en) 2022-08-23
KR20190024895A (ko) 2019-03-08
JP2022161980A (ja) 2022-10-21
US10950643B2 (en) 2021-03-16
US11456325B2 (en) 2022-09-27
US20210183933A1 (en) 2021-06-17
JP7125345B2 (ja) 2022-08-24
EP3483938A4 (en) 2019-08-14
EP3483938B1 (en) 2020-11-25
KR20230035137A (ko) 2023-03-10
CN109314123A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN109314123B (zh) 成像元件、成像元件的制造方法以及电子设备
US11240452B2 (en) Solid-state imaging device and electronic device including light-shielding film for suppression of light leakage to memory
CN111279482A (zh) 固态摄像装置和电子设备
CN112119503A (zh) 摄像装置、摄像装置的制造方法和电子设备
CN111226318A (zh) 摄像器件和电子设备
US11393860B2 (en) Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device
TW202037150A (zh) 固態攝像裝置及電子機器
US11456323B2 (en) Imaging unit
US20240014229A1 (en) Solid-state imaging device and method for manufacturing same
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2021145257A1 (ja) 撮像装置及び電子機器
WO2023233873A1 (ja) 光検出装置及び電子機器
WO2024057739A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
EP4350770A1 (en) Solid-state imaging element, method for producing solid-state imaging element, and electronic device
WO2023171147A1 (ja) 半導体装置、光検出装置、及び電子機器
WO2021095285A1 (en) Imaging device
JP2023182872A (ja) 固体撮像素子およびその製造方法
JP2020115516A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant