CN109273533A - 一种具有自关断能力的vdmos器件结构及其制备方法 - Google Patents
一种具有自关断能力的vdmos器件结构及其制备方法 Download PDFInfo
- Publication number
- CN109273533A CN109273533A CN201811120983.7A CN201811120983A CN109273533A CN 109273533 A CN109273533 A CN 109273533A CN 201811120983 A CN201811120983 A CN 201811120983A CN 109273533 A CN109273533 A CN 109273533A
- Authority
- CN
- China
- Prior art keywords
- resistance
- polysilicon
- vdmos device
- vdmos
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 230000001413 cellular effect Effects 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 77
- 229920005591 polysilicon Polymers 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 30
- 238000001459 lithography Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000004080 punching Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 16
- 230000012447 hatching Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于分立器件设计领域，涉及一种具有自关断能力的VDMOS器件结构及其制备方法，所述器件结构包括P+型衬底，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板与芯片元胞的金属部分进行连接；本发明工艺简单易行，实施度高，且新的VDMOS结构清楚简单，稳定可靠，解决了传统VDMOS器件栅极悬空的可靠性风险，可提高器件的使用可靠性，具有高度的产业利用价值。
Description
技术领域
本发明属于分立器件设计领域，涉及一种具有自关断能力的VDMOS器件结构及其制备方法。
背景技术
VDMOS器件在电源管理模块、DC-DC转换器等领域有广泛应用，在应用过程中，传统结构VDMOS器件前级为驱动器输入信号，由于前级驱动器电路与传统结构VDMOS器件采用不同的电源进行供电，因此极有可能出现前级驱动器掉电的情况，在VDMOS器件中，漏极与源极之间的电流IDS与栅极与源极之间的电压VGS之间的关系如下所示：
其中，VTH表示开启电压，COX为VDMOS器件氧化层的特征电容，μ表示磁导系数，W为VDMOS器件的耗尽层宽度，L为VDMOS器件的导电沟道的有效长度；当前级驱动器发生掉电等情况时，传统结构VDMOS器件的栅极为浮空电位，当浮空电位很高时，即VGS过大，将会出现源漏之间出现大电流，该电流灌入至后级负载将会导致后级负载不可逆的损毁。
当上述情况发生，前级驱动器输出信号(也即VDMOS器件的栅极输入信号)将出现浮空电位状态，该状态下的驱动信号施加至后级VDMOS器件后，将导致传统结构VDMOS器件出现长开启的现象，而VDMOS作为电源管理模块、DC-DC转换器等领域的供电器件，所经过的电流较大，长开启的VDMOS管将大电流灌入至后级负载模块，出现不可逆转的损毁。相比于传统结构VDMOS器件，本发明通过在栅极与源极之间增加多晶硅POLY电阻的方式，让传统VDMOS器件具有自关断能力，从而使得VDMOS器件在输入信号为浮空状态下，能够保证栅极信号与源极电平完全一致，即VGS＝0V，从根本上解决了浮空栅极电位将VDMOS器件误开启的技术难题。
发明内容
为了预防VDMOS器件在栅极浮空电位状态下发生误开启，本发明提出一种具有自关断能力的VDMOS器件结构及其制备方法，所述VDMOS器件结构包括P+型衬底，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板104通过连接金属204与芯片元胞101的金属部分进行连接。
进一步的，环绕芯片元胞101生长有多晶硅栅线条102，多晶硅栅线条102的电阻值为9.5～10.5KΩ。
进一步的，在VDMOS器件的多晶硅栅线条102和外围金属场板之间增加设置一个多晶硅多晶硅电阻103。
进一步的，多晶硅电阻103的与VDMOS器件的栅极为同种材料。
进一步的，多晶硅电阻103的形状为长条形，并形成环状围绕整个芯片，多晶硅电阻103的其中一端与VDMOS器件外围金属场板104相连，另一端与VDMOS器件的多晶硅栅线条102连接。
进一步的，多晶硅电阻103环绕芯片元胞101N周，且相邻两周的多晶硅电阻103之间相距0.9～1.1um，多晶硅电阻103的阻值为9.5～10.5KΩ，N＝2,3,4,5。
一种具有自关断能力的VDMOS器件的制备方法，包括以下步骤：
S1、当完成沟槽的刻蚀之后，进行栅氧的生长，并注入多N型体区和和P+型源区，形成体硅区域的器件部分；
S2、完成体硅区域的器件部分生长后进行栅电阻生长，同时形成VDMOS栅极、多晶硅栅线条102以及栅极与源极之间的栅电阻；
S3、完成栅电阻生长后，进行栅电阻与金属之间的打孔，使得栅电阻的两端连接至VDMOS器件的栅极与源极；
S4、完成打孔后，进行金属淀积及刻蚀，形成器件的内部源极金属、多晶硅栅线条102的金属部分、外围场板金属部分。
进一步的，步骤S1之前还包括：场氧氧化，有源区光刻和刻蚀，沟槽光刻和刻蚀。
进一步的，步骤S5之后还包括：多晶光刻和刻蚀，P型体区注入和推阱，N+型源区光刻和刻蚀，沉积隔离介质，孔光刻和刻蚀，孔注入，退火，沉积金属，金属光刻和刻蚀，沉积钝化层，钝化层光刻和刻蚀。
本发明所提出的自关断能力VDMOS器件有如下有益效果：
1.栅线条环绕内部元胞，栅极信号能够有效控制VDMOS器件的目的；
2.将外围金属场板与内部元胞之间的金属进行连接，使得外围场板的电位与源极电位相等，达到外围场板能够有效控制VDMOS器件终端电场线的目的；
3.设计环形多晶硅POLY电阻，并将环形多晶硅POLY电阻的一端连接至外围场板，另一端连接至栅线条上的金属，该电阻可在VDMOS器件栅极悬空的条件下，将栅极上拉至电源电位，从而将VDMOS器件强行关断，实现VDMOS器件自关断的特殊性能，达到保护VDMOS器件，防止VDMOS器件栅极悬空条件下大电流灌入至后级负载，将后级负载烧毁的情况发生。
本发明工艺简单易行，实施度高，且新的VDMOS结构清楚简单，稳定可靠，易实现。通过本发明，采用高度可行的版图设计方法有效解决了传统VDMOS器件栅极悬空的可靠性风险，可提高器件的使用可靠性，具有高度的产业利用价值。
附图说明
图1为内部元胞及外围栅线条金属生长布局图；
图2为外围终端生长布局图；
图3为本发明所设计栅源间多晶硅POLY电阻生长布局图；
图4为本发明栅电阻与栅极、源极连接局部放大结构示意图；
图5为本发明图4剖线1处体硅生长结构剖面图；
图6为本发明图4剖线1处栅电阻生长结构剖面图；
图7为本发明图4剖线1处栅电阻与金属打孔生长结构剖面图；
图8为本发明图4剖线1处金属生长结构剖面图；
其中，1、剖线，101、芯片元胞，102、多晶硅栅线条，103、多晶硅电阻，104、芯片外围场板及场限环区域，201、栅电阻与栅极、源极连接局部，203、POLY电阻附近的外围金属层，204、连接金属，301、芯片外围场限环场氧区域，302、连接孔，305、P+型源区，306、N型体区，307、P型外延层，308、P+型衬底。
具体实施方式
为使本发明的要解决的技术问题、技术有点和技术成效更佳清晰，以下将结合附图对本发明进行进一步说明，但是不作为本发明的限定。本发明还可通过不同的实施方式进行应用，对于发明中不同的观点和应用，在符合本发明基本精神下可进行合适的改变。
本发明提供一种具有自关断能力的VDMOS器件结构，所述VDMOS器件结构包括P+型衬底，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，如图2，在形成的VDMOS器件结构中，外围金属场板104通过连接金属204与芯片元胞101的金属部分进行连接。
进一步的，如图1，环绕芯片元胞101设置有多晶硅栅线条102，。
进一步的，如图3，在VDMOS器件的多晶硅栅线条102和外围金属场板之间增加设置一个多晶硅电阻103。
进一步的，多晶硅电阻(103)及多晶硅栅线条(102)与VDMOS器件的栅极为同种材料。
进一步的，图3中栅电阻与栅极、源极连接局部剖视图如图4所示，多晶硅电阻103的形状为长条形，并形成环状围绕整个芯片，多晶硅电阻103的其中一端与VDMOS器件外围金属场板104相连，另一端与VDMOS器件的多晶硅栅线条102连接。
进一步的，多晶硅电阻103环绕芯片元胞101N周，且相邻两周的多晶硅电阻103之间相距0.9～1.1um，多晶硅电阻103的阻值为9.5～10.5KΩ，N＝2,3,4,5。
在本实施例中，仿真分析均采用TCAD仿真工具，但对于本发明的仿真工具不局限于此。
本发明提供一种实施方式，在本实施方式中，若芯片元胞101采用3mm×3mm的方形元胞，多晶硅电阻103环绕芯片元胞101三周，且相邻两周的多晶硅电阻103之间相距1um，本实施例选择多晶硅电阻103的方块阻值R□＝0.15Ω，其中多晶硅电阻103的宽为0.5μm，每一周的长度约为12000μm，则栅源之间的多晶硅电阻103阻值大小约为10K，该值作为栅源之间的上拉电阻阻值较为合理；电阻的计算是本领域技术人员周知的，此处不再赘述。
为实现VDMOS器件自关断能力的特殊性能，通过在栅源之间增加多晶硅电阻103的方式，本发明提供新的终端结构。VDMOS器件所采用的工艺为单层多晶硅POLY、单层金属工艺，且芯片内部布局为元胞，由多晶硅POLY组成的多晶硅栅线条102包围内部元胞，单层多晶硅POLY布线条件下不允许多晶硅电阻布局于元胞内部，因此必须采用新的终端结构进行多晶硅POLY布线，以达到增加栅源之间多晶硅POLY电阻的目的。
现有技术中，VDMOS器件结构的制备方法依次包括场氧氧化，有源区光刻和刻蚀，沟槽光刻和刻蚀，多晶硅生长，多晶光刻和刻蚀，P型体区注入和推阱，N+型源区光刻和刻蚀，沉积隔离介质，孔光刻和刻蚀，孔注入，退火，沉积金属，金属光刻和刻蚀，沉积钝化层，钝化层光刻和刻蚀等多个步骤，本发明一种具有自关断能力的VDMOS器件结构的制备方法，在多晶硅生长的同时，生长多晶硅电阻(103)，包括以下步骤：
S1、当完成沟槽的刻蚀之后，进行栅氧的生长，并注入多N型体区和和P+型源区，形成体硅区域的器件部分；
S2、完成体硅区域的器件部分生长后进行栅电阻生长，同时形成VDMOS栅极、多晶硅栅线条102以及栅极与源极之间的栅电阻；
S3、完成栅电阻生长后，进行栅电阻与金属之间的打孔，使得栅电阻的两端连接至VDMOS器件的栅极与源极；
S4、完成打孔后，进行金属淀积及刻蚀，形成器件的内部源极金属、多晶硅栅线条102的金属部分、外围场板金属部分。
本发明采用重掺杂的磷衬底，其中重掺杂的磷衬底的电阻率为0.002Ω·cm，晶向为100；外延层选择轻掺杂的磷外延，其中轻掺杂的磷外延的电阻率为0.6Ω·cm，厚度为6μm；重掺杂的N型体区(P掺杂)，以及重掺杂的P+型源区(B掺杂)。
在本实施例中，器件衬底为重掺杂的P+型衬底，P型外延层为P-型漂移区，所述的体区为N型体区，所述的源区为重掺杂的P+型源区。当然，对本发明所选的器件衬底、漂移区、体区及源区的掺杂类型不局限于此。
作为一种可选的实施方式，在多晶硅刻蚀时，刻蚀宽度为1.1μm。
作为一种可选的实施方式，多晶硅方块电阻为R□＝0.15Ω。
作为一种可选的实施方式，多晶硅电阻长度约为73300μm。
作为一种可选的实施方式，多晶硅电阻阻值约为10KΩ。
如图5所示，完成沟槽刻蚀以后，包括P+型衬底308、P型外延层307、以及芯片外围场限环场氧区域301，在此基础上首先进行栅氧的生长，并依此注入多N型体区306和P+型源区305，形成体硅区域的器件部分。
如图6所示，完成体硅区域的器件部分生长后进行多晶硅电阻103的生长，同时形成VDMOS栅极、多晶硅栅线条102以及栅极与源极之间的多晶硅电阻103。
如图7所示，完成多晶硅POLY生长后，进行多晶硅POLY与金属之间的打孔，该连接孔302可将本发明所设计的多晶硅电阻103的两端连接至VDMOS器件的栅极与源极。
如图8所示，完成打孔后，进行金属淀积及刻蚀，形成器件的内部源极金属、多晶硅栅线条102的金属部分、外围场板金属部分，形成的金属部分如图8中的金属层203部分。
在利用本发明制备的VDMOS器件结构中，元胞芯片、多晶硅栅线条102、芯片外围场板及场限环区域以及多晶硅电阻103的位置关系如图1-4所示，本发明在传统VDMOS结构上，不增加工艺步骤，仅修改VDMOS器件的版图，即：仅将VDMOS器件版图的多晶硅POLY层增加栅极与源极之间的多晶硅电阻103，该电阻可在VDMOS器件栅极悬空的条件下，将栅极上拉至电源电位，从而将VDMOS器件强行关断，实现VDMOS器件自关断的特殊性能，达到保护VDMOS器件，防止VDMOS器件栅极悬空条件下大电流灌入至后级负载，将后级负载烧毁的情况发生。
本专利的部分步骤中省略了众所周知的、明显的行业通用光刻、刻蚀、注入、退火和沉积等过程与条件，这对于本领域的一般技术人员是周知的，这里不再具体详细进行说明。
上述内容对本发明的实施例进行了具体工艺和版图的描述。需要指出的是，本发明未进行详细阐述的工艺步骤和版图设计细节应按照本领域中普通工艺实行。在不违背本发明精神的情况下，工艺步骤及版图等相关技术可进行适当变更或修饰。
以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。
Claims (9)
1.一种具有自关断能力的VDMOS器件结构，包括P+型衬底，其特征在于，所述P+型衬底之上设置有P型外延层，所述P型外延层之上设置有N型体区，所述N型体区之上设置有P+型源区，在形成的VDMOS器件结构中，外围金属场板(104)通过连接金属(204)与芯片元胞(101)的金属部分进行连接。
2.根据权利要求1所述的一种具有自关断能力的VDMOS器件结构，其特征在于，环绕芯片元胞(101)设置有多晶硅栅线条(102)。
3.根据权利要求2所述的一种具有自关断能力的VDMOS器件结构，其特征在于，在VDMOS器件的多晶硅栅线条(102)和外围金属场板之间增加设置有多晶硅电阻(103)。
4.根据权利要求3所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)及多晶硅栅线条(102)与VDMOS器件的栅极为同种材料。
5.根据权利要求3所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)的形状为长条形，并形成环状围绕整个芯片元胞，多晶硅电阻(103)一端与VDMOS器件外围金属场板(104)相连，另一端与VDMOS器件的多晶硅栅线条(102)连接。
6.根据权利要求5所述的一种具有自关断能力的VDMOS器件结构的栅电阻，其特征在于，多晶硅电阻(103)环绕芯片元胞(101)N周，且相邻两周的多晶硅电阻(103)之间相距0.9～1.1um，多晶硅POLY电阻(103)的阻值为9.5～10.5KΩ，N＝2,3,4,5。
7.一种具有自关断能力的VDMOS器件结构的制备方法，其特征在于，在多晶硅生长的同时，生长多晶硅电阻(103)及多晶硅栅线条(102)，具体包括以下步骤：
S1、当完成沟槽的刻蚀之后，进行栅氧的生长，并注入N型体区和P+型源区，形成体硅区域的器件部分；
S2、完成体硅区域的器件部分生长后进行栅电阻生长，同时形成VDMOS栅极、多晶硅栅线条(102)以及栅极与源极之间的多晶硅电阻(103)；
S3、完成栅电阻生长后，进行栅电阻与金属之间的打孔，使得栅电阻的两端连接至VDMOS器件的栅极与源极；
S4、完成打孔后，进行金属淀积及刻蚀，形成器件的内部源极金属、多晶硅栅线条(102)的金属部分、外围场板金属部分。
8.根据权利要求7所述的一种具有自关断能力的VDMOS器件结构的制备方法，其特征在于，步骤S1之前还包括：场氧氧化，有源区光刻和刻蚀，沟槽光刻和刻蚀。
9.根据权利要求7所述的一种具有自关断能力的VDMOS器件结构的制备方法，其特征在于，步骤S5之后还包括：多晶光刻和刻蚀，P型体区注入和推阱，N+型源区光刻和刻蚀，沉积隔离介质，孔光刻和刻蚀，孔注入，退火，沉积金属，金属光刻和刻蚀，沉积钝化层，钝化层光刻和刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811120983.7A CN109273533B (zh) | 2018-09-26 | 2018-09-26 | 一种具有自关断能力的vdmos器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811120983.7A CN109273533B (zh) | 2018-09-26 | 2018-09-26 | 一种具有自关断能力的vdmos器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109273533A true CN109273533A (zh) | 2019-01-25 |
| CN109273533B CN109273533B (zh) | 2021-11-16 |
Family
ID=65198913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811120983.7A Active CN109273533B (zh) | 2018-09-26 | 2018-09-26 | 一种具有自关断能力的vdmos器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109273533B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658949A (zh) * | 2021-08-12 | 2021-11-16 | 深圳市芯电元科技有限公司 | 一种改善关断特性的mosfet芯片制造工艺 |
| CN113658948A (zh) * | 2021-08-12 | 2021-11-16 | 深圳市芯电元科技有限公司 | 一种改善关断特性的mosfet芯片制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870049A (ja) * | 1994-08-29 | 1996-03-12 | Nippondenso Co Ltd | 入力保護回路 |
| US20090184373A1 (en) * | 2008-01-18 | 2009-07-23 | Infineon Technologies Austria Ag | Semiconductor device and method for manufacturing a semiconductor device |
| CN101868856A (zh) * | 2007-09-21 | 2010-10-20 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US9401351B2 (en) * | 2014-01-30 | 2016-07-26 | Stmicroelectronics Sa | Electronic device for ESD protection |
-
2018
- 2018-09-26 CN CN201811120983.7A patent/CN109273533B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870049A (ja) * | 1994-08-29 | 1996-03-12 | Nippondenso Co Ltd | 入力保護回路 |
| CN101868856A (zh) * | 2007-09-21 | 2010-10-20 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US20090184373A1 (en) * | 2008-01-18 | 2009-07-23 | Infineon Technologies Austria Ag | Semiconductor device and method for manufacturing a semiconductor device |
| US9401351B2 (en) * | 2014-01-30 | 2016-07-26 | Stmicroelectronics Sa | Electronic device for ESD protection |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658949A (zh) * | 2021-08-12 | 2021-11-16 | 深圳市芯电元科技有限公司 | 一种改善关断特性的mosfet芯片制造工艺 |
| CN113658948A (zh) * | 2021-08-12 | 2021-11-16 | 深圳市芯电元科技有限公司 | 一种改善关断特性的mosfet芯片制造方法 |
| CN113658948B (zh) * | 2021-08-12 | 2022-06-07 | 深圳市芯电元科技有限公司 | 一种改善关断特性的mosfet芯片制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109273533B (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN105321992B (zh) | 包括场电极的半导体器件 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN103872137A (zh) | 增强型、耗尽型和电流感应集成vdmos功率器件 | |
| CN103474428B (zh) | 集成式双向超低电容tvs器件及其制造方法 | |
| CN109273533A (zh) | 一种具有自关断能力的vdmos器件结构及其制备方法 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103779415B (zh) | 平面型功率mos器件及其制造方法 | |
| CN104867972A (zh) | 集成驱动电阻的dmos器件及其制作方法 | |
| CN102637744B (zh) | Soi横向超结功率mosfet器件 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN103022125B (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN104835837A (zh) | 高压半导体器件及其制造方法 | |
| CN204760388U (zh) | 高压半导体器件 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN209104155U (zh) | 功率器件和电子设备 | |
| CN208336233U (zh) | 能提高耐压能力的半导体器件终端结构 | |
| CN206619598U (zh) | 功率晶体管 | |
| CN208938973U (zh) | 带侧墙栅结构的深槽超结mosfet器件 | |
| CN207529938U (zh) | 场效应晶体管及集成电路 | |
| CN206685392U (zh) | 功率半导体器件 | |
| CN204651326U (zh) | 高压半导体器件 | |
| CN105185832A (zh) | 超高压隔离结构 | |
| CN106298681B (zh) | 一种mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |