CN109217822A - 振动器件、电子设备和移动体 - Google Patents

Abstract

本发明提供振动器件、电子设备和移动体。提供小型振动器件等，能够实现处理电路的处理的高性能化等，并能够紧凑地收纳多个振子和集成电路装置。该振动器件包含第1振子、第2振子和集成电路装置，集成电路装置包含：第1振荡电路、第2振荡电路，它们使第1振子、第2振子振荡；以及处理电路，其使用通过使所述第1振子振荡而生成的第1时钟信号与通过使第2振子振荡而生成的第2时钟信号的频率差信息或者频率比较信息，进行处理。第1振子被第1支承部支承在集成电路装置上，第2振子被第2支承部支承在集成电路装置上。

Description

振动器件、电子设备和移动体

技术领域

本发明涉及振动器件、电子设备和移动体等。

背景技术

关于使压电振子等振子振荡而生成时钟信号的振动器件，要求小型化。例如在专利文献1中公开有如下的集成电路装置：该集成电路装置将集成电路搭载于芯片基板还包含压电振子而集成为一体进行单片化而成，该集成电路包含：压电振子；时钟信号产生电路，其与压电振子连接，产生时钟信号；以及CPU，其根据所生成的时钟信号进行动作。

此外，在专利文献2中公开有使用2个石英振荡器来实现时间数字转换的现有技术。在该专利文献2的现有技术中，使用2个石英振荡器生成第1、第2时钟信号(时钟脉冲)，边沿一致检测电路检测第1、第2时钟信号的下降沿相互一致的同步点。而且，在检测到同步点的情况下，同步计数器与第1、第2时钟信号同步地开始计数处理，根据计数处理的结果，进行计算从开始脉冲到结束脉冲的未知时间的时间测量。

专利文献1：日本特开2003-309296号公报

专利文献2：日本特开平5-87954号公报

在专利文献2的现有技术中，生成第1、第2时钟信号的2个石英振荡器分别通过独立封装的石英振荡器实现，因此，难以实现装置的小型化。此外，将石英振荡器与IC芯片、电路部件连接起来的时钟信号线的寄生电阻或寄生电容会变大，因此，导致性能的劣化等问题。另一方面，在专利文献1的现有技术中，仅是在集成电路上搭载1个振子，未提出能够紧凑地收纳2个以上的振子的配置结构或连接结构。

发明内容

本发明是为了解决上述课题中的至少一部分而完成的，可作为以下方式或形式实现。

本发明的一个方式涉及振动器件，其特征在于，包含：第1振子；第2振子；以及集成电路装置，所述集成电路装置包含：第1振荡电路，其使所述第1振子振荡；第2振荡电路，其使所述第2振子振荡；以及处理电路，其使用通过使所述第1振子振荡而生成的第1时钟信号与通过使所述第2振子振荡而生成的第2时钟信号的频率差信息或者频率比较信息，进行处理，所述第1振子被第1支承部支承于所述集成电路装置，所述第2振子被第2支承部支承于所述集成电路装置。

根据本发明的一个方式，使第1、第2振子振荡的第1振荡电路、第2振荡电路、及处理电路设置于集成电路装置。而且，处理电路使用通过使第1、第2振子振荡而生成的第1、第2时钟信号的频率差信息或者频率比较信息来进行处理。由此，能够使用高精度的第1、第2时钟信号的频率差或频率比较的信息来进行处理，因此，可实现处理电路的处理的高性能化等，该第1、第2时钟信号使用第1、第2振子而生成。而且，在本发明的一个方式中，构成为分别利用第1支承部、第2支承部将第1、第2振子支承在集成电路装置上。因此，可提供能够实现处理电路的处理的高性能化等并紧凑地收纳第1、第2振子和集成电路装置的小型振动器件等。

此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第1端子，其与所述第1振荡电路连接；以及第2端子，其与所述第1振荡电路连接，所述第1支承部是将所述集成电路装置的所述第1端子与所述第1振子的一侧电极的端子电极电连接的支承部。

由此，能够利用用于将第1振子支承于集成电路装置的第1支承部，来将第1端子与第1振子的一侧电极的端子电极电连接，该第1端子与集成电路装置的第1振荡电路连接。

此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第3端子，其与所述第2振荡电路连接；以及第4端子，其与所述第2振荡电路连接，所述第2支承部是将所述集成电路装置的所述第3端子与所述第2振子的一侧电极的端子电极电连接的支承部。

由此，能够利用用于将第2振子支承于集成电路装置的第2支承部，来将第3端子与第2振子的一侧电极的端子电极电连接，该第3端子与集成电路装置的第2振荡电路连接。

此外，在本发明的一个方式中，也可以是，所述处理电路包含控制部，该控制部控制所述第1振荡电路和所述第2振荡电路中的至少一个振荡电路的振荡信号的振荡频率和相位中的至少一方。

如果这样控制振荡信号的振荡频率和相位，则能够将第1、第2时钟信号的频率关系或相位关系设定为适当的关系。

此外，在本发明的一个方式中，也可以是，所述处理电路包含时间数字转换电路，该时间数字转换电路根据所述第1时钟信号和所述第2时钟信号，将时间转换为数字值。

由此，能够实现使用了第1、第2时钟信号的高精度的时间数字转换处理。

此外，在本发明的一个方式中，也可以是，在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述时间数字转换电路以Δt＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。

由此，例如通过减小第1、第2时钟频率的频率差或者使第1、第2时钟频率为较高的频率，能够减小分辨率，从而能够实现时间数字转换的高性能化。

此外，在本发明的一个方式中，也可以是，所述时间数字转换电路将第1信号与第2信号的转变时刻的时间差转换为数字值。

这样，能够使用由第1、第2振荡元件生成的第1、第2时钟信号以高精度将第1、第2信号的转变时刻的时间差转换为数字值。

此外，在本发明的一个方式中，也可以是，在所述第1时钟信号与所述第2时钟信号的相位同步时刻之后，第1时钟周期至第i时钟周期中的所述第1时钟信号与所述第2时钟信号的转变时刻的时间差即时钟间时间差为Δt～i×Δt的情况下，所述时间数字转换电路通过确定所述第1信号与所述第2信号的所述时间差与作为所述时钟间时间差的Δt～i×Δt中的哪一个对应来求出所述数字值，其中，Δt为分辨率，i为2以上的整数。

这样，能够在相位同步时刻之后有效利用例如每次增加Δt的时钟间时间差，将第1、第2信号的时间差转换为数字值。

此外，在本发明的一个方式中，也可以是，该振动器件包含第3振子，所述集成电路装置包含：第3振荡电路，其使所述第3振子振荡，生成基准时钟信号；第1PLL电路，其进行所述第1时钟信号与所述基准时钟信号的相位同步；以及第2PLL电路，其进行所述第2时钟信号与所述基准时钟信号的相位同步。

通过这样使用第1、第2PLL电路进行相位同步，与利用一个PLL电路进行第1、第2时钟信号的相位同步的情况相比，能够提高相位同步的频度，从而能够实现使用了第1、第2时钟信号的时间数字转换处理的高性能化。

此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第1信号线，其将所述第1时钟信号供给到所述时间数字转换电路；以及第2信号线，其将所述第2时钟信号供给到所述时间数字转换电路，在所述第1信号线与所述第2信号线之间布置有屏蔽线。

由此，能够利用屏蔽线减少第1、第2时钟信号中的一个时钟信号的时钟噪声等给与另一个时钟信号的不良影响，能够实现使用了第1、第2时钟信号的时间数字转换的高性能化。

此外，在本发明的一个方式中，也可以是，所述集成电路装置包含第1屏蔽线和第2屏蔽线，所述第1信号线布置在所述第1屏蔽线与所述屏蔽线之间，所述第2信号线布置在所述第2屏蔽线与所述屏蔽线之间。

由此，能够利用第1屏蔽线减少时钟噪声以外的噪声对第1时钟信号的不良影响，能够利用第2屏蔽线减少时钟噪声以外的噪声对第2时钟信号的不良影响，因此，可实现时间数字转换的高性能化。

此外，在本发明的一个方式中，也可以是，所述处理电路包含频率校正部，该频率校正部根据所述第1时钟信号与所述第2时钟信号的频率差信息或者频率比较信息，进行频率校正处理。

由此，能够实现利用了第1、第2时钟信号的频率差信息或者频率比较信息的高精度的频率校正处理。

此外，在本发明的一个方式中，也可以是，所述频率校正部根据所述频率差信息或者所述频率比较信息，进行振荡频率的温度特性的补偿处理。

由此，能够利用第1、第2时钟信号的频率差信息或者频率比较信息，来抑制基于温度变动的振荡频率变动。

此外，本发明的另一方式涉及电子设备，所述电子设备包含上述振动器件。

本发明的另一方式涉及移动体，所述移动体包含上述振动器件。

附图说明

图1是示出本实施方式的振动器件的结构例的俯视图。

图2是示出本实施方式的振动器件的结构例的立体图。

图3是本实施方式的集成电路装置、振动器件的结构例。

图4是利用支承部将多个振子支承在集成电路装置上的结构的说明图。

图5是说明凸块连接的详细例的剖视图。

图6是集成电路装置的布局配置例。

图7是振荡信号的振荡频率的控制的说明图。

图8是振荡信号的相位的控制的说明图。

图9是示出使用了信号STA、STP的物理量测量的例子的图。

图10是说明时间数字转换的例子的信号波形图。

图11是说明时间数字转换的具体方式的信号波形图。

图12是集成电路装置、振动器件的详细结构例。

图13是说明详细结构例的时间数字转换的信号波形图。

图14是振荡电路的第1结构例。

图15是振荡电路的第2结构例。

图16是屏蔽线的布线方法的说明图。

图17是本实施方式的第1变形例。

图18是本实施方式的第2变形例。

图19是电子设备的结构例。

图20是移动体的结构例。

标号说明

XTAL、XTAL1～XTAL3：振子；PD、PU、P1～P6：端子；PS、PS1～PS3：基板；EU、EU1～EU3：上部电极；ED、ED1～ED3：下部电极；XU1～XU3、XD1～XD3：激励电极；TU、TU1～TU3、TD、TD1～TD3：端子电极；SM1、SM2：支承部；SD1～SD4、SDA～SDC：边；WR、WR1～WR3：键合线；BMP：凸块；MPL：镀层；PAS：钝化膜；CK1、CK2、CKR：时钟信号；f1、f2、fr：时钟频率；Δt：分辨率；STA、STP：信号；DQ：数字值；TDF：时间差；TR：时钟间时间差；TMA、TMB：相位同步时刻；TP、TP1～TP4：更新期间；DCK1～DCK4：分频时钟信号；10：集成电路装置；12：处理电路；14：控制部；16：频率校正部；20：时间数字转换电路；50：振动器件；52：封装；53：基座；54：框部；60、63、66：阶梯部；61、64、67：电极；62、65、68：键合线；100、101、102、103：振荡电路；120、130：PLL电路；122、124、132、134：分频电路；126、136：相位检测器；128、138：电荷泵电路、160：频率控制数据生成部；162：处理电路；164：温度补偿部；166：振荡信号生成电路；168：PLL电路；206：汽车(移动体)；207：车体；208：控制装置；209：车轮；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部。

具体实施方式

以下，针对本发明的优选实施方式详细地进行说明。另外，以下说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当限定，在本实施方式中说明的所有结构并非都必须是本发明的解决手段。

1.振动器件

图1、图2示出本实施方式的振动器件50的结构例。图1是从上侧观察到的振动器件50的俯视图，图2是从斜上侧观察到的立体图。振动器件50包含振子XTAL1、XTAL2(第1、第2振子)和集成电路装置10。此外，还能够包含振子XTAL3(第3振子)。另外，图1、图2是在振动器件50中设置3个振子的结构例，但本实施方式不限定于此，振子的个数可以是2个，也可以是4个以上。

在本实施方式中，设从集成电路装置10朝向振子XTAL1～XTAL3的方向为上方向、其相反方向为下方向。例如振动器件50的封装52的盖部侧为上方向侧，底部侧为下方向侧。在图1、图2中，方向DR3(第3方向)为下方向，且是与振动器件50具有的集成电路装置10(半导体芯片)的基板(半导体基板)正交(交叉)的方向。方向DR1、DR2(第1、第2方向)是与方向DR3正交的方向，方向DR1和DR2相互正交。方向DR1是沿着振动器件50的封装52的第1边的方向，方向DR2是沿着与封装52的第1边正交的第2边的方向。

振动器件50具有封装52，封装52具有箱状的基座部53和框部54(围绕部)。未图示的盖部与框部54的上表面接合。在封装52的基座部53上设置有凹部，利用盖部将振子XTAL1～XTAL3和集成电路装置10气密地密封，收纳在由凹部形成的收纳空间S内。

在封装52的框部54的内侧周缘部设置有阶梯部60、63、66。基座部53的凹部为内底面和阶梯部60、63、66的二级构造(夹层构造)，在内底面上安装集成电路装置10。在阶梯部60、63、66上分别形成有电极61、64、67等多个电极。电极61、64、67经由键合线62、65、68与集成电路装置10的对应端子(焊盘)电连接。电极61、64、67经由封装52的内部布线等与设置在封装52的外底面(外侧底面)上的外部连接端子电连接。由此，集成电路装置10的端子与对应的外部连接端子电连接。

振子XTAL1、XTAL2、XTAL3例如通过石英振动片等振动片(压电振动片)实现。例如通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等实现。但是，本实施方式的振子XTAL1、XTAL2、XTAL3不限于此，例如能够通过厚度剪切振动型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片实现。

振子XTAL1具有基板PS1(压电基板)、上部电极EU1(广义而言为另一侧电极)和下部电极ED1(广义而言为一侧电极。未图示)。基板PS1是由石英等压电材料形成的平板状的基板。上部电极EU1(表面电极)形成于基板PS1的上表面(第1主面)，下部电极ED1(背面电极)形成于基板PS1的下表面(第2主面)。上部电极EU1具有矩形(大致矩形)的激励电极XU1、矩形(大致矩形)的端子电极TU1、以及将激励电极XU1和端子电极TU1连接起来的连接电极。下部电极ED1也具有未图示的激励电极XD1、端子电极TD1和连接电极。上部电极EU1的激励电极XU1设置成隔着基板PS1与下部电极ED1的激励电极XD1相对。上部电极EU1的端子电极TU1设置成隔着基板PS1与下部电极ED1的端子电极TD1相对。而且，通过对激励电极XU1、XD1之间施加电压，可实现基于厚度剪切的振动。在该情况下，能够采用激励电极XU1、XD1处的基板PS1的厚度(方向DR3上的厚度)变薄的构造。这样，本实施方式的振子XTAL1成为不仅激励电极XU1、XD1而且端子电极TU1、TD1和连接电极也紧贴(层叠、蒸镀)到基板PS1上而形成的构造。

振子XTAL2具有基板PS2、上部电极EU2(另一侧电极)和下部电极ED2(一侧电极)。上部电极EU2具有激励电极XU2、端子电极TU2和连接电极。下部电极ED2具有激励电极XD2、端子电极TD2和连接电极。振子XTAL3具有基板PS3、上部电极EU3(另一侧电极)和下部电极ED3(一侧电极)。上部电极EU3具有激励电极XU3、端子电极TU3和连接电极。下部电极ED3具有激励电极XD3、端子电极TD3和连接电极。这些振子XTAL2、XTAL3的电极等的构造与振子XTAL1相同，因此，省略详细的说明。另外，作为一侧电极的下部电极ED1、ED2、ED3例如是第3方向侧(集成电路装置侧)的电极，作为另一侧电极的上部电极EU1、EU2、EU3例如是与第3方向(DR3)相反方向的第4方向侧的电极。

图3示出本实施方式的集成电路装置10和包含集成电路装置10的振动器件50的结构例。另外，集成电路装置10、振动器件50不限于图3的结构，可以实施省略其中一部分的结构要素(例如振子XTAL3、振荡电路103、处理电路12)、或追加其他结构要素等各种变形。振动器件50包含集成电路装置10和振子XTAL1、XTAL2、XTAL3。集成电路装置10包含使振子XTAL1、XTAL2振荡的振荡电路101、102(第1振荡电路、第2振荡电路)、与振荡电路101连接的端子P1、P2(第1端子、第2端子)、以及与振荡电路102连接的端子P3、P4(第3端子、第4端子)。此外，集成电路装置10能够包含使振子XTAL3振荡的振荡电路103(第3振荡电路)、以及与振荡电路103连接的端子P5、P6(第5、第6端子)。此外，集成电路装置10能够包含处理电路12。另外，还能够实施不设置振子XTAL3的变形，在该情况下，能够省略振荡电路103、端子P5、P6的结构。

端子P1～P6是集成电路装置10的外部端子，例如是被称作焊盘的端子。作为振荡电路101、102、103的电路结构，能够采用后述的图14、图15所示的结构等。在该情况下，端子P1、P3、P5分别与振荡电路101、102、103的输出侧(漏极侧、集电极侧)以及输入侧(栅极侧、基极侧)的一方连接，端子P2、P4、P6与输出侧以及输入侧的另一方连接。

振荡电路101、102分别通过使用了振子XTAL1、XTAL2的振荡动作，生成时钟频率f1、f2(第1、第2时钟频率)的时钟信号CK1、CK2(第1、第2时钟信号)。振荡电路103通过使用了振子XTAL3的振荡动作，生成时钟频率fr(第3时钟频率、基准时钟频率)的时钟信号CKR(第3时钟信号、基准时钟信号)。时钟频率f1、f2、fr例如成为相互不同的频率。振子XTAL1～XTAL3不具有检测电极，振荡电路101～103是不进行基于来自检测电极的检测信号的反馈控制而使振子XTAL1～XTAL3振荡的电路。处理电路12根据使用振子XTAL1、XTAL2而生成的时钟信号CK1、CK2进行处理。

而且，在本实施方式的振动器件50中，使振子XTAL1、XTAL2振荡的振荡电路101、102、以及处理电路12设置于集成电路装置10。而且，处理电路12使用通过使振子XTAL1振荡而生成的时钟信号CK1和通过使振子XTAL2振荡而生成的时钟信号CK2的频率差信息或者频率比较信息，进行处理。例如使用时钟信号CK1、CK2的频率差或频率比较的信息，如后述那样进行振荡信号的振荡频率或者相位的控制处理、时间数字转换处理、或者频率校正处理等各种处理。由此，能够使用高精度的时钟信号CK1、CK2的频率差或频率比较的信息来进行处理，因此，可实现处理电路12的处理的高性能化等，该时钟信号CK1、CK2是使用振子XTAL1、XTAL2而生成的。而且，在本实施方式中，如图4所示，振子XTAL1被支承部SM1(第1支承部)支承在集成电路装置10上，振子XTAL2被支承部SM2(第2支承部)支承在集成电路装置10上。因此，可实现如下的小型振动器件50：能够实现处理电路12的处理的高性能化等，并将振子XTAL1、XTAL2和集成电路装置10紧凑地收纳在封装52内。即，在本实施方式中，如图4所示，能够利用支承部SM1、SM2将振子XTAL1、XTAL2支承并搭载于集成电路装置10的紧上方。例如，集成电路装置10和振子XTAL1、XTAL2能够安装成在图4的俯视时平行地配置、且彼此的主面相对。此外，通过降低支承部SM1、SM2的高度，还能够缩短集成电路装置10的主面与振子XTAL1、XTAL2的主面之间的距离。因此，能够有效利用集成电路装置10的上方的空间，并利用支承部SM1、SM2支承并安装振子XTAL1、XTAL2，从而能够实现小型振动器件50。另外，能够利用支承部也将振子XTAL3支承并安装在集成电路装置10上。

此外，如图3所示，集成电路装置10包含与振荡电路101连接的端子P1、P2、以及与振荡电路102连接的端子P3、P4。在该情况下，如图4所示，支承部SM1优选是对集成电路装置10的端子P1和振子XTAL1的下部电极ED1的端子电极TD1进行电连接的支承部。此外，支承部SM2优选是对集成电路装置10的端子P3和振子XTAL2的下部电极ED2的端子电极TD2进行电连接的支承部。由此，能够有效利用用于将振子XTAL1支承于集成电路装置10的支承部SM1，使端子P1与振子XTAL1的下部电极ED1的端子电极TD1电连接，该端子P1与集成电路装置10的振荡电路101连接。此外，能够有效利用用于将振子XTAL2支承于集成电路装置10的支承部SM2，使端子P3与振子XTAL2的下部电极ED2的端子电极TD2电连接，该端子P3与集成电路装置10的振荡电路102连接。

作为一例，在本实施方式的振动器件50中，如后述的图5所说明，集成电路装置10的端子P1和振子XTAL1的下部电极ED1(TD1)进行凸块连接，集成电路装置10的端子P3和振子XTAL2的下部电极ED2(TD2)进行凸块连接。使用例如金属凸块等导电性的凸块(图5的BMP)，将端子P1与振子XTAL1的下部电极ED1电连接，该端子P1与振荡电路101连接。此外，使用凸块，将端子P3与振子XTAL2的下部电极ED2电连接，该端子P3与振荡电路102连接。即，图4的支承部SM1、SM2通过将端子P1、P3与下部电极ED1、ED2电连接的凸块实现。这里，凸块是形成在端子上的突起状的连接电极。凸块连接例如是使端子彼此面对并经由作为金属突起(导电性突起)的凸块进行连接的方法。与线键合连接相比，凸块连接具有能够缩短连接长度等优点。

另外，凸块可以是通过用金属对由树脂形成的凸块的芯进行镀覆而构成的树脂芯凸块等。此外，图4的支承部SM1、SM2也可以通过凸块以外的支承部实现。例如可以使用设置在集成电路装置10的与端子P1、P2的位置不同的位置的支承部SM1、SM2，将振子XTAL1、XTAL2支承于集成电路装置10的上方。或者，也可以在集成电路装置10的端子P1、P2的位置形成形状和材质中的至少一方与通常的凸块不同的导电性的部件，将该导电性的部件作为支承部SM1、SM2，将振子XTAL1、XTAL2支承于集成电路装置10的上方。这样，关于支承部SM1、SM2的配置和结构，能够实施各种变形。

另外，在本实施方式中，如图1所示，在与集成电路装置10的基板正交(交叉)的方向(方向DR3)上的俯视(从上侧观察的俯视)时，振子XTAL1和振荡电路101在至少一部分区域中重叠，振子XTAL2和振荡电路102在至少一部分区域中重叠。例如，在图1中，振子XTAL1和振荡电路101在整个区域中重叠，振子XTAL2和振荡电路102在整个区域中重叠。此外，在该俯视时，振子XTAL3和振荡电路103在一部分区域中重叠。另外，除如后述的图14、图15的缓冲电路、电阻、电容器等电路元件以外，该情况下的振荡电路101、102、103还能够包含供给振荡电路用的电源的电源电路(稳压器)等。

图5是示出凸块连接的详细例的剖视图。如图5所示，集成电路装置10的端子PD(P1、P3、P5)和振子XTAL(XTAL1、XTAL2、XTAL3)的下部电极ED(ED1、ED2、ED3)经由凸块BMP进行电连接。具体而言，在集成电路装置10的钝化膜PAS上形成有用于使端子PD露出的开口(焊盘开口)。而且，针对端子PD，形成有Ni/Pd/Au等多层镀层MPL，在其上形成有凸块BMP(Au凸块)。这样，通过在端子PD与凸块BMP之间形成镀层MPL，能够提高连接强度。而且，形成在端子PD上的凸块BMP与振子XTAL的下部电极ED的端子电极TD(TD1、TD2、TD3)连接。此外，键合线WR(WR1、WR2、WR3)的一端与端子电极TD的上方的上部电极EU(EU1、EU2、EU3)的端子电极TU(TU1、TU2、TU3)连接，键合线WR的另一端与集成电路装置10的端子PU(P2、P4、P6)连接。例如，如图1、图2所示，键合线WR1、WR2分别与集成电路装置10的振荡电路101、102的端子P2、P4连接。键合线WR3与振荡电路103的端子P6连接。由此，能够将图3的振荡电路101的端子P1、P2分别与振子XTAL1的上部电极EU1(TU1)、下部电极ED1(TD1)连接，将振荡电路102的端子P3、P4分别与振子XTAL2的上部电极EU2(TU2)、下部电极ED2(TD2)连接。此外，能够将振荡电路103的端子P5、P6分别与振子XTAL3的上部电极EU3(TU3)、下部电极ED3(TD3)连接。

另外，在本实施方式中，如图5所示，适当地将XTAL1～XTAL3记作XTAL、将EU1～EU3记作EU、将ED1～ED3记作ED、将TU1～TU3记作TU、将TD1～TD3记作TD、将WR1～WR3记作WR、将P1、P3、P5记作PD、将P2、P4、P6记作PU、将振荡电路101～103记作振荡电路100进行说明。

图6是示出集成电路装置10的布局配置例的图。在图6中，设从集成电路装置10的边SD1(第1边)朝向相对的边SD2(第2边)的方向为DR1、从与边SD1、SD2交叉(正交)的边SD3(第3边)朝向相对的边SD4(第4边)的方向为DR2。处理电路12包含作为图3的控制部14(同步化电路)的PLL电路120、130、以及时间数字转换电路20。由此，能够实现后述的图12的电路结构。时间数字转换电路20设置于边SD1的方向DR1侧，在时间数字转换电路20的方向DR1侧设置有PLL电路120、130。在边SD3与PLL电路120、130之间设置有振荡电路101，在边SD4与PLL电路120、130之间设置有振荡电路102。振荡电路103设置于PLL电路120、130的方向DR1侧。端子P1、P2设置于与振荡电路101对应的位置(附近)，端子P3、P4设置于与振荡电路102对应的位置，端子P5、P6设置于与振荡电路103对应的位置。进行凸块连接的端子P1、P3、P5的面积大于进行线键合连接的端子P2、P4、P6，为2倍左右的面积。这样，通过增大端子P1、P3、P5的面积，可实现凸块连接的连接强度的提高和寄生电阻的减少。此外，能够将凸块连接部分作为支承部，实现振子的适当的单点支承等。

根据以上的本实施方式的振动器件50，能够利用支承部(SM1、SM2等)支承振子XTAL1、XTAL2等而安装在集成电路装置10上。具体而言，通过对振子XTAL1～XTAL3的下部电极ED1～ED3与集成电路装置10的端子P1、P3、P5进行凸块连接等，能够实现这种支承部的支承。由此，如图1、图2所示，能够将多个振子XTAL1～XTAL3安装在集成电路装置10的紧上方，从而能够实现可将多个振子XTAL1～XTAL3和集成电路装置10紧凑地收纳在封装52内的小型的振动器件50。这里，安装在紧上方例如表示在集成电路装置10与振子XTAL1～XTAL3之间不隔着部件和元件而将振子XTAL1～XTAL3安装在集成电路装置10上。例如，配置成在俯视(方向DR1)时，集成电路装置10和振子XTAL1～XTAL3平行(大致平行)，集成电路装置10的主面和振子XTAL1～XTAL3的主面相对。集成电路装置10与振子XTAL1～XTAL3的主面之间的距离较短，成为与凸块BMP的高度对应的距离。

例如，以往，由于封装的安装部分的面积和布线的原因而难以实现搭载有多个振子的小型振动器件。与此相对，在本实施方式中，能够将凸块连接的部分作为支承部，将多个振子XTAL1～XTAL3配置在集成电路装置10的紧上方。例如，如图1所示，能够安装成在俯视时多个振子XTAL1～XTAL3与集成电路装置10重叠。因此，能够有效利用封装52的有限收纳空间S来搭载集成电路装置10和振子XTAL～XTAL3，从而能够实现将振子XTAL～XTAL3紧凑地收纳在1个封装52内的振动器件50。

此外，在本实施方式中，如图1所示，集成电路装置10的各个振荡电路101～103和各个振子XTAL1～XTAL3分别配置成在俯视时重叠。由此，能够用较短的连接路径将振荡电路101～103和振子XTAL1～XTAL3连接起来，因此，能够减少该连接路径中的多余的寄生电阻和寄生电容。因此，能够防止以这些寄生电阻和寄生电容为原因的性能的劣化，能够实现高精度的振荡器等。

此外，在本实施方式中，利用键合线将集成电路装置10的端子P2与振子XTAL1的上部电极EU1之间、集成电路装置10的端子P4与振子XTAL2的上部电极EU2之间中的至少一方连接起来。例如，在图1、图2中，利用键合线WR1将集成电路装置10的端子P2与振子XTAL1的上部电极EU1之间连接起来，利用键合线WR2将集成电路装置10的端子P4与振子XTAL2的上部电极EU2之间连接起来。此外，利用键合线WR3将集成电路装置10的端子P6与振子XTAL3的上部电极EU3之间连接起来。

这样，在本实施方式中，对集成电路装置10的端子PD(P1、P3、P5)和振子XTAL(XTAL1～XTAL3)的下部电极ED(ED1～ED3)进行凸块连接，对端子PU(P2、P4、P6)和上部电极EU(EU1～EU3)进行线键合连接。由此，能够将振荡电路100(101～103)连接在集成电路装置10的端子PD、PU间，对振子XTAL的下部电极ED与上部电极EU之间施加电压，实现振子XTAL的厚度剪切振动等。而且，振荡电路100和振子XTAL配置成在俯视时重叠，因此，还能够缩短键合线WR(WR1～WR3)的长度，能够减少无用的寄生电阻和寄生电容。

此外，在本实施方式中，如图1、图2所示，利用键合线WR1将集成电路装置10的端子P2和振子XTAL1的上部电极EU1的端子电极TU1连接起来。而且，振子XTAL1的上部电极EU1的端子电极TU1及下部电极ED1的端子电极TD1与集成电路装置10的端子P1在俯视时重叠(至少在一部分区域中重叠)。即，如图5所示，在凸块连接的位置(BMP的位置)的紧上方进行线键合连接。由此，能够在凸块连接的位置对振子XTAL1进行单点支承，安装在集成电路装置10的紧上方。例如，能够将凸块连接的位置作为固定端，使振子XTAL1振动。例如，当对振子XTAL1进行双点支承时，会施加由于振子XTAL1与集成电路装置10的热膨胀率的差异等而引起的热应力，可能对振子XTAL1和集成电路装置10的特性产生不良影响。关于此点，如图5所示，如果在凸块连接的位置对振子XTAL1进行单点支承并安装，则能够抑制这种热应力的产生，能够减少以热应力为原因的特性恶化等。

此外，在本实施方式中，利用键合线WR2将集成电路装置10的端子P4和振子XTAL2的端子电极TU2连接起来，端子电极TU2、TD2与集成电路装置10的端子P3在俯视时重叠。同样，利用键合线WR3将集成电路装置10的端子P6和振子XTAL3的端子电极TU3连接起来，端子电极TU3、TD3与集成电路装置10的端子P5在俯视时重叠。由此，也能够在凸块连接的位置对振子XTAL2、XTAL3进行单点支承，安装在集成电路装置10的紧上方。因此，与进行双点支承的情况相比，能够减少以热应力为原因的特性恶化等。

另外，以上说明了将集成电路装置10的一个端子PD与振子XTAL的下部电极ED进行凸块连接、另一个端子PU与上部电极EU连接的情况，但本实施方式不限于此。例如也可以将集成电路装置10的端子PD、PU双方与振子XTAL的下部电极ED进行凸块连接。具体而言，对集成电路装置10的端子P2与振子XTAL1的下部电极ED1之间、以及端子P4与振子XTAL2的下部电极ED2之间中的至少一方进行凸块连接。或者，对端子P6与振子XTAL3的下部电极ED3之间进行凸块连接。由此，能够在集成电路装置10的端子PD、PU的2个凸块连接的位置对振子XTAL进行双点支承并安装。因此，能够省略线键合连接的工序，并且能够防止以键合线的寄生电阻和寄生电容为原因的性能的劣化。

另外，优选在对端子PD、PU双方进行凸块连接的情况下，缩短端子PD、PU之间的距离，减少由于在端子PD、PU的凸块连接位置进行双点支承而引起的热应力的不良影响。例如，将端子PD、PU配置在振荡电路100的附近，尽量缩短端子PD、PU之间的距离。

此外，除振子XTAL1、XTAL2以外，本实施方式的振动器件50还包含振子XTAL3，集成电路装置10包含使振子XTAL3振动的振荡电路103和端子P5、P6。而且，集成电路装置10的端子P5和振子XTAL3的下部电极ED3进行凸块连接。由此，能够在凸块连接的位置对3个振子XTAL1～XTAL3进行支承，安装在集成电路装置10上。在该情况下，如图1所示，振子XTAL1、XTAL2配置成俯视时的长度方向为方向DR1。即，以使长度方向沿着方向DR1的方式将振子XTAL1、XTAL2安装在集成电路装置10上。而且，振子XTAL3配置成俯视时的长度方向为与方向DR1交叉(正交)的方向DR2。例如，在图1中，振子XTAL1、XTAL2配置成纵向为长度方向，另一方面，振子XTAL3配置成横向为长度方向。由此，能够将3个振子XTAL1～XTAL3有效地搭载并配置在矩形的集成电路装置10上。因此，能够实现将3个振子XTAL1～XTAL3有效地收纳在小型的封装52中的振动器件50。此外，通过在振动器件50内设置3个振子XTAL1～XTAL3，能够实现使用了由这3个振子XTAL1～XTAL3生成的3个时钟信号的各种处理。

此外，在本实施方式中，如图1、图2所示，集成电路装置10的端子P2以及与端子P2连接的振子XTAL1的上部电极EU1的端子电极TU1配置成在俯视时夹着振子XTAL1的多个边中的、最接近端子P2的边SDA。此外，端子P4以及与端子P4连接的振子XTAL2的端子电极TU2配置成在俯视时夹着振子XTAL2的多个边中的、最接近端子P4的边SDB。同样，端子P6和振子XTAL3的端子电极TU3配置成在俯视时夹着振子XTAL3的多个边中的、最接近端子P6的边SDC。

这样，如果夹着最近的边SDA、SDB、SDC分别配置端子P2和端子电极TU1、端子P4和端子电极TU2、端子P6和端子电极TU3，则能够缩短键合线WR1、WR2、WR3的长度。因此，能够抑制以键合线WR1、WR2、WR3的寄生电阻和寄生电容为原因的振荡特性等特性的劣化。

另外，也可以是，集成电路装置10(半导体芯片)具有多个金属层，对最上层(最接近振子XTAL1～XTAL3的层)中的、俯视时与振子XTAL1～XTAL3重叠的部分中的至少一部分施加作为电源电压或者接地电压的基准电压。或者，也可以是对用作端子的部分以外的最上层(金属层)施加作为电源电压或者接地电压的基准电压的结构。由此，能够使用最上层作为屏蔽层，能够减少集成电路装置10和振子XTAL1～XTAL3的干扰，因此，能够使集成电路装置10的动作状态和振子XTAL1～XTAL3的振荡状态稳定。

2.集成电路装置

接着，对集成电路装置10的详细内容进行说明。如图3所示，集成电路装置10包含振荡电路101、102；以及处理电路12，其根据时钟信号CK1、CK2进行处理，该时钟信号CK1、CK2是由振荡电路101、102使振子XTAL1、XTAL2振荡而生成的。此外，集成电路装置10包含振荡电路103，处理电路12根据时钟信号CKR(基准时钟信号)进行处理，该时钟信号CKR是由振荡电路103使振子XTAL3振荡而生成的。具体而言，处理电路12使用时钟信号CK1、CK2的频率差信息或者频率比较信息进行处理。

由此，能够实现将多个振子XTAL1～XTAL3紧凑地收纳在封装52内的振动器件50，并实现使用了时钟信号CK1、CK2、CKR的各种处理。此外，根据本实施方式的配置方法，能够减少振荡电路101～103的端子和布线中的寄生电阻和寄生电容，因此，能够实现时钟信号的高精度化，能够实现处理电路12的处理的高性能化等。

处理电路12包含控制部14，该控制部14控制振荡电路101、102中的至少一个振荡电路的振荡信号的振荡频率和相位中的至少一方。例如，在上述专利文献2的现有技术中，第1、第2石英振荡器不受任何控制，而是以自由运行的方式进行动作。与此相对，在图3中，控制部14控制振荡电路101、102中的至少一个振荡电路的动作或设定。例如控制部14控制至少一个振荡电路的振荡动作等电路动作，或者控制振荡频率或相位等电路常数的设定。因此，能够通过控制部14的控制，将时钟信号CK1、CK2的频率关系或相位关系设定为适于时间数字转换等处理的频率关系或相位关系，能够实现处理电路12的处理的高性能化和简化等。

具体而言，在图7中，控制部14进行了使振荡电路101、102中的至少一个振荡电路的振荡信号OS的振荡频率从fos变化为fos’的控制。例如，控制部14进行这样的控制：以使时钟信号CK1、CK2成为给定的频率关系的方式，使振荡频率发生变化。作为一例，控制至少一个振荡电路的振荡频率，使得时钟信号CK1、CK2在相位同步时刻进行相位同步。

此外，在图8中，控制部14进行如下控制：使至少一个振荡电路的振荡信号OS的相位如PH所示那样发生变化。例如，控制部14进行这样的控制：以使时钟信号CK1、CK2成为给定的相位的方式，使相位发生变化。作为一例，控制至少一个振荡电路的相位，使得时钟信号CK1、CK2在相位同步时刻进行相位同步。

如果这样利用控制部14控制振荡信号的振荡频率、相位，则能够将例如时钟信号CK1、CK2的频率关系、相位关系设定为适于处理电路12的时间数字转换等处理的频率关系、相位关系等。因此，能够使用被设定为适当的频率关系、相位关系的时钟信号CK1、CK2来实现处理电路12的处理，因此，能够实现处理的高性能化、简化等。

此外，控制部14以使时钟信号CK1和CK2成为给定的频率关系或给定的相位关系的方式，控制振荡电路101、102中的至少一个振荡电路。例如，以成为适于处理电路12的时间数字转换等处理的频率关系、相位关系的方式控制至少一个振荡电路。例如，以使时钟信号CK1、CK2的频率差、相位差成为规定的频率差、相位差的方式控制至少一个振荡电路。或者，以使时钟信号CK1、CK2在相位同步时刻进行相位同步的方式控制至少一个振荡电路。例如，以使时钟信号CK1、CK2的转变时刻在相位同步时刻一致(大体一致)的方式控制至少一个振荡电路。

时钟信号CK1、CK2的频率关系为时钟频率f1、f2的频率差的关系、频率比的关系、用时钟频率表示的规定的关系式、或者频率的大小关系等。时钟信号CK1、CK2的相位关系是时钟信号CK1、CK2的相位差的关系或相位的前后关系等。例如在存在制造偏差或温度变动等环境变动的情况下，控制部14也以使时钟信号CK1、CK2的频率关系(频率差、大小关系或频率比等)、相位关系(相位差或相位的前后关系等)保持为给定的关系的方式，控制振荡电路101、102中的至少一个振荡电路。由此，能够在时钟信号CK1、CK2的频率关系、相位关系适当的状态下实现时间数字转换等处理，可实现处理的高性能化和简化等。

具体而言，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，控制部14以使N/f1＝M/f2的方式，控制振荡电路101、102中的至少一个振荡电路。由此，处理电路12能够使时钟信号CK1、CK2成为适当的频率关系，实现时间数字转换等处理。

此外，处理电路12包含时间数字转换电路20，该时间数字转换电路20根据时钟信号CK1、CK2，将时间转换为数字值DQ。时间数字转换电路20使用时钟信号CK1、CK2，将信号STA(第1信号。例如开始信号)与信号STP(第2信号。例如停止信号)的转变时刻的时间差转换为数字值DQ。信号STA与STP的转变时刻的时间差是信号STA与STP的边沿间(例如上升沿间或下降沿间)的时间差。另外，在本实施方式中，主要说明将信号STA、STP(第1、第2信号)的转变时刻的时间差转换为数字值的时间数字转换，但不限于此。例如，也可以是用于测量绝对时刻等的时间数字转换。

此外，处理电路12包含频率校正部16，该频率校正部16根据时钟信号CK1与CK2的频率差信息或者频率比较信息，进行频率校正处理。例如，频率校正部16利用使用振子XTAL1、XTAL2而生成的时钟信号CK1、CK2的时钟频率f1、f2的频率差信息或者频率比较信息，进行振荡频率的温度特性的补偿处理，实现高精度的振荡器。例如假设振子XTAL1的振荡频率具有第1温度特性，振子XTAL2的振荡频率具有与第1温度特性不同的第2温度特性。在该情况下，处理电路12利用第1温度特性和第2温度特性，进行振荡频率的温度特性的校正处理。这里，频率差信息可以为表示时钟频率f1、f2的频率差Δf＝|f1-f2|的信息，为频率差Δf本身，也可以为与频率差Δf等效的信息。频率比较信息可以是通过时钟频率f1、f2的比较而获得的，例如为时钟频率f1、f2的比较处理的结果信息，也可以为表示f1、f2的频率比的信息。

例如，由于振子XTAL1、XTAL2的谐振频率的温度依存性的差异，与温度变化对应地在两者的谐振频率中产生差异。因此，如果计测该频率差Δf，则等同于测量出振子的温度，能够实现振荡频率的温度特性的补偿处理。例如，在频率差Δf根据温度变化而发生变化的情况下，在规定的温度范围内计测频率差Δf，按照频率差Δf的每个规定值，将所计测的频率差Δf和校正频率差cf＝ft-f1的关系存储到集成电路装置10的存储部(ROM)中。ft是作为目标的输出频率。此外，频率差Δf被设定为非常小的值。而且，在集成电路装置10进行动作时，求出频率差Δf，从存储部读出与所求出的频率差Δf对应的校正频率差cf，与一方的振子的时钟频率相加，由此，能够获得温度补偿后的输出频率ft。另外，可以不根据这种频率差信息，而根据通过时钟频率f1、f2的比较处理而获得的频率比较信息，进行振荡频率的温度特性的补偿处理。

此外，作为处理电路12使用时钟信号CK1、CK2等进行的处理，能够假设各种处理。如后所述，可以进行利用时钟频率f1、f2的频率差(周期差)作为分辨率的时间数字转换。此外，也可以进行冗余地具有2个振子而导致的处理。例如，也可以在一方的振子中检测到异常的情况下，切换为另一方的振子或者监视2个振子的时钟频率，由此进行故障检测。在该情况下，通过进行时钟频率f1、f2的比较处理，能够实现振子的切换和故障检测的判断处理。或者，可以通过将2个以上的不同频带的振子设置于振动器件50，实现可编程振荡器的高频带化。此外，也可以通过采用2个以上的振子的时钟频率的复用数据并进行平均化，实现高精度的振荡器。

3.时间数字转换

接着，说明时间数字转换的详细例。图9是示出信号STA(开始信号)与信号STP(停止信号)之间的关系的图。时间数字转换电路20将信号STA与STP的转变时刻的时间差TDF转换为数字值DQ。另外，在图9中，TDF为信号STA与STP的上升的转变时刻间(上升沿间)的时间差，但也可以为信号STA与STP的下降的转变时刻间(下降沿间)的时间差。本实施方式的振动器件50不仅能够用于振荡器，还能够用于物理量测量装置。在该情况下，如图9所示，作为物理量测量装置的振动器件50使用信号STA将照射光(例如激光)射出到对象物(例如汽车的周围的物体)。然后，通过来自对象物的反射光的接收，生成信号STP。例如，通过对受光信号进行波形整形，生成信号STP。由此，通过将信号STA与STP的转变时刻的时间差TDF转换为数字值DQ，例如能够以飞行时间(TOF)的方式，测量与对象物之间的距离作为物理量，能够在例如汽车的自动驾驶或机器人的动作控制等中利用。

或者，作为物理量测量装置的振动器件50使用信号STA将发送声波(例如超声波)发送到对象物(例如生物体)。而且，通过接收来自对象物的接收声波，生成信号STP。例如，通过对接收声波进行波形整形，生成信号STP。由此，通过将时间差TDF转换为数字值DQ，能够测量与对象物之间的距离等，能够利用超声波进行生物体信息的测量等。

另外，在图9中，可以利用信号STA发送发送数据，使用基于接收数据的接收的信号STP，由此测量从发送发送数据起到接收接收数据为止的时间。此外，由本实施方式的物理量测量装置测量的物理量不限于时间、距离，还可以考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。

图10是说明本实施方式的时间数字转换方法的信号波形图。在相位同步时刻TMA进行时钟信号CK1、CK2的相位同步，时钟信号CK1、CK2的转变时刻一致。然后，时钟信号CK1、CK2的时钟间时间差TR(相位差)如Δt、2Δt、3Δt……这样，按照每个时钟周期(CCT)每次增加Δt。而且，在下一个相位同步时刻TMB，例如进行时钟信号CK1、CK2的相位同步，时钟信号CK1、CK2的转变时刻一致。

在本实施方式中，使用多个振子XTAL1、XTAL2，并使用其时钟频率差将时间转换为数字值。即，时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值。例如利用游标卡尺的原理将时间转换为数字值。由此，能够使用频率差|f1-f2|设定时刻间数字转换的分辨率，从而能够实现时间数字转换的精度、分辨率等性能的提高等。具体而言，时间数字转换的分辨率(时间分辨率)能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。而且，时间数字转换电路20以Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。分辨率表示为Δt＝|f1-f2|/(f1×f2)，是与频率差|f1-f2|对应的分辨率。

由此，能够通过时钟频率f1、f2的设定来设定时刻间数字转换的分辨率。例如通过减小频率差|f1-f2|，能够减小分辨率Δt，从而能够实现高分辨率的时间数字转换。此外，通过使时钟频率f1、f2成为较高的频率，能够减小分辨率Δt，从而能够实现高分辨率的时间数字转换。而且，如果使用振子XTAL1、XTAL2生成时钟信号CK1、CK2，则与使用作为半导体元件的延迟元件的情况相比，还能够实现时间数字转换的精度的提高。特别是，在本实施方式中，使用石英振子作为振子XTAL1、XTAL2，因此，能够将因制造偏差或温度变动等环境变动引起的时钟频率f1、f2的变动抑制在最小限度。因此，能够将分辨率Δt＝|f1-f2|/(f1×f2)的变动也抑制在最小限度，从而能够实现时间数字转换的进一步高性能化。

如图10所示，相位同步时刻TMA和TMB之间的期间TAB的长度为与时钟信号CK1的N个时钟数对应的长度。此外，期间TAB的长度为与时钟信号CK2的M个时钟数对应的长度。这里，N、M为2以上的相互不同的整数。在图10中，N＝17、M＝16、N-M＝1。此外，TAB＝N/f1＝M/f2的关系成立。如果设f2＝16MHz、N＝17、M＝16，则f1＝17MHz，N/f1＝M/f2的关系式成立。控制部14控制振荡电路101、102中的至少一个振荡电路，使得N/f1＝M/f2的关系成立。由此，在时钟信号CK1、CK2的转变时刻在相位同步时刻TMA一致后，时钟间时间差TR如Δt、2Δt、3Δt……这样每次增加Δt。然后，在下一个相位同步时刻TMB，时钟信号CK1、CK2的转变时刻一致，时钟间时间差TR成为0。然后，时钟间时间差TR按照每个时钟周期每次增加Δt。

这样，通过生成在相位同步时刻成为0、然后每次增加Δt(分辨率)的时钟间时间差TR，能够实现以分辨率Δt将时间转换为数字值的时间数字转换。而且，在以分辨率Δt进行的时间数字转换的处理中，如图10所示，能够唯一地确定在期间TAB内的各时钟周期(CCT)的时钟间时间差TR，因此，能够实现时间数字转换的处理及电路结构的简化。此外，通过使时钟信号CK1、CK2的转变时刻在相位同步时刻TMA、TMB一致(大体一致)，还能够实现时间数字转换的精度提高等。

例如，在所述专利文献2的现有方法中，考虑如下这样的方法：作为第1、第2石英振荡器的设计上的时钟频率的关系，使N/f1＝M/f2的关系成立。然而，第1、第2石英振荡器的时钟频率会由于制造偏差或温度变动等环境变动的原因而发生变动。因此，即使在设计上使N/f1＝M/f2的关系成立，在实际的产品中，N/f1＝M/f2的关系也不成立。因此，转变时刻发生偏移等，时间数字转换的转换精度降低。

与此相对，在本实施方式中，在存在因制造偏差或环境变动引起的时钟频率变动的情况下，控制部14也以使时钟信号CK1、CK2成为给定的频率关系或相位关系的方式，控制振荡电路101、102中的至少一个振荡电路。由此，调整时钟信号CK1、CK2的频率关系、相位关系，以补偿因制造偏差或环境变动引起的变动。因此，在存在这种变动的情况下，也能够实现适当的时间数字转换。此外，还能够防止因时钟信号CK1、CK2的转变时刻在相位同步时刻TMA、TMB的偏移引起的转换精度降低，从而能够实现时间数字转换的高性能化。

这样，控制部14以使N/f1＝M/f2的关系式成立的方式控制振荡电路。此外，可以用Δt＝|f1-f2|/(f1×f2)的关系式表示时间数字转换的分辨率。因此，下式(1)成立。

Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1) (1)

这样，能够根据时间数字转换所要求的分辨率Δt设定N、M等，生成时钟信号CK1、CK2。例如，作为时间数字转换的分辨率，要求Δt＝2ns(纳秒)的分辨率，时钟信号CK2的时钟频率为f2＝100MHz。在该情况下，在上式(1)中，通过设定为N＝5、M＝4，能够实现分辨率Δt＝|5-4|/(5×f2)＝2ns的时间数字转换。这时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率为f1＝(N/M)×f2＝125MHz。此外，作为时间数字转换的分辨率，要求Δt＝1ps(皮秒)的分辨率，时钟信号CK2的时钟频率为f2＝122.865MHz。在该情况下，在上式(1)中，通过设定为N＝8139、M＝8138，能够实现分辨率Δt＝|8139-8138|/(8139×f2)＝1ps的时间数字转换。这时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率为f1＝(N/M)×f2＝122.880MHz。

此外，在图10中，在相位同步时刻TMA之后，作为第1～第i时钟周期(i为2以上的整数)中的时钟信号CK1、CK2的转变时刻的时间差的时钟间时间差TR为Δt～i×Δt。例如，在相位同步时刻TMA之后，在第1时钟周期(CCT＝1)中，TR＝Δt。同样，在第2～第15时钟周期(CCT＝2～15)中，TR＝2Δt～15Δt。即，第j时钟周期(1≦j≦i)中的时钟间时间差为TR＝j×Δt。

在该情况下，在本实施方式中，通过确定信号STA与STP的转变时刻的时间差TDF与作为时钟信号CK1、CK2的转变时刻的时钟间时间差的TR＝Δt～i×Δt中的哪一个对应来求出与TR对应的数字值DQ。例如，在如图10的B1所示的时钟周期(CCT＝5)中，TR＝5Δt。而且，信号STA、STP的时间差TDF比TR＝5Δt长，TDF>TR＝5Δt。在B2所示的时钟周期(CCT＝14)中，TR＝14Δt。而且，TDF比TR＝14Δt短，TDF<TR＝14Δt。在B3所示的时钟周期(CCT＝10)中，TR＝10Δt。而且，TDF与TR＝10Δt相等(大致相同)，TDF＝TR＝10Δt。因此，确定出信号STA、STP的时间差TDF与TR＝10Δt对应。其结果，可以判断为，对应于时间差TDF的数字值DQ例如是与TR＝10Δt对应的数字值。这样，能够实现在相位同步时刻TMA之后利用每次增加Δt的时钟间时间差TR求出信号STA与STP的时间差TDF的时间数字转换。

图11是本实施方式的时间数字转换的具体方式的一例。例如，设相位同步时刻TMA、TMB之间的期间为更新期间TP。具体而言，时钟信号CK1、CK2的第1、第2相位同步时刻之间的期间是更新期间TP1，第2、第3相位同步时刻之间的期间是更新期间TP2，第3、第4相位同步时刻之间的期间是更新期间TP3。更新期间TP2是TP1的下一个更新期间，TP3是TP2的下一个更新期间。以后的更新期间也同样如此。

在该情况下，时间数字转换电路20在更新期间TP1中、例如第5时钟周期(第m时钟周期。m为1以上的整数)中产生信号STA，取得与所产生的多个信号STA对应地使信号电平变化的信号STP。然后，进行如下比较处理，该比较处理用于比较第5时钟周期中的信号STA与STP的时间差TDF和时钟间时间差TR＝5Δt。这里，得到TDF比TR＝5Δt长的比较处理的结果。

在更新期间TP1的下一个更新期间TP2中，在根据更新期间TP1中的比较处理的结果而设定的第14时钟周期(第n时钟周期。n为1以上的整数。m和n为相互不同的整数)中产生信号STA，取得与产生的信号STA对应地使信号电平变化的信号STP。例如，在更新期间TP1中，得到TDF比TR＝5Δt长的比较处理的结果。因此，在下一个更新期间TP2中，设定使TR变得更长的时钟周期。例如，在更新期间TP1中，在TR＝5Δt的第5时钟周期中产生了信号STA，但是在更新期间TP2中，在TR＝14Δt的第14时钟周期中产生信号STA。然后，进行用于比较第14时钟周期中的TDF和TR＝14Δt的处理。这里，得到TDF比TR＝14Δt短的比较处理的结果。

在更新期间TP2的下一个更新期间TP3中，在根据更新期间TP2中的比较处理的结果而设定的第10时钟周期(CCT＝10)中产生信号STA。例如，在更新期间TP2中，得到TDF比TR＝14Δt短的比较处理的结果，因此，设定使得TR变得更短的时钟周期。例如，在TR＝10Δt的第10时钟周期中产生了信号STA。然后，进行用于比较第10时钟周期中的TDF和TR＝10Δt的处理。这里，得到TDF与TR＝10Δt相同(大致相同)的比较处理的结果。因此，可判断为，对应于时间差TDF的数字值DQ是与TR＝10Δt对应的数字值。

这样，在图11中，上次的更新期间中的比较处理的结果被反馈，从而在本次的更新期间中设定产生信号STA的时钟周期，进行TDF与TR的比较处理。这样，通过反馈上次的更新期间中的比较处理的结果，能够使时间数字转换高速化。此外，在作为测量对象的时间或物理量动态地变化的情况下，也能够实现追随该动态变化的时间数字转换。

另外，本实施方式的时间数字转换能够实施各种变形。例如，也可以采用如下方法(重复方法)：通过在进行时间计测的1次测量期间中多次产生信号STA而进行多次(例如1000次以上)的相位比较，求出与时间差TDF对应的数字值DQ。或者，在图11中，将对产生信号STA的时钟周期进行指定的时钟周期指定值(时钟周期指定信息)存储到集成电路装置10的存储部(寄存器)中。而且，也可以采用如下方法(时钟周期指定值的更新方法)：通过根据各更新期间TP1、TP2、TP3……中的信号STP与时钟信号CK2的相位比较结果来进行依次更新存储部所存储的时钟周期指定值的处理，求出对应于时间差TDF的数字值DQ。或者，也可以采用如下方法(二分检索方法)：通过二分检索，以与时钟频率f1、f2的频率差对应的分辨率求出对应于信号STA与STP的转变时刻的时间差TDF的数字值DQ。具体而言，通过二分检索实现基于信号STP与时钟信号CK2的相位比较结果的时钟周期指定值的更新。或者，也可以在通过二分检索的方法缩小了数字值DQ的检索范围之后，在与该检索范围对应的期间内，通过时钟周期指定值的更新方法，按照每个时钟周期产生信号STA并进行相位比较，求出最终的数字值DQ。或者，也可以是，根据从集成电路装置10的外部输入的信号STA、和使用振子XTAL1、XTAL2而生成的时钟信号CK1、CK2，求出对应于信号STA与STP的转变时刻的时间差TDF的数字值DQ，其中，信号STA不是在集成电路装置10的内部自主产生的。例如也可以一边使基于振荡电路101、102的振子XTAL1、XTAL2的振荡动作以自由运行的方式进行，一边进行时间数字转换。

4.集成电路装置的详细结构例

图12示出集成电路装置10的详细结构例。图12的集成电路装置10包含：PLL电路120(第1PLL电路)，其进行时钟信号CK1与基准时钟信号CKR的相位同步；以及PLL电路130(第2PLL电路)，其进行时钟信号CK2与基准时钟信号CKR的相位同步。此外，包含使振子XTAL3振荡的振荡电路103。具体而言，PLL电路120按照每个第1相位同步时刻(每个第1期间)，使时钟信号CK1与基准时钟信号CKR进行相位同步(使转变时刻一致)。PLL电路130按照每个第2相位同步时刻(每个第2期间)，使时钟信号CK2与基准时钟信号CKR进行相位同步(使转变时刻一致)。

基准时钟信号CKR是利用振荡电路103使振子XTAL3振荡而生成的。基准时钟信号CKR的时钟频率fr是与时钟信号CK1、CK2的时钟频率f1、f2不同的频率，例如是比f1、f2低的频率。通过使用石英振子作为振子XTAL3，能够生成抖动及相位误差较小的高精度的基准时钟信号CKR，其结果，还能够减少时钟信号CK1、CK2的抖动及相位误差，从而能够实现时间数字转换的高精度化等。

这样，在图12的结构例中，利用PLL电路120使时钟信号CK1与基准时钟信号CKR进行相位同步，利用PLL电路130使时钟信号CK2与基准时钟信号CKR进行相位同步。由此，时钟信号CK1、CK2进行相位同步。

具体而言，PLL电路120包含分频电路122、124、以及相位检测器126。分频电路122进行使CK1的时钟频率f1成为1/N1的分频，输出时钟频率成为f1/N1的分频时钟信号DCK1。分频电路124进行使CKR的时钟频率fr成为1/M1的分频，输出时钟频率成为fr/M1的分频时钟信号DCK2。然后，相位检测器126进行DCK1与DCK2之间的相位比较，将增大/减小信号即信号PQ1输出到电荷泵电路128。然后，振荡电路101(VCXO)进行振子XTAL1的振荡动作，生成时钟信号CK1，其中，振子XTAL1的振荡频率根据来自电荷泵电路128的控制电压VC1进行控制。

PLL电路130包含分频电路132、134、以及相位检测器136。分频电路132进行使CK2的时钟频率f2成为1/N2的分频，输出时钟频率成为f2/N2的分频时钟信号DCK3。分频电路134进行使CKR的时钟频率fr成为1/M2的分频，输出时钟频率成为fr/M2的分频时钟信号DCK4。然后，相位检测器136进行DCK3与DCK4的相位比较，将增大/减小信号即信号PQ2输出到电荷泵电路138。然后，振荡电路102(VCXO)进行振子XTAL2的振荡动作，生成时钟信号CK2，其中，振子XTAL2的振荡频率根据来自电荷泵电路138的控制电压VC2进行控制。

图13是说明图12的集成电路装置10的动作的信号波形图。另外，在图13中为了简化说明，示出了设定为N1＝4、M1＝3、N2＝5、M2＝4的例子，但实际上，N1、M1、N2、M2被设定为非常大的数。

如图13所示，对CK1进行N1＝4分频而得到的信号成为DCK1，对CKR进行M1＝3分频而得到的信号成为DCK2，按照每个期间T12进行相位同步。即，由PLL电路120进行CK1与CKR的相位同步，使得T12＝N1/f1＝M1/fr的关系成立。此外，对CK2进行N2＝5分频而得到的信号成为DCK3，对CKR进行M2＝4分频而得到的信号成为DCK4，按照每个期间T34进行相位同步。即，由PLL电路130进行CK2与CKR的相位同步，使得T34＝N2/f2＝M2/fr的关系成立。这样，CK1与CKR按照每个期间T12进行相位同步，CK2与CKR按照每个期间T34进行相位同步，由此，CK1、CK2按照每个期间TAB进行相位同步。这里，TAB＝T12×M2＝T34×M1的关系成立。例如，在M2＝4、M1＝3的情况下，TAB＝T12×4＝T34×3。

图12的分频电路122、124、132、134的分频比N1、M1、N2、M2实际上被设定为非常大的数。例如，在基准时钟信号CKR的时钟频率为fr＝101MHz的情况下，通过将分频比设定为N1＝101、M1＝100，利用PLL电路120生成f1＝102.01MHz的时钟信号CK1。此外，通过将分频比设定为N2＝102、M2＝101，利用PLL电路130生成f2＝102MHz的时钟信号CK2。由此，可以将时间数字转换的分辨率设定为Δt＝|1/f1-1/f2|＝0.96ps(皮秒)，能够实现高分辨率的时间数字转换。

另外，N1和M1为2以上的不同的整数，N2和M2也为2以上的不同的整数。此外，N1、M1中的至少一个与N2、M2中的至少一个为不同的整数。此外，优选的是，N1与N2的最大公约数为1，最小公倍数为N1×N2，M1与M2的最大公约数为1，最小公倍数为M1×M2。此外，在本实施方式中，以使|N1×M2-N2×M1|＝1的关系成立的方式设定N1、M1、N2、M2。以设定为N1＝4、M1＝3、N2＝5、M2＝4的图13为例，|N1×M2-N2×M1|＝|4×4-5×3|＝1。这意味着，16个CK1的长度等于15个CK2的长度。这样，CK1与CK2按照每个期间TAB偏移1个时钟周期(1个时钟期间)，能够实现利用游标卡尺原理的时间数字转换。

在图12、图13中，按照每个短于期间TAB的期间T12进行CK1与CKR的相位同步，按照每个短于期间TAB的期间T34进行CK2与CKR的相位同步。因此，与仅设置1个PLL电路的后述结构例相比，进行相位比较的频度增多，能够实现时钟信号CK1、CK2的抖动(累积抖动)、相位噪声的减少等。特别是，在将N1、M1、N2、M2设定为较大的数以实现高分辨率的Δt的情况下，在仅设置1个PLL电路的结构例中，期间TAB的长度变得非常长，由于误差的累计会导致抖动、相位误差变大。与此相对，在图12、图13中，由于按照每个短于期间TAB的期间T12、T34进行相位比较，因此，能够减小累计误差，能够减少抖动及相位误差。

另外，图12的PLL电路120、130为模拟方式的电路结构，但也可以采用数字方式(ADPLL)的电路结构。在该情况下，各PLL电路(120、130)可以通过具有计数器和TDC的相位检测器、数字运算部等实现。计数器生成如下数字数据，该数字数据相当于基准时钟信号(CKR)的时钟频率(fr)除以时钟信号(CK1、CK2)的时钟频率(f1、f2)而得到的结果的整数部分。TDC生成相当于该除法运算结果的小数部分的数字数据。与上述整数部分和小数部分的加法运算结果对应的数字数据被输出至数字运算部。数字运算部根据设定频率数据(FCW1、FCW2)和来自相位检测器的比较结果的数字数据，检测与设定频率数据之间的相位误差，进行相位误差的平滑化处理，从而生成频率控制数据，输出至振荡电路(101、102)。振荡电路根据频率控制数据来控制振荡频率，生成时钟信号(CK1、CK2)。

5.振荡电路

图14示出振荡电路100的第1结构例。这里，记作振荡电路100来代表振荡电路101、102、103。图14的振荡电路100包含振荡用缓冲电路BAB、可变电容电路CB1、CB2(电容器)、反馈电阻RB。缓冲电路BAB能够由一级或多级(奇数级)的反相器电路构成，在图14中，由三级反相器电路IV1、IV2、IV3构成。该缓冲电路BAB(IV1～IV3)也可以是能够进行振荡的启用/禁用的控制、流过的电流的控制的电路。

在振子XTA的一端(NB1)以及另一端(NB2)分别设有可变电容电路CB1、CB2。此外，在振子XTAL的一端与另一端之间设有反馈电阻RB。根据控制电压VC1、VC2(控制信号)控制可变电容电路CB1、CB2的电容值。可变电容电路CB1、CB2通过可变电容二极管(varactor)等实现。通过这样控制电容值，能够调整振荡电路100的振荡频率。

图15示出振荡电路100的第2结构例。该振荡电路100具有电流源IBX、双极型晶体管TRX、电阻RX、电容器CX2、CX3、可变电容电路CX1(可变电容电容器)。例如，由电流源IBX、双极型晶体管TRX、电阻RX、电容器CX3构成振荡用缓冲电路BAX。电流源IBX对双极型晶体管TRX的集电极提供偏置电流。电阻RX设置于双极晶体管TRX的集电极与基极之间。电容可变的可变电容电路CX1的一端经由集成电路装置10的振子用的第1端子(振子用焊盘)与振子XTAL的一端(NX1)连接。电容器CX2的一端经由集成电路装置10的振子用的第2端子(振子用焊盘)与振子XTAL的另一端(NX2)连接。电容器CX3的一端与振子XTAL的一端连接，另一端与双极晶体管TRX的集电极连接。

由振子XTAL的振荡而产生的基极/发射极间电流流过双极型晶体管TRX。并且，当基极/发射极间电流增加时，TRX的集电极/发射极间电流增加，集电极电压VCX降低。另一方面，当TRX的基极/发射极间电流减少时，集电极/发射极间电流减少，集电极电压VCX上升。该集电极电压VCX经由电容器CX3反馈至振子XTAL的一端。即，利用电容器CX3去除AC成分，反馈DC成分。这样，由双极型晶体管TRX等构成的振荡用缓冲电路BAX作为将节点NX2的信号的反转信号(相位差为180度的信号)输出至节点NX1的反转电路(反转放大电路)进行动作。根据控制电压VC，控制由可变电容二极管等构成的可变电容电路CX1的电容值。由此，能够进行振荡电路100的振荡频率的调整。

另外，振荡电路100不限于图14、图15的结构，能够实施各种变形。例如也可以利用数字值调整可变电容电路(CB1、CB2、CX1)的电容值。在该情况下，可变电容电路由多个电容器(电容器阵列)和多个开关元件(开关阵列)构成，所述多个开关元件(开关阵列)的各开关元件的通断是根据作为数字值的频率控制数据来控制的。

6.屏蔽线

接着，对时钟信号CK1、CK2的信号线中的屏蔽线的布线方法进行说明。例如，如图16所示，集成电路装置10包含：信号线LC1(第1信号线)，其将时钟信号CK1提供给时间数字转换电路20；以及信号线LC2(第2信号线)，其将时钟信号CK2提供给时间数字转换电路20。具体而言，信号线LC1例如为将PLL电路120(振荡电路101)和时间数字转换电路20连接起来的信号线，信号线LC2例如为将PLL电路130(振荡电路102)和时间数字转换电路20连接起来的信号线。信号线LC1从配置于图16的左侧的PLL电路120起在2个拐角处弯曲，朝向时间数字转换电路20的中央部的信号输入节点进行布线。信号线LC2从配置于右侧的PLL电路130起在2个拐角处弯曲，朝向时间数字转换电路20的中央部的信号输入节点进行布线。

而且，在图15中，在信号线LC1与LC2之间布置屏蔽线SL。例如信号线LC1、LC2在第2个拐角处弯曲之后，两者的信号线间的距离变近，但在该距离变近的位置，在信号线LC1与LC2之间布置屏蔽线SL。如果这样对屏蔽线SL进行布线，则能够减少由信号线LC1、LC2传递的时钟信号CK1、CK2间的耦合。因此，例如能够利用屏蔽线SL减少时钟信号CK1的时钟噪声传递到时钟信号CK2而造成的不良影响、时钟信号CK2的时钟噪声传递到时钟信号CK1而造成的不良影响。因此，能够减少在时钟信号CK1、CK2中产生的抖动噪声等噪声，能够实现时间数字转换电路20中的时间数字转换的高性能化等。

此外，如图16所示，集成电路装置10还包含屏蔽线SL1、SL2(第1、第2屏蔽线)。而且，信号线LC1布置在屏蔽线SL1与屏蔽线SL之间，信号线LC2布置在屏蔽线SL2与屏蔽线SL之间。由此，能够在信号线LC1的两侧布置屏蔽线SL1和SL，且在信号线LC2的两侧也布置屏蔽线SL2和SL。在该情况下，能够利用屏蔽线SL减少一方的时钟信号的时钟噪声对另一方的时钟信号造成的不良影响。而且，能够利用屏蔽线SL1减少时钟噪声以外的噪声(外部噪声)对时钟信号CK1造成的不良影响。此外，能够利用屏蔽线SL2减少时钟噪声以外的噪声对时钟信号CK2造成的不良影响。因此，可实现时间数字转换电路20中的时间数字转换的进一步的高性能化等。

7.变形例

接着，说明本实施方式的各种变形例。例如，在本实施方式中，主要说明了设置3个振子XTAL1～XTAL3的情况，但本实施方式不限定于此，振子的个数也可以是2个，还可以是4个以上。例如，在图17的本实施方式的第1变形例子中，设置有2个振子XTAL1、XTAL2和1个PLL电路120。

例如，PLL电路120进行时钟信号CK1与CK2的相位同步。具体而言，在设CK1、CK2的时钟频率为f1、f2的情况下，PLL电路120进行时钟信号CK1、CK2的相位同步，使得N/f1＝M/f2(N、M为2以上的不同的整数)。PLL电路120包含分频电路122、124、以及相位检测器126。分频电路122进行使CK1的时钟频率f1成为1/N的分频，输出时钟频率成为f1/N的分频时钟信号DCK1。分频电路124进行使CK2的时钟频率f2成为1/M的分频，输出时钟频率成为f2/M的分频时钟信号DCK2。例如集成电路装置10包含振荡电路102，该振荡电路102使振子XTAL2振荡，生成时钟信号CK2，输出到分频电路124。然后，相位检测器126进行分频时钟信号DCK1与分频时钟信号DCK2的相位比较。由此，能够按照每个相位同步时刻使时钟信号CK1、CK2进行相位同步。

此外，在本实施方式中，主要说明了振动器件50(集成电路装置10)进行时间数字转换的情况，但本实施方式不限于此。例如，图18的第2变形例是振动器件50为OCXO、TCXO等温度补偿型振荡器的情况下的结构例。该振动器件50的集成电路装置10包含频率控制数据生成部160、具有温度补偿部164的处理电路162、具有振荡电路101的振荡信号生成电路166、以及具有振荡电路102的PLL电路168。

频率控制数据生成部160对振荡信号OSCK与基准信号RFCK进行比较，生成频率控制数据DFCI。例如，在设振荡信号OSCK的频率为FOS、基准信号RFCK的频率为FRF、与设定频率对应的分频数(分频比)为FCW的情况下，以使FOS＝FCW×FRF的关系成立的方式生成频率控制数据DFCI。处理电路162对来自频率控制数据生成部160的频率控制数据DFCI(频率控制码)进行例如温度补偿处理、老化校正处理等信号处理。然后，输出信号处理后的频率控制数据DFCQ。振荡信号生成电路166输入来自处理电路162的频率控制数据DFCQ，使振子XTAL1以根据频率控制数据DFCQ设定的振荡频率进行振荡，生成振荡信号OSCK。利用使振子XTAL1振荡的振荡电路101生成该振荡信号OSCK。这里，振子XTAL1例如是设置于恒温槽型振荡器(OCXO)的恒温槽内的振子，但是不限于此，可以是不具有恒温槽的类型的TCXO用振子。

PLL电路168(时钟信号生成电路)输入振荡信号OSCK，生成与振荡信号OSCK进行了相位同步的时钟信号CK1～CKEN。例如，PLL电路168具有相位检测器(相位比较器)、使振子XTAL2作为VCXO进行振荡的振荡电路102，生成对振荡信号OSCK的振荡频率进行倍增而得到的频率的时钟信号CK1～CKEN。这些时钟信号CK1～CKEN作为供设置有作为振动器件50的振荡器(OCXO)的设备(基站等)使用的各种时钟信号而输出。

在图17、图18的变形例中，也在振动器件50中设置有多个振子XTAL1、XTAL2，这些振子XTAL1、XTAL2被凸块连接部分等支承部支承，安装在集成电路装置10上。由此，能够得到实现高精度的时间数字转换或生成高精度的时钟信号的振荡器。

8.电子设备、移动体

图19示出包含本实施方式的振动器件50(集成电路装置10)的电子设备500的结构例。该电子设备500包含：振动器件50，其具有集成电路装置10和振子XTAL1～XTAL3；以及处理部520。还可以包含通信部510、操作部530、显示部540、存储部550、天线ANT。

作为电子设备500，例如能够假设对距离、时间、流速或流量等物理量进行计测的计测设备、测量生物体信息的生物体信息测量设备(超声波测量装置、脉搏计、血压测量装置等)、车载设备(自动驾驶用的设备等)、基站或路由器等互联网关联设备。还可以假设头部佩戴式显示装置、钟表关联设备等可佩戴设备、机器人、打印装置、投影装置、便携信息终端(智能手机等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。

通信部510(无线电路)进行经由天线ANT而从外部接收数据、或向外部发送数据的处理。处理部520(处理电路)进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。处理部520的功能例如可通过微型计算机等处理器实现。操作部530用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等实现。显示部540用于显示各种信息，可通过液晶、有机EL等显示器实现。存储部550用于存储数据，其功能可通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等实现。

图20示出包含本实施方式的振动器件50(集成电路装置10)的移动体的例子。本实施方式的振动器件50(振荡器、物理量测量装置)能够组装至例如车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图20概要地示出作为移动体的具体例的汽车206。汽车206中组装了本实施方式的振动器件50。控制装置208根据由该振动器件50生成的时钟信号、所测量出的物理量信息进行各种控制处理。例如，在测量了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测量出的距离信息进行用于自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装有本实施方式的振动器件50的设备不限于这样的控制装置208，能够组装到设于汽车206或机器人等移动体中的各种设备。

另外，如上所述，对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这种变形例全部包含在本发明的范围内。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语一起记载的用语，能够在说明书或附图的任意位置置换为该不同的用语。此外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，振动器件、电子设备、移动体的结构/动作、振动器件中的集成电路装置及振子的配置结构和连接结构、集成电路装置的电路结构、处理电路的处理等也不限于本实施方式中说明的内容，能够实施各种变形。

Claims (15)

1.一种振动器件，其特征在于，其包含：

第1振子；

第2振子；以及

集成电路装置，

所述集成电路装置包含：

第1振荡电路，其使所述第1振子振荡；

第2振荡电路，其使所述第2振子振荡；以及

处理电路，其使用通过使所述第1振子振荡而生成的第1时钟信号与通过使所述第2振子振荡而生成的第2时钟信号的频率差信息或者频率比较信息，进行处理，

所述第1振子被第1支承部支承于所述集成电路装置，

所述第2振子被第2支承部支承于所述集成电路装置。

2.根据权利要求1所述的振动器件，其特征在于，

所述集成电路装置包含：

第1端子，其与所述第1振荡电路连接；以及

第2端子，其与所述第1振荡电路连接，

所述第1支承部是将所述集成电路装置的所述第1端子与所述第1振子的一侧电极的端子电极电连接的支承部。

3.根据权利要求2所述的振动器件，其特征在于，

所述集成电路装置包含：

第3端子，其与所述第2振荡电路连接；以及

第4端子，其与所述第2振荡电路连接，

所述第2支承部是将所述集成电路装置的所述第3端子与所述第2振子的一侧电极的端子电极电连接的支承部。

4.根据权利要求1～3中的任意一项所述的振动器件，其特征在于，

所述处理电路包含控制部，该控制部控制所述第1振荡电路和所述第2振荡电路中的至少一个振荡电路的振荡信号的振荡频率和相位中的至少一方。

5.根据权利要求1～3中的任意一项所述的振动器件，其特征在于，

所述处理电路包含时间数字转换电路，该时间数字转换电路根据所述第1时钟信号和所述第2时钟信号，将时间转换为数字值。

6.根据权利要求5所述的振动器件，其特征在于，

在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述时间数字转换电路以Δt＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。

7.根据权利要求5或6所述的振动器件，其特征在于，

所述时间数字转换电路将第1信号与第2信号的转变时刻的时间差转换为数字值。

8.根据权利要求7所述的振动器件，其特征在于，

在所述第1时钟信号与所述第2时钟信号的相位同步时刻之后，第1时钟周期至第i时钟周期中的所述第1时钟信号与所述第2时钟信号的转变时刻的时间差即时钟间时间差为Δt～i×Δt的情况下，所述时间数字转换电路通过确定所述第1信号与所述第2信号的所述时间差与作为所述时钟间时间差的Δt～i×Δt中的哪一个对应来求出所述数字值，

其中，Δt为分辨率，i为2以上的整数。

9.根据权利要求5～8中的任意一项所述的振动器件，其特征在于，

该振动器件包含第3振子，

所述集成电路装置包含：

第3振荡电路，其使所述第3振子振荡，生成基准时钟信号；

第1PLL电路，其进行所述第1时钟信号与所述基准时钟信号的相位同步；以及

第2PLL电路，其进行所述第2时钟信号与所述基准时钟信号的相位同步。

10.根据权利要求5～9中的任意一项所述的振动器件，其特征在于，

所述集成电路装置包含：

第1信号线，其将所述第1时钟信号供给到所述时间数字转换电路；以及

第2信号线，其将所述第2时钟信号供给到所述时间数字转换电路，

在所述第1信号线与所述第2信号线之间布置有屏蔽线。

11.根据权利要求10所述的振动器件，其特征在于，

所述集成电路装置包含第1屏蔽线和第2屏蔽线，

所述第1信号线布置在所述第1屏蔽线与所述屏蔽线之间，

所述第2信号线布置在所述第2屏蔽线与所述屏蔽线之间。

12.根据权利要求1～3中的任意一项所述的振动器件，其特征在于，

所述处理电路包含频率校正部，该频率校正部根据所述第1时钟信号与所述第2时钟信号的频率差信息或者频率比较信息，进行频率校正处理。

13.根据权利要求12所述的振动器件，其特征在于，

所述频率校正部根据所述频率差信息或者所述频率比较信息，进行振荡频率的温度特性的补偿处理。

14.一种电子设备，其特征在于，该电子设备包含权利要求1～13中的任意一项所述的振动器件。

15.一种移动体，其特征在于，该移动体包含权利要求1～13中的任意一项所述的振动器件。