CN109216440A - 具有双向电平传输的凹槽型漏极结构的mosfet器件 - Google Patents
具有双向电平传输的凹槽型漏极结构的mosfet器件 Download PDFInfo
- Publication number
- CN109216440A CN109216440A CN201811081510.0A CN201811081510A CN109216440A CN 109216440 A CN109216440 A CN 109216440A CN 201811081510 A CN201811081510 A CN 201811081510A CN 109216440 A CN109216440 A CN 109216440A
- Authority
- CN
- China
- Prior art keywords
- groove
- drain electrode
- type
- resurf
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 27
- 238000002347 injection Methods 0.000 claims abstract description 23
- 239000007924 injection Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000002146 bilateral effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有双向电平传输的凹槽型漏极结构的MOSFET器件，包括：p型衬底、p型外延层、n型漂移层、p型体区、凹槽第一漏极、第一漏极N+注入区、凹槽第二漏极、第二漏极N+注入区、凹槽栅极、栅氧介质层、p型轻掺杂第一RESURF区以及p型轻掺杂第二RESURF区；本发明实现了MOSFET的完全对称结构，在保证一定的栅极和漏极沟槽深度的前提下，器件可以实现双向电平传输，减少利用电路进行双向电平传输时带来的不可避免的损耗；利用凹槽技术，改善器件的栅控能力，同时可减小载流子的传输距离降低导通电阻，提高了器件的可靠性；利用RESURF技术，保证了表面击穿电场的提高，同时也可降低器件导通电阻，进一步提高了器件的可靠性。
Description
技术领域
本发明属于功率半导体器件技术领域，尤其是是一种可以双向电平传输的MOSFET器件。
背景技术
LDMOS为一种具有双扩散结构的功率器件，其具有良好的热稳定性、频率稳定性以及耐压特性，故LDMOS器件特别适用于CDMA、W-CDMA、TETRA、数字地面电视等需要宽频率范围、高线性度和使用寿命要求高的应用。该器件是在相同的源/漏区域相继进行两次注入，一次注入浓度较大的砷，一次注入浓度较小的硼注入之后再进行高温推进过程，由于硼扩散比砷快，所以在栅极边界下会形成一个有浓度梯度的沟道。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，故当LDMOS接高压时漂移区能够承受更高的电压。但也同时由于LDMOS漂移区掺杂浓度低导致漂移区电阻较高，从而导致器件整体损耗增加。故对于LDMOS来说，其击穿电压和导通电阻是两个极其重要参数，在设计中通常需要对其进行权衡处理。
目前比较常用的凹槽技术主要针对于栅极结构，使用凹槽栅结构可以提高栅极对器件的控制能力。因为槽栅将源漏区域隔开，抑制了漏区电场向源区的扩散，抑制了穿通效应和短沟道效应，同时由于在凹槽拐角处电力线密集，形成了两个势垒，因此抑制了阈值电压随沟道长度降低而降低的现象，也可抑制热载流子的产生。而在凹槽栅的工艺过程中利用刻蚀技术也可以降低势垒层的表面态，使器件的可靠性大大增加。因此槽栅技术被认为是在亚微米区域和超微米区域极具前景的一种应用器件。
RESURF技术，即降低表面电场技术，是在设计横向高压、低导通电阻器件中最为广泛使用的技术，其主要原理是引入一个低掺杂区域，使得p-n结表面附近处的电场得以分布均匀并减弱，从而提高表面击穿电压。而为了在提高击穿电压的同时减少导通电阻，故提出了一种double-RESURF技术，利用引入的掺杂区域辅助器件进行耗尽，从而增大漂移区的浓度以降低导通电阻。
目前双向传输技术的研究主要集中于利用n沟道MOS管进行电平传输，通过外加电路将MOS器件内部的单向传输转换为整个电路的双向电平传输。而双向电平传输的MOSFET大部分由n沟道增强型Si MOS加电路实现，暂未出现自身具有双向传输特性的MOSFET。通过电路进行双向电平传输有多种弊端，如对参与传输的器件的击穿特性以及传输特性要求较高，或者电路简单时阈值损失较大，而控制阈值损失时又导致电路复杂。本发明则是在LDMOS的基础上对其结构进行调整实现具有双向电平传输特性的MOSFET结构，同时利用凹槽技术以及RESURF技术改善器件的耐压特性并减少器件的导通电阻从而降低功率损耗。
发明内容
为了克服双向传输电路的不足，本发明提供一种增强型的具有双向电平传输的凹槽型漏极结构的MOSFET，通过利用MOSFET的完全对称结构使其具有双向电平传输特性，利用将第一漏极和第二漏极凹槽下陷来减少载流子的传输距离进而减少导通电阻，同时借助DOUBLE-RESURF技术在提高表面击穿电压的同时降低器件的导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种具有双向电平传输的凹槽型漏极结构的MOSFET器件，包括：p型衬底1、p型外延层2、n型漂移层3、p型体区4、凹槽第一漏极5、第一漏极N+注入区6、凹槽第二漏极7、第二漏极N+注入区8、凹槽栅极9、栅氧介质层10、p型轻掺杂第一RESURF区11以及p型轻掺杂第二RESURF区12；凹槽栅极9位于n型漂移区3上表面中间位置；凹槽栅极正下方为防止栅极漏电的栅氧介质层10；凹槽第一漏极5和凹槽第二漏极7在凹槽栅极9两侧关于凹槽栅极9左右对称；第一漏极N+注入区6将凹槽第一漏极5完全包围用来形成欧姆接触；第二漏极N+注入区8将凹槽第二漏极7完全包围用来形成欧姆接触；p型轻掺杂第一RESURF区11位于凹槽栅极9和凹槽第一漏极5之间；p型轻掺杂第二RESURF区12位于凹槽栅极9和凹槽第二漏极7之间；p型衬底1位于器件最底部；p型外延层2位于n型漂移层正下方以及p型衬底1的正上方。
作为优选方式，栅氧介质层10的凹槽深度、第一漏极N+注入区6的凹槽深度与第二漏极N+注入区8的凹槽深度相同。
作为优选方式，器件结构左右完全对称，凹槽第一漏极5和凹槽第二漏极7互换，以实现双向电平传输。
本发明中的n型漂移层采用轻掺杂以提高器件的击穿电压，同时通过p型轻掺杂第一RESURF区和p型轻掺杂第二RESURF区辅助耗尽漂移层，使得在保证提高器件击穿电压的同时降低导通电阻；
本发明中的p型体区作隔断作用，通过栅极电压的高低控制p型体区的耗尽与反型进而达到器件开关的效果；
本发明通过对漏极引入凹槽技术以及对漂移层引入RESURF技术，并且在漂移区引入P型体区实现器件的导通与关断，基于上述技术手段在不影响MOSFET器件阈值电压和开通的情况下：
(1)利用凹槽技术使第一漏极和第一漏极与栅极共同下陷技术，相较于普通MOSFET来讲，可大大减少载流子传输的距离进而降低器件的导通电阻，减小了额外功耗。
(2)利用DOUBLE RESURF技术在栅漏之间设置p型低掺杂区辅助中和漂移区，同时使p-n结表面附近处的电场得以均匀分布，从而既提高了表面击穿电压，还降低了导通电阻从而降低器件功耗。
(3)利用MOSFET的完全对称结构可实现第一漏极和第二漏极的相互转换，通过p型体区的耗尽与反型实现器件的导通与关断。本发明对比与之前的双向电平传输电路，可仅利用器件本身实现双向电平传输，可减少电平传输中的阈值损耗以及降低电路的复杂程度。
综上所述，本发明的有益效果如下：本发明实现了MOSFET的完全对称结构，在保证一定的栅极和漏极沟槽深度的前提下，器件可以实现双向电平传输，减少利用电路进行双向电平传输时带来的不可避免的损耗；利用凹槽技术，改善器件的栅控能力，同时可减小载流子的传输距离降低导通电阻，提高了器件的可靠性；利用RESURF技术，保证了表面击穿电场的提高，同时也可降低器件导通电阻，进一步提高了器件的可靠性；利用p型体区实现正常状态下器件的隔断，通过对栅极压降的控制使体区耗尽反型进而实现器件的导通与关断。此外，本发明提出的双向MOSFET的制造方法不需要增加额外的工艺步骤，与传统双向功率器件制造工艺兼容。
附图说明
图1是本发明提供的具有具有双向电平传输的凹槽型漏极结构的MOSFET横向截面结构示意图。
图2是本发明利用MEDICI仿真后的电流流线图。
图3是本发明的利用MEDICI仿真后的电场分布图。
图4是本发明的利用MEDICI仿真后的击穿电压变化图
图5是本发明的利用MEDICI仿真后的导通电阻变化图。
图6是本发明的利用MEDICI仿真后的阈值电压变化图。
其中，1为p型衬底，2为p型外延层，3为n型漂移层，4为p型体区，5为凹槽第一漏极，6为第一漏极N+注入区，7为凹槽第二漏极，8为第二漏极N+注入区，9为凹槽栅极，10为栅氧介质层，11为p型轻掺杂第一RESURF区，12为p型轻掺杂第二RESURF区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本实施例提供一种开关频率高、损耗较小、击穿场强较高以及导通电阻较小的具有双向传输特性的MOSFET。下面结合附图，详细描述本发明的技术方案：
一种具有双向电平传输的凹槽型漏极结构的MOSFET器件，包括：p型衬底1、p型外延层2、n型漂移层3、p型体区4、凹槽第一漏极5、第一漏极N+注入区6、凹槽第二漏极7、第二漏极N+注入区8、凹槽栅极9、栅氧介质层10、p型轻掺杂第一RESURF区11以及p型轻掺杂第二RESURF区12；凹槽栅极9位于n型漂移区3上表面中间位置；凹槽栅极正下方为防止栅极漏电的栅氧介质层10；凹槽第一漏极5和凹槽第二漏极7在凹槽栅极9两侧关于凹槽栅极9左右对称；第一漏极N+注入区6将凹槽第一漏极5完全包围用来形成欧姆接触；第二漏极N+注入区8将凹槽第二漏极7完全包围用来形成欧姆接触；p型轻掺杂第一RESURF区11位于凹槽栅极9和凹槽第一漏极5之间；p型轻掺杂第二RESURF区12位于凹槽栅极9和凹槽第二漏极7之间；p型衬底1位于器件最底部；p型外延层2位于n型漂移层正下方以及p型衬底1的正上方。
栅氧介质层10的凹槽深度、第一漏极N+注入区6的凹槽深度与第二漏极N+注入区8的凹槽深度相同。
器件结构左右完全对称，凹槽第一漏极5和凹槽第二漏极7互换，以实现双向电平传输。
本发明中的n型漂移层采用轻掺杂以提高器件的击穿电压，同时通过p型轻掺杂第一RESURF区和p型轻掺杂第二RESURF区辅助耗尽漂移层，使得在保证提高器件击穿电压的同时降低导通电阻；本发明中的p型体区作隔断作用，通过栅极电压的高低控制p型体区的耗尽与反型进而达到器件开关的效果；
本发明实现的目标及原理如下：本发明采用的MOSFET器件为左右完全对称状态，即源极漏极可以相互转换，故在本发明中将两极定为第一漏极和第二漏极。器件的开关原理如下：当栅极加高电压时，栅极和p型衬底之间形成的电场使p型体区耗尽继而反型形成沟道，载流子可通过沟道进行传输从而实现器件的导通。由于器件处于完全对称状态，第一漏极和第二漏极可相互转换，故器件可进行双向电平传输。当栅极加零偏压或者负电压时，无法形成导电沟道，进而实现器件的关断。故本发明可以实现增强型MOSFET。对于击穿电压来说，漂移层轻掺杂可提高器件内部的击穿电压，利用RESURF技术可以减弱p-n结表面附近处的电场并使其均匀分布，从而提高了表面击穿电压。而对于导通电阻来讲，利用人为设置的RESURF掺杂区域辅助器件进行耗尽，从而增大漂移层的浓度以降低导通电阻，同时利用凹槽技术减小载流子在漏极和栅极之间的传输距离进而降低导通电阻。同时采用凹槽栅技术可以改善器件的栅控能力，进一步提高了器件的可靠性。
为了验证本发明的有益效果，利用MEDICI软件对图1所示的具有双向电平传输的凹槽型漏极结构的MOSFET进行仿真。器件特征尺寸为0.36微米，用于欧姆接触的n型重掺杂区域浓度为2e20cm-3，n型漂移区掺杂浓度为2.8e16cm-3，衬底掺杂浓度为7e19cm-3。图2器件的电流流线所示，由图可知，电流走向沿漏极一端经栅氧下方到漏极另一端，在栅极、漏极拐角处电流线最为密集，而通过图3电场分布可知器件在p型体区与栅极拐角的接触处最容易发生击穿。相较于表面击穿本发明将击穿部位改为体内，故改善了击穿电压的特性。而由图2电流流线和图4导通电阻的变化可知，载流子路径在漏极与栅极之间近似为直线，与普通MOS器件相比载流子路线大大缩减，故导通电阻随之减小，同时导通电阻阻值随漏极所加电压的增大而减小，极大的改善了导通电阻的特性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种具有双向电平传输的凹槽型漏极结构的MOSFET器件，其特征在于，包括：p型衬底(1)、p型外延层(2)、n型漂移层(3)、p型体区(4)、凹槽第一漏极(5)、第一漏极N+注入区(6)、凹槽第二漏极(7)、第二漏极N+注入区(8)、凹槽栅极(9)、栅氧介质层(10)、p型轻掺杂第一RESURF区(11)以及p型轻掺杂第二RESURF区(12)；凹槽栅极(9)位于n型漂移区(3)上表面中间位置；凹槽栅极正下方为防止栅极漏电的栅氧介质层(10)；凹槽第一漏极(5)和凹槽第二漏极(7)在凹槽栅极(9)两侧关于凹槽栅极(9)左右对称；第一漏极N+注入区(6)将凹槽第一漏极(5)完全包围用来形成欧姆接触；第二漏极N+注入区(8)将凹槽第二漏极(7)完全包围用来形成欧姆接触；p型轻掺杂第一RESURF区(11)位于凹槽栅极(9)和凹槽第一漏极(5)之间；p型轻掺杂第二RESURF区(12)位于凹槽栅极(9)和凹槽第二漏极(7)之间；p型衬底(1)位于器件最底部；p型外延层(2)位于n型漂移层正下方以及p型衬底(1)的正上方。
2.如权利要求1所述的具有双向电平传输的凹槽型漏极结构的MOSFET器件，其特征在于：栅氧介质层(10)的凹槽深度、第一漏极N+注入区(6)的凹槽深度与第二漏极N+注入区(8)的凹槽深度相同。
3.如权利要求1所述的具有双向电平传输的凹槽型漏极结构的MOSFET器件，其特征在于：器件结构左右完全对称，凹槽第一漏极(5)和凹槽第二漏极(7)互换，以实现双向电平传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811081510.0A CN109216440B (zh) | 2018-09-17 | 2018-09-17 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811081510.0A CN109216440B (zh) | 2018-09-17 | 2018-09-17 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216440A true CN109216440A (zh) | 2019-01-15 |
| CN109216440B CN109216440B (zh) | 2021-08-17 |
Family
ID=64984221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811081510.0A Active CN109216440B (zh) | 2018-09-17 | 2018-09-17 | 具有双向电平传输的凹槽型漏极结构的mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109216440B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065783A (en) * | 1976-10-18 | 1977-12-27 | Paul Hsiung Ouyang | Self-aligned double implanted short channel V-groove MOS device |
| EP0205639A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Bidirectional power fet with substrate referenced shield |
| CN1809931A (zh) * | 2003-06-20 | 2006-07-26 | 皇家飞利浦电子股份有限公司 | 沟槽mos结构 |
| CN102057490A (zh) * | 2008-05-12 | 2011-05-11 | 威世硅尼克斯 | 功率场效应晶体管 |
| CN102347365A (zh) * | 2010-07-28 | 2012-02-08 | 安森美半导体贸易公司 | 双向开关以及其制造方法 |
| CN103367443A (zh) * | 2012-03-27 | 2013-10-23 | 瑞萨电子株式会社 | 半导体器件 |
| CN104538446A (zh) * | 2014-12-23 | 2015-04-22 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN107403800A (zh) * | 2016-05-20 | 2017-11-28 | 万国半导体股份有限公司 | 具有叉指状背对背mosfet的器件结构 |
| CN107808905A (zh) * | 2017-10-31 | 2018-03-16 | 沈阳工业大学 | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 |
| CN108389908A (zh) * | 2018-04-21 | 2018-08-10 | 郑治龙 | 一种绝缘栅底场效应管及其制备方法 |
-
2018
- 2018-09-17 CN CN201811081510.0A patent/CN109216440B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065783A (en) * | 1976-10-18 | 1977-12-27 | Paul Hsiung Ouyang | Self-aligned double implanted short channel V-groove MOS device |
| EP0205639A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Bidirectional power fet with substrate referenced shield |
| CN1809931A (zh) * | 2003-06-20 | 2006-07-26 | 皇家飞利浦电子股份有限公司 | 沟槽mos结构 |
| CN102057490A (zh) * | 2008-05-12 | 2011-05-11 | 威世硅尼克斯 | 功率场效应晶体管 |
| CN102347365A (zh) * | 2010-07-28 | 2012-02-08 | 安森美半导体贸易公司 | 双向开关以及其制造方法 |
| CN103367443A (zh) * | 2012-03-27 | 2013-10-23 | 瑞萨电子株式会社 | 半导体器件 |
| CN104538446A (zh) * | 2014-12-23 | 2015-04-22 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN107403800A (zh) * | 2016-05-20 | 2017-11-28 | 万国半导体股份有限公司 | 具有叉指状背对背mosfet的器件结构 |
| CN107808905A (zh) * | 2017-10-31 | 2018-03-16 | 沈阳工业大学 | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 |
| CN108389908A (zh) * | 2018-04-21 | 2018-08-10 | 郑治龙 | 一种绝缘栅底场效应管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109216440B (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN101510561A (zh) | 超结纵向双扩散金属氧化物半导体管 | |
| CN103165678A (zh) | 一种超结ldmos器件 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN110518065A (zh) | 低功耗高可靠性的沟槽型碳化硅mosfet器件 | |
| CN106158973A (zh) | 一种积累型dmos | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN106847883A (zh) | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 | |
| CN111969043A (zh) | 高压三维耗尽超结ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN109904220A (zh) | 槽栅型碳化硅mosfet器件及制备方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN110047930A (zh) | Vdmos器件 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102088031B (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |