CN109216434A - 半导体器件以及制造半导体器件的方法 - Google Patents
半导体器件以及制造半导体器件的方法 Download PDFInfo
- Publication number
- CN109216434A CN109216434A CN201710540831.1A CN201710540831A CN109216434A CN 109216434 A CN109216434 A CN 109216434A CN 201710540831 A CN201710540831 A CN 201710540831A CN 109216434 A CN109216434 A CN 109216434A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective film
- silicon carbide
- semiconductor devices
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 110
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000001681 protective effect Effects 0.000 claims abstract description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000004411 aluminium Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000011358 absorbing material Substances 0.000 abstract description 7
- 230000007774 longterm Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 19
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 229910017083 AlN Inorganic materials 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H01L29/06—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H01L29/1608—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件以及制造半导体器件的方法。所述半导体器件包括碳化硅基板以及保护膜，所述保护膜至少部分地覆盖所述碳化硅基板的主表面以及一个或多个侧壁。因此，可以避免该碳化硅基板的表面与吸水性材料的接触，且半导体器件的耐压表现和长期可靠性会得到进一步的提升。
Description
技术领域
本发明实施例总体上涉及半导体领域，尤其涉及一种半导体器件以及制造半导体器件的方法。
背景技术
半导体器件(也可称为半导体元件、部件、装置，等等)可以包括碳化硅(siliconcarbide)基板(或称为衬底)、至少部分地被配置在该碳化硅基板的主表面上的无机钝化结构以及与该无机钝化结构相邻配置的模具材料层。
因而，通过使用无机钝化结构来保护该碳化硅基板的主表面，可以降低与该模具材料层直接接触的电场，并且可避免该碳化硅基板的表面与吸水性材料的接触。这样，半导体器件的耐压表现(breakdown behavior)和长期可靠性会得到进一步的提升。
本节的内容引入了多个方面，这些方面是为了对本发明实施例更好地理解。因此，应在此方面阅读本节的陈述，且不应理解为是对哪些是现有技术或哪些不是现有技术的认可。
发明内容
然而，发明人发现，仅有碳化硅基板的主表面由无机钝化结构所覆盖，碳化硅基板的一个或多个侧壁并不受到保护，而且并不能够避免碳化硅基板的侧壁与吸水性材料的接触。因此，半导体器件的耐压表现和长期可靠性需要得到进一步的提升。
为了至少解决上述这些问题中的一部分，本发明实施例提供方法、装置和器件。结合附图阅读下面对具体实施例的描述就会理解本发明实施例的特征和优点，这些具体实施例通过实例描述了本发明实施例的原理。
总体上来讲，本发明实施例提供了一种半导体器件以及制造半导体器件的方法。
根据本发明实施例的第一方面，提供一种半导体器件。该半导体器件包括碳化硅基板以及保护膜，该保护膜至少部分地覆盖该碳化硅基板的主表面以及一个或多个侧壁。
在一个实施例中，该半导体器件还包括模具材料层，该模具材料层覆盖该保护膜和/或该碳化硅基板的一部分。
在一个实施例中，该保护膜包括至少三层。
在一个实施例中，该保护膜中配置有至少包括氮氧化硅的中间层，和/或，至少包括金属氮化物的外层。
在一个实施例中，该保护膜包括：氧化硅层，该氧化硅层与该碳化硅基板接触；氮氧化硅层，该氮氧化硅层覆盖该氧化硅层；以及氮化硅层，该氮化硅层覆盖该氮氧化硅层。
在一个实施例中，该保护膜包括：氧化硅层，该氧化硅层与该碳化硅基板接触；氮氧化硅层，该氮氧化硅层覆盖该氧化硅层；以及氮化铝层，该氮化铝层覆盖该氮氧化硅层。
在一个实施例中，该保护膜包括：氧化硅层，该氧化硅层与该碳化硅基板接触；氮氧化硅层，该氮氧化硅层覆盖该氧化硅层；氮氧化铝层，该氮氧化铝层覆盖该氮氧化硅层；以及氮化铝层，该氮化铝层覆盖该氮氧化铝层。
在一个实施例中，该保护膜至少包括一个不连续区域；其中，该碳化硅基板的主表面在该不连续区域内不被该保护膜覆盖。
在一个实施例中，在该不连续区域内的该碳化硅基板的主表面与该保护膜的面对齐。
在一个实施例中，在该不连续区域内的该碳化硅基板的主表面高于该保护膜的面。
根据本发明实施例的第二方面，提供一种制造半导体器件的方法。该方法包括：设置碳化硅部件；在该碳化硅部件上制造一个或多个沟槽，以形成一个或多个碳化硅基板；在该一个或多个沟槽内设置保护膜；以及将该保护膜分割以形成一个或多个半导体器件；其中，该保护膜至少部分地覆盖该碳化硅基板的主表面以及一个或多个侧壁。
在一个实施例中，该方法还包括：设置模具材料层，该模具材料层覆盖该保护膜和/或该碳化硅基板的一部分。
根据本发明的各种实施例，提供一种保护膜来至少部分地覆盖碳化硅基板的主表面和一个或多个侧壁。因此，可以避免该碳化硅基板的表面与吸水性材料的接触，并且半导体器件的耐压表现和长期可靠性会得到进一步的提升。
附图说明
参照下面结合附图通过实例进行的具体描述就会充分理解本发明的各种实施例的前述和其它方面、特征和优点，在这些附图中，相同的附图标记或字母用于指明相同或等同的元素。示出这些附图用于便于更好地理解本发明的实施例，且这些附图并不一定按比例绘制。在这些图中：
图1是示出了根据本发明实施例的半导体器件100的截面的示意图；
图2是示出了根据本发明实施例的半导体器件200的截面的示意图；
图3是示出了根据本发明实施例的半导体器件300的截面的示意图；
图4是示出了根据本发明实施例的半导体器件400的截面的示意图；
图5是示出了根据本发明实施例的半导体器件500的截面的示意图；
图6是示出了根据本发明实施例的半导体器件600的截面的示意图；
图7是示出了根据本发明实施例的半导体器件700的截面的示意图；
图8是示出了根据本发明实施例的制造半导体器件的方法的示意图；
图9是示出了根据本发明实施例的制造半导体器件的方法一个实例的示意图；
图10是示出了根据本发明实施例的制造半导体器件的方法一个实例的另一个示意图；
图11是示出了根据本发明实施例的制造半导体器件的方法一个实例的另一个示意图；
图12是示出了根据本发明实施例的制造半导体器件的方法一个实例的另一个示意图。
具体实施方式
以下将参考一些实例对本发明进行说明。应理解对这些实施例的描述仅是为了使本领域中技术人员能够更好地理解并实施本发明实施例，而并不是对本发明的范围进行限制。
应理解当一个元件“连接到”或“耦合到”或“接触到”另一个元件时，它可以直接与另一个元件连接或耦合或接触，而且可以有中间元件的出现。相反，当一个元件“直接连接到”或“直接耦合到”或“直接接触到”另一个元件时，不会有中间元件的出现。用于对元件之间的关系进行描述的其它词语(如“在…之间”与“直接在…之间”，以及“临近”与“直接临近”，等等)也应使用类似的方式进行解释。
本文中所使用的术语“第一”和“第二”是指不同的要素。单数形式“一个”旨在也包括复数形式，除非另有明确的说明。本文中所使用的术语“包括”、“具有”和/或“包含”说明所陈述的特征、要素和/或成分的存在，但并不排除一个或多个其它特征、要素和/或成分和/或它们的组合的存在或增加。
本文中所使用的术语“基于”应理解为“至少部分地基于”。术语“覆盖”应理解为“至少部分地覆盖”。术语“一个实施例”和“实施例”应理解为“至少一个实施例”。术语“另一个实施例”应理解为“至少另一个实施例”。其它限定，无论是显式的还是隐含的，均包括在以下的说明中。
在本发明中，除非另有限定，本文中所采用的所有术语(包括技术术语和科学术语)的含义均与示例性实施例所属的领域中技术人员所通常理解的含义相同。还应理解应将术语(如在常用词典中所限定的术语)解释为具有与它们在相关领域的背景下的含义一致的含义，而不应在理想化或过度正式的意义上进行解释，除非此处另有明确限定。
实施例的第一方面
本发明实施例提供一种半导体器件。
图1是示出了根据本发明实施例的半导体器件100的截面的示意图。如图1所示，该半导体器件100包括碳化硅基板101以及保护膜102，该保护膜102至少部分地覆盖该碳化硅基板的主表面1011以及一个或多个侧壁1012。
该碳化硅基板101可以是基于碳化硅(SiC)的半导体基板，并且可以至少包括碳化硅，例如，碳化硅的浓度大于50％，大于70％或大于90％。该碳化硅基板101可以包括取决于该半导体器件100的类型的配置(例如在外延层排列和参杂方面)；该半导体器件100的类型包括，例如，肖特基二极管(Schottky diode)、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或结栅场效应晶体管；但本发明并不仅限于此。
该碳化硅基板101的主表面1011可以是在该碳化硅基板101的顶部的表面并且该表面朝向金属层、绝缘层或钝化层。与该碳化硅基板101的基本上垂直的边缘表面(在本发明实施例中可称为侧壁)相比，该碳化硅基板101的主表面1011可以是基本上水平的表面。
该碳化硅基板101的主表面1011可以是将该碳化硅基板101的至少一部分活跃(active)区域(例如用于实现该半导体器件100的电气功能的半导体区域)连接到金属层的界面，该金属层用于实现焊盘或者将这些活跃区域连接到焊盘。此外，该碳化硅基板101还可以包括与该主表面1011相对的后侧表面。
一个或多个侧壁1012(例如，有四个侧壁)可以是将该半导体器件100的碳化硅基板101与其它碳化硅基板分离而产生的表面。这些侧壁1012可与该碳化硅基板101的主表面1011正交。
如图1所示，该保护膜102不仅布置在该碳化硅基板101的主表面1011上，而且还布置在该碳化硅基板101的这些侧壁1012上。因此，该碳化硅基板101的一个或多个侧壁1012能够得到保护。
图2是示出了根据本发明实施例的半导体器件200的截面的示意图。如图2所示，该半导体器件200包括碳化硅基板201以及保护膜202，该保护膜202至少部分地覆盖该碳化硅基板201的主表面2011以及一个或多个侧壁2012。
如图2所示，该半导体器件200还可以包括模具材料层203，该模具材料层203覆盖该保护膜202以及该碳化硅基板201的一部分。
这样，可以避免该碳化硅基板201的侧壁2012与吸水性材料的接触。此外，该半导体器件200的耐压表现和长期可靠性会得到进一步的提升。
在一个实施例中，该保护膜102或202可以至少包括三层。该保护膜102或202可以具有例如介于2-10μm之间，或2.5-5μm之间，或3-4μm之间的厚度，但本发明实施例并不仅限于此。此外，可以根据实际场景来确定该保护膜内各层的厚度。
与具有一个或两个层(例如氧化硅层和/或氮化硅层)的传统保护层相比，本发明实施例的具有至少三层的所述保护膜102或202可以减小各层之间的应力，并且该保护膜的可靠性得到了提升。
在一个实施例中，该保护膜中可以配置有至少包括氮氧化硅(SiON)的中间层。该中间层内的SiON的比例可以为例如50％、70％或90％以上，但本发明实施例并不仅限于此。以下将把至少包括氮氧化硅的层称为氮氧化硅层。
在一个实施例中，该保护膜中可以配置有至少包括金属氮化物的外层。以下，至少包括氮化铝(AlN)的层将作为示例被示出；不过，本发明实施例并不仅限于此。例如，可根据实际场景采用其它的金属氮化物。
此外，该外层内的AlN的比例可以为例如50％、70％或90％以上，但本发明实施例并不仅限于此。以下，所述至少包括氮化铝的层将被称为氮化铝层。或者，至少包括氧化硅的层将被称为氧化硅层，至少包括氮化硅的层将被称为氮化硅层，至少包括氮氧化铝的层将被称为氮氧化铝层。
例如，该保护膜可以包括与该碳化硅基板接触的氧化硅(SiO2)层、覆盖该氧化硅层的氮氧化硅(SiON)层以及覆盖该氮氧化硅层的氮化硅(SiN)层。
图3是示出了根据本发明实施例的半导体器件300的截面的示意图。如图3所示，该半导体器件300包括碳化硅基板301以及保护膜302，该保护膜302至少部分地覆盖该碳化硅基板301的主表面3011以及一个或多个侧壁3012。
如图3所示，该保护膜302可以包括：与该碳化硅基板301接触的氧化硅(SiO2)层3021、配置在该氧化硅层3021上(或者也可以称为覆盖)的氮氧化硅(SiON)层3022以及配置在该氮氧化硅层3022上的氮化硅(SiN)层3023。
因此，该保护膜的结构包括至少三层(例如SiO2/SiON/SiN)，能够减小各层之间的应力，并且该保护膜的可靠性得到了提升。
再例如，该保护膜可以包括与该碳化硅基板接触的氧化硅(SiO2)层、覆盖该氧化硅层的氮氧化硅(SiON)层以及覆盖该氮氧化硅层的氮化铝(AlN)层。
图4是示出了根据本发明实施例的半导体器件400的截面的示意图。如图4所示，该半导体器件400包括碳化硅基板401以及保护膜402，该保护膜402至少部分地覆盖该碳化硅基板401的主表面4011以及一个或多个侧壁4012。
如图4所示，该保护膜402可以包括：与该碳化硅基板401接触的氧化硅(SiO2)层4021、配置在该氧化硅层4021上的氮氧化硅(SiON)层4022以及配置在该氮氧化硅层4022上的氮化铝(AlN)层4023。
因此，该保护膜的结构包括至少三层(例如SiO2/SiON/AlN)，能够减小各层之间的应力，并且该保护膜的可靠性得到了提升。此外，该保护膜的外表面包括金属材料(例如AlN)，该保护膜的热导性能够得到提高，并且该半导体器件的散热性能也能够得到提升。
再例如，该保护膜可以包括与该碳化硅基板接触的氧化硅(SiO2)层、覆盖该氧化硅层的氮氧化硅(SiON)层、覆盖该氧化硅层的氮氧化铝(AlON)层以及覆盖该氮氧化铝层的氮化铝(AlN)层。
图5是示出了根据本发明实施例的半导体器件500的截面的示意图。如图5所示，该半导体器件500包括碳化硅基板501以及保护膜502，该保护膜502至少部分地覆盖该碳化硅基板501的主表面5011以及一个或多个侧壁5012。
如图5所示，该保护膜502可以包括：与该碳化硅基板501接触的氧化硅(SiO2)层5021、配置在该氧化硅层5021上的氮氧化硅(SiON)层5022、配置在该氮氧化硅层5022上的氮氧化铝(AlON)层5023以及配置在该氮氧化铝层5023上的氮化铝(AlN)层5024。
因此，该保护膜的结构包括至少三层(如SiO2/SiON/AlON/AlN)，能够减小各层之间的应力，并且该保护膜的可靠性进一步得到了提升。此外，该保护膜的外表面包括金属材料(例如AlON和AlN)，该保护膜的热导性能够进一步地得到提高，并且该半导体器件的散热性能也能够得到提升。
应该理解的是，图3至图5仅是保护膜的实例，但本发明实施例并不仅限于此。例如，还可根据实际场景采用其它的层。此外，为了简单起见，在图3至图5中将模具材料层略去，但本发明实施例并不仅限于此。例如，可以根据实际场景增加模具材料层。
在一个实施例中，该保护膜至少包括一个不连续区域；其中，该碳化硅基板的主表面在该不连续区域内不被该保护膜覆盖。
在一个实施例中，在该不连续区域内的该碳化硅基板的主表面可以与该保护膜的面对齐。
图6是示出了根据本发明实施例的半导体器件600的截面的示意图。如图6所示，该半导体器件600包括碳化硅基板601以及保护膜602，该保护膜602至少部分地覆盖该碳化硅基板601的主表面6011以及一个或多个侧壁6012。
如图6所示，该保护膜602可以至少包括一个不连续区域6021；其中，该碳化硅基板601的主表面6011在该不连续区域6021内不被该保护膜602覆盖。
如图6所示，在该不连续区域6021内的该碳化硅基板601的主表面6011可以与该保护膜602的一个面6022对齐。也就是说，该碳化硅基板601的主表面6011的高度与该保护膜602的一个面6022的高度相同。
因此，来自该模具材料层的应力可以被减小，并且该半导体器件的可靠性可以得到提升。
在另一个实施例中，在该不连续区域内的该碳化硅基板的主表面可以高于该保护膜的面。
图7是示出了根据本发明实施例的半导体器件700的截面的示意图。如图7所示，该半导体器件700包括碳化硅基板701以及保护膜702，该保护膜702至少部分地覆盖该碳化硅基板701的主表面7011以及一个或多个侧壁7012。
如图7所示，该保护膜702可以至少包括一个不连续区域7021；其中，该碳化硅基板701的主表面7011在该不连续区域7021内不被该保护膜702覆盖。
如图7所示，该不连续区域7021内的该碳化硅基板701的主表面7011可以高于该保护膜702的一个面7022。也就是说，该碳化硅基板701的主表面7011的高度大于该保护膜702的一个面7022的高度。
因此，来自该模具材料层的应力可以被减小，并且该半导体器件的可靠性可以得到提升。
应该理解的是，图6和图7仅是保护膜的实例，但本发明实施例并不仅限于此。例如，还可根据实际场景采用图3至图5中保护膜的多个层。此外，为了简单起见，在图6和图7中将模具材料层略去，但本发明实施例并不仅限于此。例如，可以根据实际场景增加模具材料层。
还应该理解的是，对上述实例或实施例进行的描述是为了例示而不是用于限制。本领域中的技术人员应理解还可以有多种实施例或实例，而并不脱离本发明实施例的范围。
从上述实施例中可以看出，设置有一种保护膜来至少部分地覆盖碳化硅基板的主表面以及一个或多个侧面。因此，可以避免该碳化硅基板的表面与吸水性材料的接触，并且半导体器件的耐压表现和长期可靠性会得到进一步的提升。
此外，该保护膜的结构可以包括至少三个层，可以减小各层之间的应力，并且该保护膜的可靠性可以得到提升。
此外，该保护膜的外表面可以包括金属材料，该保护膜的热导性能够得到提高，并且该半导体器件的散热性能也能够得到提升。
此外，在该不连续区域内的该碳化硅基板的主表面可以与该保护膜的面对齐或者高于该保护膜的面，来自该模具材料层的应力能够被减小，并且该半导体器件的可靠性可以得到提升。
实施例的第二方面
本发明实施例提供一种制造半导体器件的方法。在实施例的第一方面例示了该半导体器件，并且与实施例的第一方面相同的内容不再进一步地描述。
图8是示出了根据本发明实施例的制造半导体器件的方法的示意图。如图8所示，该方法包括：
步骤801：设置碳化硅部件；
步骤802：在该碳化硅部件上制造一个或多个沟槽，以形成一个或多个碳化硅基板；
步骤803：在该一个或多个沟槽内设置保护膜；以及
步骤804：将该保护膜分割以形成一个或多个半导体器件；其中，该保护膜至少部分地覆盖该碳化硅基板的主表面以及一个或多个侧壁。
如图8所示，该方法还可包括：
步骤805：设置模具材料层，该模具材料层覆盖该保护膜和/或该碳化硅基板的至少一部分。
应该理解的是，图8仅是本发明的一个实例，但本发明实施例并不仅限于此。例如，这些步骤的执行顺序可以调整，或者其中的某些步骤可以省略。此外还可以增加在图8中并未示出的步骤。
图9至图12是示出了根据本发明实施例的制造半导体器件的方法实例的示意图。图9至图12示出了形成两个半导体器件的截面图。
如图9所示，首先设置碳化硅部件901。如图10所示，在该碳化硅部件901上制造一个或多个沟槽902，以形成两个碳化硅基板903。如图11所示，在所述一个或多个沟槽902内设置保护膜904。如图12所示，然后将所述保护膜904分割(或者也可称为开槽或冲槽，等等)，以形成两个半导体器件900。
在该半导体器件900中，该保护膜至少部分地覆盖该碳化硅基板的主表面以及一个或多个侧壁。该半导体器件900的结构可参考图1至图7。
在一个实施例中，该保护膜包括至少三层。
在一个实施例中，该保护膜中配置有至少包括氮氧化硅的中间层，和/或，至少包括金属氮化物的外层。
在一个实施例中，该保护膜可以包括：与该碳化硅基板接触的氧化硅层；覆盖该氧化硅层的氮氧化硅层；以及覆盖该氮氧化硅层的氮化硅层。
在一个实施例中，该保护膜可以包括：与该碳化硅基板接触的氧化硅层；覆盖该氧化硅层的氮氧化硅层；以及覆盖该氮氧化硅层的氮化铝层。
在一个实施例中，该保护膜可以包括：氧化硅层，该氧化硅层与该碳化硅基板接触；氮氧化硅层，该氮氧化硅层覆盖该氧化硅层；氮氧化铝层，该氮氧化铝层覆盖该氮氧化硅层；以及氮化铝层，该氮化铝层覆盖该氮氧化铝层。
在一个实施例中，该保护膜至少包括一个不连续区域；其中，该碳化硅基板的主表面在该不连续区域内不被该保护膜覆盖。
在一个实施例中，在该不连续区域内的该碳化硅基板的主表面与该保护膜的面对齐。在另一个实施例中，在该不连续区域内的该碳化硅基板的主表面高于该保护膜的面。
从上述实施例中可以看出，设置有一种保护膜来至少部分地覆盖碳化硅基板的主表面以及一个或多个侧面。因此，可以避免该碳化硅基板的表面与吸水性材料的接触，并且半导体器件的耐压表现和长期可靠性会得到进一步的提升。
此外，该保护膜的结构可以包括至少三层，可以减小各层之间的应力，并且该保护膜的可靠性可以得到提升。
此外，该保护膜的外表面可以包括金属材料，该保护膜的热导性能够得到提高，并且该半导体器件的散热性能也能够得到提升。
此外，在该不连续区域内的该碳化硅基板的主表面可以与该保护膜的面对齐或者高于该保护膜的面，来自该模具材料层的应力能够被减小，并且该半导体器件的可靠性可以得到提升。
此外，尽管本领域中技术人员可能做出很大的努力并且在可用的时间、目前的技术和经济方面的考虑的驱使下有多种设计方面的选择，但他们在本文中所公开的理念和原理的指导下能够容易地通过极少的实验生成这些软件指令和程序以及集成电路(IC)。
总之，本发明的各种实施例可在软件或专用电路、硬件、逻辑或它们的任意组合中实施。一些方面可以在硬件中实施，而另一些方面可在可由控制器、微处理器或其它计算设备执行的固件或软件中实施。
虽然通过框图、流程图或使用其它形象化表示方式对本发明的实施例进行了图示和描述，但应理解本文中所描述的块、装置、系统或方法可在硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其它计算设备或它们的组合中实施，而并不限于这些示例。
此外，虽然以具体顺序对这些操作进行了描述，但这并不应理解为要求以所示出的具体顺序或者先后顺序来执行这些操作或者执行示出的这些所有的操作来达到所希望的结果。在某些情况下，多任务处理和平行处理是有益的。
同样，虽然以上的描述中包含了几种具体实施方式的细节，但不应将这些细节解释为是对本发明的范围的限制，而应解释为是具体实施例的特定特征的描述。在独立的实施例的上下文中所描述的某些特征也可以在单独的实施例中组合起来实施。相反，在单独的实施例的上下文中所描述的各种特征也可在多个实施例中以单独或适当的组合方式实施。
虽然用结构性特征和/或方法论行为特有的语言对本发明进行了描述，但应理解在权利要求书中所限定的本发明不必仅限于上述特定特征或行为。相反，公开以上所描述的这些特定特征和行为作为实施这些权利要求的示例形式。
Claims (10)
1.一种半导体器件，包括：
碳化硅基板；以及
保护膜，所述保护膜至少部分地覆盖所述碳化硅基板的主表面以及一个或多个侧壁。
2.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：
模具材料层，所述模具材料层覆盖所述保护膜以及所述碳化硅基板的一部分。
3.根据权利要求1所述的半导体器件，其中，所述保护膜至少包括三层；
所述保护膜中配置有至少包括氮氧化硅的中间层，和/或，至少包括金属氮化物的外层。
4.根据权利要求3所述的半导体器件，其中，所述保护膜包括：
氧化硅层，所述氧化硅层与所述碳化硅基板接触；
氮氧化硅层，所述氮氧化硅层覆盖所述氧化硅层；以及
氮化硅层，所述氮化硅层覆盖所述氮氧化硅层。
5.根据权利要求3所述的半导体器件，其中，所述保护膜包括：
氧化硅层，所述氧化硅层与所述碳化硅基板接触；
氮氧化硅层，所述氮氧化硅层覆盖所述氧化硅层；以及
氮化铝层，所述氮化铝层覆盖所述氮氧化硅层。
6.根据权利要求3所述的半导体器件，其中，所述保护膜包括：
氧化硅层，所述氧化硅层与所述碳化硅基板接触；
氮氧化硅层，所述氮氧化硅层覆盖所述氧化硅层；
氮氧化铝层，所述氮氧化铝层覆盖所述氮氧化硅层；以及
氮化铝层，所述氮化铝层覆盖所述氮氧化铝层。
7.根据权利要求1所述的半导体器件，其中，所述保护膜至少包括一个不连续区域；其中，所述碳化硅基板的主表面在所述不连续区域内不被所述保护膜覆盖。
8.根据权利要求7所述的半导体器件，其中，在所述不连续区域内的所述碳化硅基板的主表面与所述保护膜的面对齐；或者
在所述不连续区域内的所述碳化硅基板的主表面高于所述保护膜的面。
9.一种制造半导体器件的方法，包括：
设置碳化硅部件；
在所述碳化硅部件上制造一个或多个沟槽，以形成一个或多个碳化硅基板；
在所述一个或多个沟槽内设置保护膜；以及
将所述保护膜分割以形成一个或多个半导体器件；其中，所述保护膜至少部分地覆盖所述碳化硅基板的主表面以及一个或多个侧壁。
10.根据权利要求9所述的方法，其中，所述方法还包括：
设置模具材料层，所述模具材料层覆盖所述保护膜以及所述碳化硅基板的一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/638,515 | 2017-06-30 | ||
| US15/638,515 US10297557B2 (en) | 2017-06-30 | 2017-06-30 | Semiconductor device and method for manufacturing the semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109216434A true CN109216434A (zh) | 2019-01-15 |
Family
ID=64738289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710540831.1A Pending CN109216434A (zh) | 2017-06-30 | 2017-07-05 | 半导体器件以及制造半导体器件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10297557B2 (zh) |
| CN (1) | CN109216434A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268430A (ja) * | 1990-03-19 | 1991-11-29 | Kawasaki Steel Corp | 半導体装置の保護膜構造 |
| US5187547A (en) * | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| US6388310B1 (en) * | 1996-09-02 | 2002-05-14 | Murata Manufacturing Co., Ltd. | Semiconductor device with a passivation film |
| CN1441965A (zh) * | 2000-05-10 | 2003-09-10 | 克里公司 | 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法 |
| US20060138457A1 (en) * | 2003-09-05 | 2006-06-29 | Sanken Electric Co., Ltd. | Nitride-based semiconductor device of reduced current leakage |
| CN101271844A (zh) * | 2008-03-24 | 2008-09-24 | 中国电子科技集团公司第十三研究所 | 一种碳化硅器件制备的平坦化及侧壁钝化工艺 |
| CN101127357B (zh) * | 2006-08-18 | 2010-11-03 | 北京京东方光电科技有限公司 | 钝化层结构、薄膜晶体管器件及钝化层制造方法 |
| CN103311317A (zh) * | 2012-03-09 | 2013-09-18 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN103413785A (zh) * | 2013-08-02 | 2013-11-27 | 南通富士通微电子股份有限公司 | 芯片切割方法及芯片封装方法 |
| CN104835792A (zh) * | 2014-02-11 | 2015-08-12 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN104992988A (zh) * | 2015-06-24 | 2015-10-21 | 中山大学 | 一种具有良好导电性能的晶体硅太阳电池表面钝化层及钝化方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257511B2 (en) | 2013-03-26 | 2016-02-09 | Infineon Technologies Ag | Silicon carbide device and a method for forming a silicon carbide device |
-
2017
- 2017-06-30 US US15/638,515 patent/US10297557B2/en active Active
- 2017-07-05 CN CN201710540831.1A patent/CN109216434A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187547A (en) * | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| JPH03268430A (ja) * | 1990-03-19 | 1991-11-29 | Kawasaki Steel Corp | 半導体装置の保護膜構造 |
| US6388310B1 (en) * | 1996-09-02 | 2002-05-14 | Murata Manufacturing Co., Ltd. | Semiconductor device with a passivation film |
| CN1441965A (zh) * | 2000-05-10 | 2003-09-10 | 克里公司 | 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法 |
| US20060138457A1 (en) * | 2003-09-05 | 2006-06-29 | Sanken Electric Co., Ltd. | Nitride-based semiconductor device of reduced current leakage |
| CN101127357B (zh) * | 2006-08-18 | 2010-11-03 | 北京京东方光电科技有限公司 | 钝化层结构、薄膜晶体管器件及钝化层制造方法 |
| CN101271844A (zh) * | 2008-03-24 | 2008-09-24 | 中国电子科技集团公司第十三研究所 | 一种碳化硅器件制备的平坦化及侧壁钝化工艺 |
| CN103311317A (zh) * | 2012-03-09 | 2013-09-18 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN103413785A (zh) * | 2013-08-02 | 2013-11-27 | 南通富士通微电子股份有限公司 | 芯片切割方法及芯片封装方法 |
| CN104835792A (zh) * | 2014-02-11 | 2015-08-12 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN104992988A (zh) * | 2015-06-24 | 2015-10-21 | 中山大学 | 一种具有良好导电性能的晶体硅太阳电池表面钝化层及钝化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190006292A1 (en) | 2019-01-03 |
| US10297557B2 (en) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
| US9385070B2 (en) | Semiconductor component having a lateral semiconductor device and a vertical semiconductor device | |
| JPWO2020031971A1 (ja) | ＳｉＣ半導体装置 | |
| US10622350B2 (en) | Semiconductor device | |
| US20120153349A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2019517150A (ja) | ボディ領域拡張部を用いた炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド | |
| CN109585537A (zh) | 半导体装置 | |
| US11127853B2 (en) | Power transistor device including first and second transistor cells having different on-resistances for improved thermal stability | |
| JP7544174B2 (ja) | 半導体素子及び半導体装置 | |
| US20220307913A1 (en) | Semiconductor device, semiconductor package, semiconductor module, and semiconductor circuit device | |
| US20170236926A1 (en) | Semiconductor device | |
| US20120068258A1 (en) | Semiconductor device and method for manufacturing same | |
| TWI640072B (zh) | 具有單列直插式引線的成型電源模組 | |
| CN115663014A (zh) | 半导体器件的蜂窝布局 | |
| US20170025338A1 (en) | Semiconductor component and method of manufacture | |
| US8692244B2 (en) | Semiconductor device | |
| CN109216434A (zh) | 半导体器件以及制造半导体器件的方法 | |
| JP2021190647A (ja) | 半導体装置とその製造方法 | |
| US8384137B2 (en) | Semiconductor device | |
| US10529644B2 (en) | Semiconductor device | |
| TWI608583B (zh) | 共源極式封裝結構 | |
| US11088073B2 (en) | Semiconductor device | |
| CN207818562U (zh) | 半导体元件和半导体装置 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| WO2019223481A1 (zh) | 半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190115 |
|
| RJ01 | Rejection of invention patent application after publication |