CN109194316B

CN109194316B - 高端栅极场效应管的驱动电路及其方法

Info

Publication number: CN109194316B
Application number: CN201810948106.2A
Authority: CN
Inventors: 王春华
Original assignee: Nanjing Qinheng Microelectronics Co ltd
Current assignee: Nanjing Qinheng Microelectronics Co ltd
Priority date: 2018-08-20
Filing date: 2018-08-20
Publication date: 2022-04-15
Anticipated expiration: 2038-08-20
Also published as: CN109194316A

Abstract

本发明公开了一种高端栅极场效应管的驱动电路及其方法，其中，其电路包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器，两第一电压驱动器分别与MOS1和MOS3连接，两第二电压驱动器分别与MOS2和MOS4连接，其特征在于，所述MOS1的栅极与MOS4的栅极之间连接有电容C2；所述MOS2的栅极与MOS3的栅极之间连接有电容C1。本发明结构简单可靠、电容值较小、便于芯片内部集成、芯片引脚少。

Description

高端栅极场效应管的驱动电路及其方法

技术领域

本发明涉及一种高端栅极场效应管的驱动电路及其方法，属于集成电路技术领域。

背景技术

随着电子技术的进步，各类开关电路以其效率高、体积小、成本低的优点，正被越来越广泛地使用。在开关电源电路中，更高的开关频率可以带来更高的转换效率和更低的热功耗，能以高达数百KHz甚至数MHz工作的MOS型场效应管（MOSFET）便成为了首选，以下所述MOS管均指MOSFET。

在线圈、电机等大功率的驱动器中主要使用的是由4只MOS管构成的“H型全桥驱动器”，其特点为可以自由控制负载在四象限内任意位置工作。H型全桥驱动器中可以使用4个N沟道场效应管（NMOS），如图1所示，或者2个NMOS和2个P沟道场效应管（PMOS），如图2所示。但是由于PMOS和NMOS的器件特性不同，H型全桥驱动器更多采用4个NMOS。为了使高端NMOS场效应管得以正常导通，必须配以专门的带有“自举”电路的驱动芯片(如图1所示)，以保证在低端场效应管关断时，高端场效应管仍保持一定的栅端-源端电压（VGS），以实现正常的导通。

由于上述限制，此类驱动芯片有以下缺点：

需要较大的外部举升电容，一般为nF级或以上。芯片内部电容一般为pF级，所以该电容很难集成到芯片内部。导致外部器件成本增加，芯片连接成本增加。

需要外部二极管。导致外部器件成本增加，芯片连接成本增加。

需要更多引脚。高端场效应管的源端举升到高压后，为保证高端场效应管保持一定的VGS电压，高端场效应管的源端需要连接到芯片内部驱动器的参考地上，所以这个引脚不能省略。导致芯片成本增加。

芯片内部电路复杂。芯片成本增加。

发明内容

为了解决上述问题，本发明提供一种高端栅极场效应管的驱动电路及其方法，能够实现低端场效应管关断时，高端场效应管仍保持一定的栅极-源端电压；简化电路结构、使电路更加可靠并且便于芯片内部集成；减少芯片引脚，降低成本。

解决上述问题的技术方案为：一种高端栅极场效应管的驱动电路，包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器，两第一电压驱动器分别与MOS1和MOS3连接，两第二电压驱动器分别与MOS2和MOS4连接，所述MOS1的栅极与MOS4的栅极之间连接有电容C2；所述MOS2的栅极与MOS3的栅极之间连接有电容C1。

进一步地，所述第一电压高压驱动器能够输出至少三个状态，高电平、低电平和可承受高压的高阻状态。

进一步地，所述可承受高压的高阻状态由浮阱电路实现，所述第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路；所述HV NMOS管和HV PMOS通过漏极相连，所述HV NMOS管和HV PMOS分别通过栅极与所述驱动器逻辑控制电路相连，所述浮阱电路连接所述HV PMOS管的N阱，以及输出端口和驱动器逻辑控制电路；当输出端口的电压超过HV时， N阱升压，由于N阱反相PN结的作用阻止了高电压向HV倒灌电流，保证了HV驱动器的输出端能够承受高于HV的电压。

进一步地，所述MOS1和MOS3的栅极还分别与两第一电压驱动器的输出端IO1和IO3相连接；

所述MOS2和MOS4的栅极还分别与两第二电压驱动器的输出端IO2和IO4相连接；

所述MOS1的源极和MOS2的漏极与负载的一端相连接，所述MOS3的源极和MOS4的漏极与负载的另一端相连接；

所述MOS1和MOS3的漏极与所述H型全桥的电源电压相连接；

所述MOS2和MOS4的源极接地。

进一步地，所述电路集成于一块芯片上。减少了芯片引脚，降低了成本。

一种高端栅极场效应管的驱动方法，包括如下步骤：设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压，且满足HV≥LV；

S1、全关闭状态；

AOE=1、AHI=0且BLI=0，使得IO1=0且IO4=0，此期间MOS1、MOS4的栅极电压为0V，MOS1、MOS4关断；BOE=1、BHI=0且ALI=0，使得IO2=0且IO3=0；此期间MOS2、MOS3的栅极电压为0V，MOS2、MOS3关断；四个MOS管关断，没有电流流过负载；

S2、给C2充电；

AOE=1、AHI=1且BLI=0，使得IO1=HV且IO4=0；C2两端为HV和0，HV向C2充电，直到C2两端的电压为HV，此时IO1的电压为HV，IO4的电压为0，此期间MOS4的栅极电压为0V，MOS4关断；

BOE=1、BHI=0且ALI=0，使得IO2=0且IO3=0；此期间MOS2、MOS3的栅极电压为0V，MOS2、MOS3关断；

三个MOS管关断，没有电流流过负载；

S3、第一端驱动负载；

AOE=0、BLI=1，其中AOE=0使得一第一电压驱动器输出高阻态，BLI=1使得IO4=LV，MOS4导通；C2一端IO1为高阻，另一端IO4跳变到LV；由于C2一端为高阻，所以C2上的电荷会保持，C2两端的电压差仍为HV，IO4电压由0V跳变为LV，使得IO1电压由HV跳变到HV+LV，MOS1导通，此时，负载一端通过MOS1连接HV，另一端通过MOS4连接地，HV向负载提供电流，负载开始工作；

IO1的电压为HV+LV，这个电压比第一电压驱动器的电源电压HV还要高，所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压；

BOE=1、BHI=0且ALI=0，使得IO2=0且IO3=0，此期间MOS2、MOS3的栅极电压为0V，MOS2、MOS3关断；

S4、C1充电；

BOE=1、BHI=1且ALI=0，使得IO3=HV且IO2=0；C1两端为HV和0，HV向C1充电，直到C1两端的电压为HV，此时IO3的电压为HV，IO2的电压为0，此期间MOS2的栅极电压为0V，MOS2关断；

AOE=1、AHI=0且BLI=0，使得IO1=0且IO4=0，此期间MOS1、MOS4的栅极电压为0V，MOS1、MOS4关断；

三个MOS管关断，没有电流流过负载；

S5、第二端驱动负载；

BOE=0、ALI=1，其中BOE=0使得另一第一电压驱动器输出高阻态，ALI=1使得IO2=LV，MOS2导通；C1一端IO3为高阻，另一端IO2跳变到LV；由于C1一端为高阻，所以C1上的电荷会保持，C1两端的电压差仍为HV，IO2电压由0V跳变为LV，使得IO3电压由HV跳变到HV+LV，MOS3导通，此时，负载一端通过MOS3连接HV，另一端通过MOS2连接地，HV向负载提供电流，负载开始工作；

IO3的电压为HV+LV，这个电压比第一电压驱动器的电源电压HV还要高，所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压。

进一步地，当IO1或IO3的电压为HV+LV时，采用浮阱电路以承受高于HV的高电压。

本发明的优点在于：自带充电过程通过电容自举，摒弃了原有的自举电路，使用较小的电容替代，简化了结构；由外部连接自举电路变为内部连接较小的电容，便于芯片的内部集成；同时减少了芯片引脚，降低了成本。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为现有技术NMOS H型全桥驱动电路的结构示意图；

图2为现有技术PMOS和NMOS H型全桥驱动电路的结构示意图；

图3为本发明电路结构示意图；

图4为本发明第一电压驱动器内部结构示意图；

图5为本发明一较佳实施例的电路结构示意图。

具体实施方式

为了加深对本发明的理解，下面将结合实施例和附图对本发明作进一步详述，该实施例仅用于解释本发明，并不构成对本发明保护范围的限定。

如图3和4所示，设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE为另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压，且满足HV≥LV；

当AHI、BHI为1则第一电压驱动器输出1（高电平）。ALI、BLI为1则第二电压驱动器输出1（高电平）。反之，输出0（低电平）。

AOE和BOE为1时表示第一电压驱动器输出使能。

N型场效应管：MOS1~MOS4。N型场效应管的导通条件是VGS>VTH，否则关断。其中VGS为栅源电压（Gate-Source Voltage），VTH为阈值电压。

常见NMOS管的形式有分离器件，和集成芯片。其中有的集成芯片将两个NMOS管封装在一起，组成一个器件；有的集成芯片将4个NMOS管封装在一起，组成一个器件。以上NMOS管均可用于本专利驱动电路的H型全桥。

第一电压驱动器输出0或HV，第二电压驱动器输出0或LV。

AHI和AOE连接一第一电压驱动器的输入端，一第一电压驱动器输出端IO1连接MOS1的栅极和C2的第一端，MOS1漏极连接HV，MOS1源极连接负载的第一端。ALI连接一第二电压驱动器的输入端，一第二电压驱动器输出端IO2连接MOS2的栅极和C1的第一端，MOS2漏极连接负载的第一端，MOS2源极连接地。BHI和BOE连接另一第一电压驱动器的输入端，另一第一电压驱动器输出端IO3连接MOS3的栅极和C1的第二端，MOS3漏极连接HV，MOS3源极连接负载的第二端。BLI连接一第二电压驱动器的输入端，一第二电压驱动器输出端IO4连接MOS4的栅极和C2的第二端，MOS4漏极连接负载的第二端，MOS4源极连接地。

N型场效应管MOS1和MOS3分别连接两第一电压驱动器的输出端IO1和IO3，两第一电压驱动器的输出端IO1和IO3采用浮阱电路，使得高阻态时高压驱动器的输出端可承受高压。N型场效应管MOS2和MOS4分别连接两第二电压驱动器的输出端IO2和IO4。N型场效应管MOS1与N型场效应管MOS4为一组，它们共同导通时，N型场效应管MOS2与N型场效应管MOS3关断，电流正向流过负载；N型场效应管MOS2与N型场效应管MOS3为一组，它们共同导通时，N型场效应管MOS1与N型场效应管MOS4关断，电流逆向流过负载。

两第一电压驱动器输出至少三个状态，高电平、低电平和可承受高压的高阻状态。

可承受高压的高阻状态由浮阱电路实现，第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路； HV NMOS管和HV PMOS通过漏极相连， HV NMOS管和HV PMOS分别通过栅极与驱动器逻辑控制电路相连，浮阱电路连接HV PMOS管的N阱，以及输出端口和驱动器逻辑控制电路；当输出端口的电压超过HV时， N阱升压，由于N阱反相PN结的作用阻止了高电压向HV倒灌电流，保证了HV驱动器的输出端能够承受高于HV的电压。上述HV PMOS管可以是多个HV PMOS管串联。

实施例1：负载为变压器，形成全桥电源电压。

全桥电源电路如图5所示，在全桥电源电路中，变压器两端交替驱动电压HV，使变压器一侧形成交流电压，再经过桥二极管整形以及LC滤波之后即可输出直流电压。改变交替变换的占空比就可以改变输出直流电压的幅值。

具体过程如下：

初始时或者在交替驱动期间可以插入全关断状态。

AOE=1、AHI=0且BLI=0，使得IO1=0且IO4=0。此期间MOS1、MOS4的栅极电压为0V，MOS1、MOS4关断。

BOE=1、BHI=0且ALI=0，使得IO2=0且IO3=0。此期间MOS2、MOS3的栅极电压为0V，MOS2、MOS3关断。

MOS1和MOS4导通，MOS2和MOS3关断，HV向变压器正向供电。此期间BOE=1、BHI=0且ALI=0，使得IO2=0且IO3=0。MOS2、MOS3的栅极电压为0V，MOS2、MOS3关断。

电容C2充电。

AOE=1、AHI=1且BLI=0，使得IO1=HV且IO4=0。C2两端为HV和0，HV向C2充电。此期间MOS4的栅极电压为0V，MOS4关断。

HV向变压器正向供电。

AOE=0、BLI=1，其中AOE=0使得一第一电压驱动器输出高阻态，BLI=1使得IO4=LV，MOS4导通。C2一端IO1为高阻，另一端IO4跳变到LV。由于C2一端为高阻，所以C2上的电荷会保持，C2两端的电压差仍为HV。IO4电压由0V跳变为LV，使得IO1电压由HV跳变到HV+LV，MOS1导通。此时，变压器正端通过MOS1连接HV，变压器负端通过MOS4连接地，HV向变压器正向供电。

MOS2和MOS3导通，MOS1和MOS4关断，HV向变压器反向供电。此期间AOE=1、AHI=0且BLI=0，使得IO1=0且IO4=0。MOS1、MOS4的栅极电压为0V，MOS1、MOS4关断。

电容C1充电。

BOE=1、BHI=1且ALI=0，使得IO3=HV且IO2=0。C1两端为HV和0，HV向C1充电。此期间MOS2的栅极电压为0V，MOS2关断。

HV向变压器反向供电。

BOE=0、ALI=1，其中BOE=0使得另一第一电压驱动器输出高阻态，ALI=1使得IO2=LV，MOS2导通。C1一端IO3为高阻，另一端IO2跳变到LV。由于C1一端为高阻，所以C1上的电荷会保持，C1两端的电压差仍为HV。IO2电压由0V跳变为LV，使得IO3电压由HV跳变到HV+LV，MOS3导通。此时，变压器负端通过MOS3连接HV，变压器正端通过MOS2连接地，HV向变压器反向供电。

至此，驱动器完成一次交替驱动，依此循环即可实现交替驱动。变压器两端产生交流电压，并感应到次级线圈，经过整流滤波后输出直流电压。改变正向驱动或反相驱动的占空比即可改变输出直流电压的幅值。

此外，本专利驱动电路还可以提供另一种状态：MOS2和MOS4导通，MOS1和MOS3关断。此期间，ALI=1且BLI=1，使得IO2=1，IO4=1，MOS2和MOS4导通。AOE=1、AHI=0且BOE=1、BHI=0，使得IO1=0，IO3=0，MOS1和MOS3关断。此时负载两端接地。该状态可实现多种应用，如应用于电机驱动。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种高端栅极场效应管的驱动电路，包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器，两第一电压驱动器分别与MOS1和MOS3连接，两第二电压驱动器分别与MOS2和MOS4连接，其特征在于，所述MOS1和MOS3的漏极与所述H型全桥的电源电压相连接；所述MOS2和MOS4的源极接地；所述第一电压驱动器能够输出至少三个状态，高电平、低电平和可承受高压的高阻状态；所述MOS1的栅极与MOS4的栅极之间连接有电容C2；所述MOS2的栅极与MOS3的栅极之间连接有电容C1。

2.根据权利要求1所述的高端栅极场效应管的驱动电路，其特征在于，所述可承受高压的高阻状态由浮阱电路实现，所述第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路；所述HV NMOS管和HV PMOS通过漏极相连，所述HV NMOS管和HVPMOS分别通过栅极与所述驱动器逻辑控制电路相连，所述浮阱电路连接所述HV PMOS管的N阱，以及输出端口和驱动器逻辑控制电路；当输出端口的电压超过HV时，N阱升压，由于N阱反相PN结的作用阻止了高电压向HV倒灌电流，保证了HV驱动器的输出端能够承受高于HV的电压。

3.根据权利要求1-2任一项所述的高端栅极场效应管的驱动电路，其特征在于，

所述MOS1和MOS3的栅极还分别与两第一电压驱动器的输出端IO1和IO3相连接；

所述MOS1的源极和MOS2的漏极与负载的一端相连接，所述MOS3的源极和MOS4的漏极与负载的另一端相连接。

4.根据权利要求1所述的高端栅极场效应管的驱动电路，其特征在于，所述电路集成于一块芯片上。

5.根据权利要求1所述的一种高端栅极场效应管的驱动电路的驱动方法，其特征在于，包括如下步骤：设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压，且满足HV≥LV；

S1、全关闭状态；

S2、给C2充电；

三个MOS管关断，没有电流流过负载；

S3、第一端驱动负载；

S4、C1充电；

三个MOS管关断，没有电流流过负载；

S5、第二端驱动负载；

6.根据权利要求5所述的高端栅极场效应管的驱动电路的驱动方法，其特征在于，当IO1或IO3的电压为HV+LV时，采用浮阱电路以承受高于HV的高电压。