CN109194316A - 新型高端栅极场效应管的驱动电路及其方法 - Google Patents
新型高端栅极场效应管的驱动电路及其方法 Download PDFInfo
- Publication number
- CN109194316A CN109194316A CN201810948106.2A CN201810948106A CN109194316A CN 109194316 A CN109194316 A CN 109194316A CN 201810948106 A CN201810948106 A CN 201810948106A CN 109194316 A CN109194316 A CN 109194316A
- Authority
- CN
- China
- Prior art keywords
- voltage
- mos2
- mos4
- mos3
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种新型高端栅极场效应管的驱动电路及其方法,其中,其电路包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器,两第一电压驱动器分别与MOS1和MOS3连接,两第二电压驱动器分别与MOS2和MOS4连接,其特征在于,所述MOS1的栅极与MOS4的栅极之间连接有电容C2;所述MOS2的栅极与MOS3的栅极之间连接有电容C1。本发明结构简单可靠、电容值较小、便于芯片内部集成、芯片引脚少。
Description
技术领域
本发明涉及一种新型高端栅极场效应管的驱动电路及其方法,属于集成电路技术领域。
背景技术
随着电子技术的进步,各类开关电路以其效率高、体积小、成本低的优点,正被越来越广泛地使用。在开关电源电路中,更高的开关频率可以带来更高的转换效率和更低的热功耗,能以高达数百KHz甚至数MHz工作的MOS型场效应管(MOSFET)便成为了首选,以下所述MOS管均指MOSFET。
在线圈、电机等大功率的驱动器中主要使用的是由4只MOS管构成的“H型全桥驱动器”,其特点为可以自由控制负载在四象限内任意位置工作。H型全桥驱动器中可以使用4个N沟道场效应管(NMOS),如图1所示,或者2个NMOS和2个P沟道场效应管(PMOS),如图2所示。但是由于PMOS和NMOS的器件特性不同,H型全桥驱动器更多采用4个NMOS。为了使高端NMOS场效应管得以正常导通,必须配以专门的带有“自举”电路的驱动芯片(如图1所示),以保证在低端场效应管关断时,高端场效应管仍保持一定的栅端-源端电压(VGS),以实现正常的导通。
由于上述限制,此类驱动芯片有以下缺点:
需要较大的外部举升电容,一般为nF级或以上。芯片内部电容一般为pF级,所以该电容很难集成到芯片内部。导致外部器件成本增加,芯片连接成本增加。
需要外部二极管。导致外部器件成本增加,芯片连接成本增加。
需要更多引脚。高端场效应管的源端举升到高压后,为保证高端场效应管保持一定的VGS电压,高端场效应管的源端需要连接到芯片内部驱动器的参考地上,所以这个引脚不能省略。导致芯片成本增加。
芯片内部电路复杂。芯片成本增加。
发明内容
为了解决上述问题,本发明提供一种新型高端栅极场效应管的驱动电路及其方法,能够实现低端场效应管关断时,高端场效应管仍保持一定的栅极-源端电压;简化电路结构、使电路更加可靠并且便于芯片内部集成;减少芯片引脚,降低成本。
解决上述问题的技术方案为:一种新型高端栅极场效应管的驱动电路,包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器,两第一电压驱动器分别与MOS1和MOS3连接,两第二电压驱动器分别与MOS2和MOS4连接,所述MOS1的栅极与MOS4的栅极之间连接有电容C2;所述MOS2的栅极与MOS3的栅极之间连接有电容C1。
进一步地,所述第一电压高压驱动器能够输出至少三个状态,高电平、低电平和可承受高压的高阻状态。
进一步地,所述可承受高压的高阻状态由浮阱电路实现,所述第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路;所述HV NMOS管和HV PMOS通过漏极相连,所述HV NMOS管和HV PMOS分别通过栅极与所述驱动器逻辑控制电路相连,所述浮阱电路连接所述HV PMOS管的N阱,以及输出端口和驱动器逻辑控制电路;当输出端口的电压超过HV时, N阱升压,由于N阱反相PN结的作用阻止了高电压向HV倒灌电流,保证了HV驱动器的输出端能够承受高于HV的电压。
进一步地,所述MOS1和MOS3的栅极还分别与两第一电压驱动器的输出端IO1和IO3相连接;
所述MOS2和MOS4的栅极还分别与两第二电压驱动器的输出端IO2和IO4相连接;
所述MOS1的源极和MOS2的漏极与负载的一端相连接,所述MOS3的源极和MOS4的漏极与负载的另一端相连接;
所述MOS1和MOS3的漏极与所述H型全桥的电源电压相连接;
所述MOS2和MOS4的源极接地。
进一步地,所述电路集成于一块芯片上。减少了芯片引脚,降低了成本。
一种新型高端栅极场效应管的驱动方法,包括如下步骤:设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压,且满足HV≥LV;
S1、全关闭状态;
AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;四个MOS管关断,没有电流流过负载;
S2、给C2充电;
AOE=1、AHI=1且BLI=0,使得IO1=HV且IO4=0;C2两端为HV和0,HV向C2充电,直到C2两端的电压为HV,此时IO1的电压为HV,IO4的电压为0,此期间MOS4的栅极电压为0V,MOS4关断;
BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;
三个MOS管关断,没有电流流过负载;
S3、第一端驱动负载;
AOE=0、BLI=1,其中AOE=0使得一第一电压驱动器输出高阻态,BLI=1使得IO4=LV,MOS4导通;C2一端IO1为高阻,另一端IO4跳变到LV;由于C2一端为高阻,所以C2上的电荷会保持,C2两端的电压差仍为HV,IO4电压由0V跳变为LV,使得IO1电压由HV跳变到HV+LV,MOS1导通,此时,负载一端通过MOS1连接HV,另一端通过MOS4连接地,HV向负载提供电流,负载开始工作;
IO1的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压;
BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0,此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;
S4、C1充电;
BOE=1、BHI=1且ALI=0,使得IO3=HV且IO2=0;C1两端为HV和0,HV向C1充电,直到C1两端的电压为HV,此时IO3的电压为HV,IO2的电压为0,此期间MOS2的栅极电压为0V,MOS2关断;
AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;
三个MOS管关断,没有电流流过负载;
S5、第二端驱动负载;
BOE=0、ALI=1,其中BOE=0使得另一第一电压驱动器输出高阻态,ALI=1使得IO2=LV,MOS2导通;C1一端IO3为高阻,另一端IO2跳变到LV;由于C1一端为高阻,所以C1上的电荷会保持,C1两端的电压差仍为HV,IO2电压由0V跳变为LV,使得IO3电压由HV跳变到HV+LV,MOS3导通,此时,负载一端通过MOS3连接HV,另一端通过MOS2连接地,HV向负载提供电流,负载开始工作;
IO3的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压。
进一步地,当IO1或IO3的电压为HV+LV时,采用浮阱电路以承受高于HV的高电压。
本发明的优点在于:自带充电过程通过电容自举,摒弃了原有的自举电路,使用较小的电容替代,简化了结构;由外部连接自举电路变为内部连接较小的电容,便于芯片的内部集成;同时减少了芯片引脚,降低了成本。
下面结合附图对本发明作进一步详细描述。
附图说明
图1为现有技术NMOS H型全桥驱动电路的结构示意图;
图2为现有技术PMOS和NMOS H型全桥驱动电路的结构示意图;
图3为本发明电路结构示意图;
图4为本发明第一电压驱动器内部结构示意图;
图5为本发明一较佳实施例的电路结构示意图。
具体实施方式
为了加深对本发明的理解,下面将结合实施例和附图对本发明作进一步详述,该实施例仅用于解释本发明,并不构成对本发明保护范围的限定。
如图3和4所示,设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE为另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压,且满足HV≥LV;
当AHI、BHI为1则第一电压驱动器输出1(高电平)。ALI、BLI为1则第二电压驱动器输出1(高电平)。反之,输出0(低电平)。
AOE和BOE为1时表示第一电压驱动器输出使能。
N型场效应管:MOS1~MOS4。N型场效应管的导通条件是VGS>VTH,否则关断。其中VGS为栅源电压(Gate-Source Voltage),VTH为阈值电压。
常见NMOS管的形式有分离器件,和集成芯片。其中有的集成芯片将两个NMOS管封装在一起,组成一个器件;有的集成芯片将4个NMOS管封装在一起,组成一个器件。以上NMOS管均可用于本专利驱动电路的H型全桥。
第一电压驱动器输出0或HV,第二电压驱动器输出0或LV。
AHI和AOE连接一第一电压驱动器的输入端,一第一电压驱动器输出端IO1连接MOS1的栅极和C2的第一端,MOS1漏极连接HV,MOS1源极连接负载的第一端。ALI连接一第二电压驱动器的输入端,一第二电压驱动器输出端IO2连接MOS2的栅极和C1的第一端,MOS2漏极连接负载的第一端,MOS2源极连接地。BHI和BOE连接另一第一电压驱动器的输入端,另一第一电压驱动器输出端IO3连接MOS3的栅极和C1的第二端,MOS3漏极连接HV,MOS3源极连接负载的第二端。BLI连接一第二电压驱动器的输入端,一第二电压驱动器输出端IO4连接MOS4的栅极和C2的第二端,MOS4漏极连接负载的第二端,MOS4源极连接地。
N型场效应管MOS1和MOS3分别连接两第一电压驱动器的输出端IO1和IO3,两第一电压驱动器的输出端IO1和IO3采用浮阱电路,使得高阻态时高压驱动器的输出端可承受高压。N型场效应管MOS2和MOS4分别连接两第二电压驱动器的输出端IO2和IO4。N型场效应管MOS1与N型场效应管MOS4为一组,它们共同导通时,N型场效应管MOS2与N型场效应管MOS3关断,电流正向流过负载;N型场效应管MOS2与N型场效应管MOS3为一组,它们共同导通时,N型场效应管MOS1与N型场效应管MOS4关断,电流逆向流过负载。
两第一电压驱动器输出至少三个状态,高电平、低电平和可承受高压的高阻状态。
可承受高压的高阻状态由浮阱电路实现,第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路; HV NMOS管和HV PMOS通过漏极相连, HV NMOS管和HV PMOS分别通过栅极与驱动器逻辑控制电路相连,浮阱电路连接HV PMOS管的N阱,以及输出端口和驱动器逻辑控制电路;当输出端口的电压超过HV时, N阱升压,由于N阱反相PN结的作用阻止了高电压向HV倒灌电流,保证了HV驱动器的输出端能够承受高于HV的电压。上述HV PMOS管可以是多个HV PMOS管串联。
实施例1:负载为变压器,形成全桥电源电压。
全桥电源电路如图5所示,在全桥电源电路中,变压器两端交替驱动电压HV,使变压器一侧形成交流电压,再经过桥二极管整形以及LC滤波之后即可输出直流电压。改变交替变换的占空比就可以改变输出直流电压的幅值。
具体过程如下:
初始时或者在交替驱动期间可以插入全关断状态。
AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0。此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断。
BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0。此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断。
MOS1和MOS4导通,MOS2和MOS3关断,HV向变压器正向供电。此期间BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0。MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断。
电容C2充电。
AOE=1、AHI=1且BLI=0,使得IO1=HV且IO4=0。C2两端为HV和0,HV向C2充电。此期间MOS4的栅极电压为0V,MOS4关断。
HV向变压器正向供电。
AOE=0、BLI=1,其中AOE=0使得一第一电压驱动器输出高阻态,BLI=1使得IO4=LV,MOS4导通。C2一端IO1为高阻,另一端IO4跳变到LV。由于C2一端为高阻,所以C2上的电荷会保持,C2两端的电压差仍为HV。IO4电压由0V跳变为LV,使得IO1电压由HV跳变到HV+LV,MOS1导通。此时,变压器正端通过MOS1连接HV,变压器负端通过MOS4连接地,HV向变压器正向供电。
MOS2和MOS3导通,MOS1和MOS4关断,HV向变压器反向供电。此期间AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0。MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断。
电容C1充电。
BOE=1、BHI=1且ALI=0,使得IO3=HV且IO2=0。C1两端为HV和0,HV向C1充电。此期间MOS2的栅极电压为0V,MOS2关断。
HV向变压器反向供电。
BOE=0、ALI=1,其中BOE=0使得另一第一电压驱动器输出高阻态,ALI=1使得IO2=LV,MOS2导通。C1一端IO3为高阻,另一端IO2跳变到LV。由于C1一端为高阻,所以C1上的电荷会保持,C1两端的电压差仍为HV。IO2电压由0V跳变为LV,使得IO3电压由HV跳变到HV+LV,MOS3导通。此时,变压器负端通过MOS3连接HV,变压器正端通过MOS2连接地,HV向变压器反向供电。
至此,驱动器完成一次交替驱动,依此循环即可实现交替驱动。变压器两端产生交流电压,并感应到次级线圈,经过整流滤波后输出直流电压。改变正向驱动或反相驱动的占空比即可改变输出直流电压的幅值。
此外,本专利驱动电路还可以提供另一种状态:MOS2和MOS4导通,MOS1和MOS3关断。此期间,ALI=1且BLI=1,使得IO2=1,IO4=1,MOS2和MOS4导通。AOE=1、AHI=0且BOE=1、BHI=0,使得IO1=0,IO3=0,MOS1和MOS3关断。此时负载两端接地。该状态可实现多种应用,如应用于电机驱动。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种新型高端栅极场效应管的驱动电路,包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器,两第一电压驱动器分别与MOS1和MOS3连接,两第二电压驱动器分别与MOS2和MOS4连接,其特征在于,所述MOS1的栅极与MOS4的栅极之间连接有电容C2;所述MOS2的栅极与MOS3的栅极之间连接有电容C1。
2.根据权利要求1所述的新型高端栅极场效应管的驱动电路,其特征在于,所述第一电压驱动器能够输出至少三个状态,高电平、低电平和可承受高压的高阻状态。
3.根据权利要求2所述的新型高端栅极场效应管的驱动电路,其特征在于,所述可承受高压的高阻状态由浮阱电路实现,所述第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路;所述HV NMOS管和HV PMOS通过漏极相连,所述HV NMOS管和HVPMOS分别通过栅极与所述驱动器逻辑控制电路相连,所述浮阱电路连接所述HV PMOS管的N阱,以及输出端口和驱动器逻辑控制电路;当输出端口的电压超过HV时,N阱升压,由于N阱反相PN结的作用阻止了高电压向HV倒灌电流,保证了HV驱动器的输出端能够承受高于HV的电压。
4.根据权利要求1-3任一项所述的新型高端栅极场效应管的驱动电路,其特征在于,
所述MOS1和MOS3的栅极还分别与两第一电压驱动器的输出端IO1和IO3相连接;
所述MOS2和MOS4的栅极还分别与两第二电压驱动器的输出端IO2和IO4相连接;
所述MOS1的源极和MOS2的漏极与负载的一端相连接,所述MOS3的源极和MOS4的漏极与负载的另一端相连接;
所述MOS1和MOS3的漏极与所述H型全桥的电源电压相连接;
所述MOS2和MOS4的源极接地。
5.根据权利要求1所述的新型高端栅极场效应管的驱动电路,其特征在于,所述电路集成于一块芯片上。
6.根据权利要求1所述的一种新型高端栅极场效应管的驱动电路的驱动方法,其特征在于,包括如下步骤:设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压,且满足HV≥LV;
S1、全关闭状态;
AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;四个MOS管关断,没有电流流过负载;
S2、给C2充电;
AOE=1、AHI=1且BLI=0,使得IO1=HV且IO4=0;C2两端为HV和0,HV向C2充电,直到C2两端的电压为HV,此时IO1的电压为HV,IO4的电压为0,此期间MOS4的栅极电压为0V,MOS4关断;
BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;
三个MOS管关断,没有电流流过负载;
S3、第一端驱动负载;
AOE=0、BLI=1,其中AOE=0使得一第一电压驱动器输出高阻态,BLI=1使得IO4=LV,MOS4导通;C2一端IO1为高阻,另一端IO4跳变到LV;由于C2一端为高阻,所以C2上的电荷会保持,C2两端的电压差仍为HV,IO4电压由0V跳变为LV,使得IO1电压由HV跳变到HV+LV,MOS1导通,此时,负载一端通过MOS1连接HV,另一端通过MOS4连接地,HV向负载提供电流,负载开始工作;
IO1的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压;
BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0,此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;
S4、C1充电;
BOE=1、BHI=1且ALI=0,使得IO3=HV且IO2=0;C1两端为HV和0,HV向C1充电,直到C1两端的电压为HV,此时IO3的电压为HV,IO2的电压为0,此期间MOS2的栅极电压为0V,MOS2关断;
AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;
三个MOS管关断,没有电流流过负载;
S5、第二端驱动负载;
BOE=0、ALI=1,其中BOE=0使得另一第一电压驱动器输出高阻态,ALI=1使得IO2=LV,MOS2导通;C1一端IO3为高阻,另一端IO2跳变到LV;由于C1一端为高阻,所以C1上的电荷会保持,C1两端的电压差仍为HV,IO2电压由0V跳变为LV,使得IO3电压由HV跳变到HV+LV,MOS3导通,此时,负载一端通过MOS3连接HV,另一端通过MOS2连接地,HV向负载提供电流,负载开始工作;
IO3的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压。
7.根据权利要求6所述的新型高端栅极场效应管的驱动方法,其特征在于,当IO1或IO3的电压为HV+LV时,采用浮阱电路以承受高于HV的高电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810948106.2A CN109194316B (zh) | 2018-08-20 | 2018-08-20 | 高端栅极场效应管的驱动电路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810948106.2A CN109194316B (zh) | 2018-08-20 | 2018-08-20 | 高端栅极场效应管的驱动电路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109194316A true CN109194316A (zh) | 2019-01-11 |
CN109194316B CN109194316B (zh) | 2022-04-15 |
Family
ID=64918996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810948106.2A Active CN109194316B (zh) | 2018-08-20 | 2018-08-20 | 高端栅极场效应管的驱动电路及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109194316B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7369421B1 (en) * | 2006-12-01 | 2008-05-06 | Lien Chang Electronic Enterprise Co., Ltd. | Full bridge driver |
CN101753000A (zh) * | 2009-12-17 | 2010-06-23 | 东南大学 | 栅极浮置及电平转换的功率mos管栅极驱动电路及方法 |
CN104426359A (zh) * | 2013-09-06 | 2015-03-18 | 上海宝芯源功率半导体有限公司 | 一种集成结型场效应晶体管的自举电路及自举方法 |
CN206226280U (zh) * | 2016-12-12 | 2017-06-06 | 武汉博宇光电系统有限责任公司 | 一种桥式驱动电路 |
-
2018
- 2018-08-20 CN CN201810948106.2A patent/CN109194316B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7369421B1 (en) * | 2006-12-01 | 2008-05-06 | Lien Chang Electronic Enterprise Co., Ltd. | Full bridge driver |
CN101753000A (zh) * | 2009-12-17 | 2010-06-23 | 东南大学 | 栅极浮置及电平转换的功率mos管栅极驱动电路及方法 |
CN104426359A (zh) * | 2013-09-06 | 2015-03-18 | 上海宝芯源功率半导体有限公司 | 一种集成结型场效应晶体管的自举电路及自举方法 |
CN206226280U (zh) * | 2016-12-12 | 2017-06-06 | 武汉博宇光电系统有限责任公司 | 一种桥式驱动电路 |
Non-Patent Citations (1)
Title |
---|
张小鸣等: "基于IR2110的H桥可逆PWM驱动电路应用", 《常州大学学报(自然科学版)》 * |
Also Published As
Publication number | Publication date |
---|---|
CN109194316B (zh) | 2022-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101572483B (zh) | 开关式电源和半导体集成电路 | |
CN105281564B (zh) | 四相电荷泵电路 | |
US10340906B2 (en) | Integrated bootstrap high-voltage driver chip and technological structure thereof | |
CN104022776B (zh) | 一种半桥驱动电路中的自举二极管仿真电路 | |
CN104205594B (zh) | 包含多栅极晶体管的电荷泵电路及其操作方法 | |
CN104170254A (zh) | 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备 | |
CN105391280B (zh) | 用于生成备用电压的系统和方法 | |
CN106300962B (zh) | 一种自供电控制电路 | |
CN104065251B (zh) | 具有受控栅极放电电流的驱动器电路 | |
CN206226280U (zh) | 一种桥式驱动电路 | |
CN109039059A (zh) | 一种高效的多模式电荷泵 | |
CN116742920B (zh) | 一种nmos功率开关管驱动电路及其控制方法 | |
CN103701308A (zh) | 一种同步功率管驱动和自举电容充电电路 | |
CN102291002B (zh) | 移相全桥电路的控制方法 | |
CN105811960A (zh) | 一种用于薄栅氧mos管的电平位移电路 | |
CN118041327A (zh) | 一种适用于高压GaN半桥栅驱动芯片的集成自举开关电路 | |
CN109194126A (zh) | 一种电源切换电路 | |
CN102545560B (zh) | 一种功率开关驱动器、ic芯片及直流-直流转换器 | |
CN111313509A (zh) | 一种高压升压充电器电池反接保护电路 | |
US8451632B2 (en) | Dual-Switches flyback power converter with self-excited supply to power the high-side driver | |
CN109194316A (zh) | 新型高端栅极场效应管的驱动电路及其方法 | |
CN104426359B (zh) | 一种集成结型场效应晶体管的自举电路及自举方法 | |
CN206602454U (zh) | 使同步整流电路中整流管软启动的电路、模块及其电源 | |
CN216216520U (zh) | 一种用于同步整流的高压供电控制系统 | |
CN113067462B (zh) | 一种新型自举驱动电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: No. 18 Ningshuang Road, Yuhuatai District, Nanjing City, Jiangsu Province, 210012 Applicant after: Nanjing qinheng Microelectronics Co.,Ltd. Address before: No. 18 Ningshuang Road, Yuhuatai District, Nanjing City, Jiangsu Province, 210000 Applicant before: NANJING YI HUO TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |