CN109150162A - N管可控传输型绝热结构及其构成的一位全加器 - Google Patents

N管可控传输型绝热结构及其构成的一位全加器 Download PDF

Info

Publication number
CN109150162A
CN109150162A CN201811154202.6A CN201811154202A CN109150162A CN 109150162 A CN109150162 A CN 109150162A CN 201811154202 A CN201811154202 A CN 201811154202A CN 109150162 A CN109150162 A CN 109150162A
Authority
CN
China
Prior art keywords
mos
connecting pin
heat insulating
input
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811154202.6A
Other languages
English (en)
Inventor
余峰
洪亮
李冬梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811154202.6A priority Critical patent/CN109150162A/zh
Publication of CN109150162A publication Critical patent/CN109150162A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种N管可控传输型绝热结构,包括第七MOS第一连接端、第八MOS第一连接端、第三～第六MOS第二连接端连接电源，第七MOS第三连接端、第八MOS第二连接端、第二MOS第二连接端、第四MOS第一连接端和第六MOS第三连接端连接在一起作为该结构第二输出端,第八MOS第三连接端、第七MOS第二连接端、第一MOS第二连接端、第三MOS第一连接端和第五MOS第三连接端连接在一起作为该结构第一输出端OUT,第一MOS第三连接端作为该结构第一输入端，第一MOS第一连接端连接地，第二MOS第三连接端作为该结构第二输入端，第二MOS第一连接端连接地，第三MOS第三连接端连接第五MOS第一连接端，第四MOS第三连接端连接第六MOS第一连接端。本发明还公开了一种具有所述N管可控传输型绝热结构的一位全加器。

Description

N管可控传输型绝热结构及其构成的一位全加器
技术领域
本发明涉及集成电路领域，特别是涉及一种N管可控传输型绝热结构。本发明还涉及一种所述N管可控传输型绝热结构构成一位全加器。
背景技术
传统静态互补结构的反相器结构,如图1所示。该反相器由一个N型晶体管和P型晶体管构成。当输入信号为低电平“0”，PMOS M2晶体管导通，NMOS M1晶体管截止，电源VDD对输出节点OUT放电，迫使OUT节点信号拉高为“1”，当输入信号IN为高电平“1”时，NMOS M1晶体管导通，PMOS M2晶体管截止，OUT点通过NMOS M1晶体管对地放电，则输出节点被拉低为低电平“0”，实现了反相功能。不论是电源VDD通过晶体管PMOS M2对输出节点OUT充电，还是输出节点OUT通过晶体管NMOS M1对地端进行放电，电源提供的电能基本上消耗在NMOS M1和PMOS M2晶体管上了。当电源的值正好处于N、P晶体管的阈值电源地带会造成NMOS M1、PMOS M2晶体管同时导通的情况，这样势必会造成短路功耗的形成。并且为了维持电路的正常工作，电源一直处于带电状态，这样也会造成电路的功耗持续增加的原因，且随着输出负载的不断增加，电路的功耗持续上升。
复杂的数字系统可以由基本逻辑门电路实现。加法器是典型的组合逻辑电路。其中一位加法器是实现多位加法器的基础，具有很大的指导和研究意义。根据一位加法器的功能，根据加法器的逻辑表达式。通过一位全加器的表达式，一位全加器可以有基本逻辑门组成，如图2所示：
C0＝XY+XCi+YCi＝XY+Ci(X+Y)
其中X、Y和Ci分别表示加法器的输入信号，X和Y分别表示加数和被加数，Ci是低位进位输入信号，C0是本级输出进位，S是本位和。
基本逻辑门均是基于静态互补逻辑结构,由于静态互补结构电路在工作期间电源一直处于上电状态，而且伴随着漏功耗、短路功耗产生，且输出负载越大，电路的动态功耗也呈正比例的趋势增大，这对于实现一个简单的一位全加器，功耗增大问题也是不可接受的。
发明内容
本发明要解决的技术问题是提供一种具有逻辑赋值和能量(电荷)回收功能的可控传输型绝热N管可控传输型绝热结构。本发明还提供了一种利用所述N管可控传输型绝热结构构成的一位全加器。
为解决上述技术问题，本发明提供的N管可控传输型绝热结构,包括：第一～第八MOS1～8和电源；
第七MOS 7第一连接端、第八MOS 8第一连接端、第三MOS 3第二连接端、第四MOS4第二连接端、第五MOS 5第二连接端和第六MOS 6第二连接端连接电源，第七MOS 7第三连接端、第八MOS 8第二连接端、第二MOS 2第二连接端、第四MOS 4第一连接端和第六MOS 6第三连接端连接在一起作为该结构第二输出端OUTb,第八MOS 8第三连接端、第七MOS 7第二连接端、第一MOS 1第二连接端、第三MOS 3第一连接端和第五MOS5第三连接端连接在一起作为该结构第一输出端OUT,第一MOS 1第三连接端作为该结构第一输入端IN，第一MOS 1第一连接端连接地，第二MOS 2第三连接端作为该结构第二输入端INb，第二MOS 2第一连接端连接地，第三MOS 3第三连接端连接第五MOS 5第一连接端，第四MOS 4第三连接端连接第六MOS 6第一连接端。
进一步改进所述N管可控传输型绝热结构,所述第一～第六MOS是NMOS，所述第七和第八MOS是PMOS。
进一步改进所述N管可控传输型绝热结构,所述第一连接端是源极，所述第二连接端是漏极，所述第三连接端是栅极。
进一步改进所述N管可控传输型绝热结构,所述电源能控制电路工作时序。
进一步改进所述N管可控传输型绝热结构,所述电源是的功率时钟。
进一步改进所述N管可控传输型绝热结构,所述功率时钟输出梯形波每个周期工作时序划为四个阶段；
等待阶段T1，电源处于低电平状态；
逻辑赋值阶段T2,电源处于电平升高过程；
保持阶段T3,电源处于高电平状态；
能量回收阶段T4,电源处于电平降低过程。
本发明提供一种一位全加器，包括一位全加器第一输入端A连接同或门第一输入端、第一与门第一输入端、第二与门第一输入端和第三与门第一输入端，一位全加器第二输入端B连接同或门第二输入端,一位全加器第三输入端Ci连接第二与门第二输入端、反相器输入端和第四与门第二输入端，同或门输出端连接第一与门第二输入端和第二与门第一输入端，反相器输出端连接第三与门第二输入端，第一与门输出端和第二与门输出端分别连接第一或门两个输入端，第一或门输出端连接第一缓冲器输入端，第一缓冲器输出端作为一位全加器第一输出端Co，第三与门输出端和第四与门输出端分别连接第二或门两个输入端，第二缓冲器输出端作为一位全加器第二输出端S,所述反相器和缓冲器是上述任意一项所述的N管可控传输型绝热结构。
针对图1所示的静态互补逻辑反相器产生大功耗的问题，本发明提出了N管可控传输型绝热反相器/缓冲器。相比与图1所示的静态互补结构的反相器，本发明的N管可控传输型绝热型反相器/缓冲器电路原理图是一种双轨输入双轨输出结构，保证了电路的互补信号的存在并减少电路的短路功耗。
本发明基于N管可控传输型绝热结构的反相器/缓冲器由两部分构成：
1)逻辑赋值部分,由第一MOS 1与第二MOS 2构成，保证了电路的逻辑功能)，其中逻辑赋值部分第一MOS 1与第二MOS 2处于一边导通一边截止状态，减少了电路的短路功耗。
2)能够回收部分(由晶体管第三～第八MOS构成)，可以促使输出接点的能量(电荷)可以很大程度上的回收电源中去，这样对能量(电荷)进行往返的循环利用，很大程度上减少了电路的功耗。
参考图3所示，本发明提出的基于N管可控型绝热结构的反相器/缓冲器电路原理图、符号图及其相对应的功率时钟。该结构电路的供电电源由梯形波构成，该电源又称为功率时钟，一方面是对电路提供电，另一方面是电路工作的时序由该电源控制。该功率时钟分为四个阶段：等待阶段(T1)、逻辑赋值阶段(T2)、保持阶段(T3)、能量回收阶段(T4)。
设IN为高电平“1”，INb为低电平“0”。在等待阶段(T1)，由于功率时钟一直处于低电平状态，此时电路可以默认为IDEL状态。在预充求值期间，节点OUT被拉低为低电平“0”，在功率时钟从0上升到第八MOS阈值电压绝对值时，由于阈值电压的存在，OUTb此时将保持上一个状态的值，功率时钟的值是传不到节点OUTb，在这过程中会造成一定的能量损耗。当功率时钟第八MOS阈值电压得绝对值上升到电源VDD这一过程中，第八MOS和第六MOS导通，输出节点OUTb的电压可以无损耗的跟随着功率时钟CLK1变化，值得注意的是当功率时钟上升到VDD时，由于第六MOS阈值电压得存在，会产生一定的阈值损失，此时Y节点的电压最大为VDD-Vtn,(其中Vtn是第六MOS的阈值电压)。在保持阶段，由于功率时钟的电压一直保持在VDD，那么输出节点OUTb也跟随着功率时钟一直保持着VDD，Y节点为VDD-Vtn。在能量回收阶段，功率时钟开始从VDD下降到VDD-Vtn。这一过程中，输出节点OUTb的电压随着功率时钟从VDD下降到VDD-Vtn。当功率时钟CLK1下降到VDD-Vtn，第六MOS截止，此时的电压一直保持在VDD-Vtn这一个值，第六MOS一直处于导通状态，在功率时钟从VDD-Vtn下降到0过程中，第六MOS与第八MOS构成的传输门，输出节点将无损失的回收到功率时钟中去了。一个周期工作反复进行，这里不再重复阐述。当输入信号IN为低电平“0“，工作原理类似。理论上分析可知，本发明基于N管可控传输型绝热结构的反相器/缓冲器不仅实现了相对应的逻辑，而且很大程度上减少了电路的功耗。鉴于N管可控传输型绝热结构具有低功耗的特点，可以将一位全加器中所有的基本逻辑门均用基于N管可控型绝热逻辑门来替换，并采用了四相功率时钟来驱动,降低了功耗。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有反相器结构示意图。
图2是一种基于静态互补结构的一位全加器。
图3是本发明基于N管可控传输型绝热结构的反相器/缓冲器结构示意图。
图4是本发明电源时序示意图。
图5是本发明一位全加器的结构示意图。
图6是本发明基于N管可控传输型绝热结构的反相器/缓冲器的仿真波形示意图。
图7是本发明一位全加器的仿真波形示意图。
附图标记说明
第一～第六NMOS 1～6
第一～第二PMOS 7～8
PMOS M2
NMOS M1
第一～第六NMOS 1～6
第一～第二PMOS 7～8
电源(四项功率时钟)CLK1、CLK2、CLK3、CLK4
X、Y是电气节点
第一输出端OUT
第二输出端OUTb
N管可控传输型绝热结构第一输入端IN
N管可控传输型绝热结构第二输入端INb
一位全加器第一输入端A
一位全加器第二输入端B
一位全加器第三输入端Ci
一位全加器第一输出端Co
一位全加器第二输出端S
同或门9
反相器10
第一与门11
第二与门12
第三与门13
第四与门14
第一或门15
第二或门16
第一缓冲器17
第二缓冲器18
具体实施方式
如图3所示，本发明提供一种基于N管可控传输型绝热结构的反相器/缓冲器一实施例，包括：第一～第六NMOS 1～6,第一～第二PMOS 7～8和电源；
第一PMOS 7源极、第二PMOS 8源极、第三NMOS 3漏极、第四NMOS 4漏极、第五NMOS5漏极和第六NMOS 6漏极连接电源CLK1，第一PMOS 7栅极、第二PMOS 8漏极、第二NMOS 2漏极、第四NMOS 4源极和第六NMOS 6栅极连接在一起作为该结构第二输出端OUTb,第二PMOS8栅极、第一PMOS 7漏极、第一NMOS 1漏极、第三NMOS 3源极和第五NMOS 5栅极连接在一起作为该结构第一输出端OUT,第一NMOS 1栅极作为该结构第一输入端IN，第一NMOS 1源极连接地，第二NMOS 2栅极作为该结构第二输入端INb，第二NMOS 2源极连接地，第三NMOS 3栅极连接第五NMOS 5源极，第四NMOS 4栅极连接第六NMOS 6源极。
如图4所示，所述电源是输出梯形波的功率时钟。所述电源输出梯形波每个周期工作时序划为四个阶段；
等待阶段T1，电源处于低电平状态；
逻辑赋值阶段T2,电源处于电平升高过程；
保持阶段T3,电源处于高电平状态；
能量回收阶段T4,电源处于电平降低过程。
如图5所示，本发明提供一种一位全加器，包括一位全加器第一输入端A连接同或门第一输入端、第一与门第一输入端、第二与门第一输入端和第三与门第一输入端，一位全加器第二输入端B连接同或门第二输入端,一位全加器第三输入端Ci连接第二与门第二输入端、反相器输入端和第四与门第二输入端，同或门输出端连接第一与门第二输入端和第二与门第一输入端，反相器输出端连接第三与门第二输入端，第一与门输出端和第二与门输出端分别连接第一或门两个输入端，第一或门输出端连接第一缓冲器输入端，第一缓冲器输出端作为一位全加器第一输出端Co，第三与门输出端和第四与门输出端分别连接第二或门两个输入端，第二缓冲器输出端作为一位全加器第二输出端S,所述反相器和缓冲器是上述任意一项所述的N管可控传输型绝热结构。
如图6、7分别表示的是本发明基于N管可控传输型绝热结构的反相器/缓冲器、一位全加器的波形图。由仿真波形图可知，均实现了反相器/缓冲器、一位全加器的功能特性，说明该结构在设计上，功能是可以保证的。其中进位输出Co的产生，利用四相功率时钟CLK1、CLK2、CLK3、CLK4分别驱动绝热异或/同或、与门、或门、缓冲器来实现。当前一级电路进行能量回收，后一级电路进行等待，等待前一级电路的输出信号，然后开始进行逻辑赋值等操作。
求和位S的产生，则是利用一个绝热异或/同或、2个与门、或门和缓冲器来实现，采用了四相功率时钟驱动四级电路，实现正确的逻辑功能。
为了验证本发明基于N管可控传输型绝热一位全加器在功耗方面的优势，本实验基于55nm工艺平台。表1表示电源为1.2v，在100MHz、300MHz、500MHz工作频率下，负载分别为5pf、10pf、15pf下，通过Hspice软件工具，仿真基于静态互补结构一位全加器和基于N管可控传输型绝热一位全加器功耗。
表1
从表1中可以看出基于本发明基于N管可控传输型绝热结构一位全加器相对与静态互补结构一位全加器在功耗方面具有很大的优势。其中在工作频率为100MHz，负载为5pf、10fp、15pf下，本发明N管可控传输型绝热结构一位全加器相比较与静态互补结构电路功耗分别减少了52％，54％、55％。在频率300MHz下，负载为5pf、10fp、15pf下，本发明N管可控传输型绝热结构一位全加器相比较与静态互补结构电路功耗分别减少了57％，60％、63％。在频率500MHz下，负载为5pf、10fp、15pf下，本发明N管可控传输型绝热结构一位全加器相比较与静态互补结构电路功耗分别减少了64％，67％、71％。
从仿真数据可以看出，随着电路的工作频率和负载增大，基于N管可控传输型绝热结构一位全加器相相比较于传统静态互补结构一位全加器而言，功耗减少的程度越来越大。说明本发明的绝热结构在减少功耗方面越来越明显。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种N管可控传输型绝热结构,其特征在于，包括：第一～第八MOS(1～8)和电源；
第七MOS(7)第一连接端、第八MOS(8)第一连接端、第三MOS(3)第二连接端、第四MOS(4)第二连接端、第五MOS(5)第二连接端和第六MOS(6)第二连接端连接电源，第七MOS(7)第三连接端、第八MOS(8)第二连接端、第二MOS(2)第二连接端、第四MOS(4)第一连接端和第六MOS(6)第三连接端连接在一起作为该结构第二输出端(OUTb),第八MOS(8)第三连接端、第七MOS(7)第二连接端、第一MOS(1)第二连接端、第三MOS(3)第一连接端和第五MOS(5)第三连接端连接在一起作为该结构第一输出端(OUT),第一MOS(1)第三连接端作为该结构第一输入端(IN)，第一MOS(1)第一连接端连接地，第二MOS(2)第三连接端作为该结构第二输入端(INb)，第二MOS(2)第一连接端连接地，第三MOS(3)第三连接端连接第五MOS(5)第一连接端，第四MOS(4)第三连接端连接第六MOS(6)第一连接端。
2.如权利要求1所述N管可控传输型绝热结构,其特征在于：所述第一～第六MOS是NMOS，所述第七和第八MOS是PMOS。
3.如权利要求2所述N管可控传输型绝热结构,其特征在于：所述第一连接端是源极，所述第二连接端是漏极，所述第三连接端是栅极。
4.如权利要求1所述N管可控传输型绝热结构,其特征在于：所述电源能控制电路工作时序。
5.如权利要求4所述N管可控传输型绝热结构,其特征在于：所述电源是的功率时钟。
6.如权利要求5所述N管可控传输型绝热结构,其特征在于：所述功率时钟输出梯形波每个周期工作时序划为四个阶段；
等待阶段(T1)，电源处于低电平状态；
逻辑赋值阶段(T2),电源处于电平升高过程；
保持阶段(T3),电源处于高电平状态；
能量回收阶段(T4),电源处于电平降低过程。
7.一种一位全加器，包括一位全加器第一输入端(A)连接同或门第一输入端、第一与门第一输入端、第二与门第一输入端和第三与门第一输入端，一位全加器第二输入端(B)连接同或门第二输入端,一位全加器第三输入端(Ci)连接第二与门第二输入端、反相器输入端和第四与门第二输入端，同或门输出端连接第一与门第二输入端和第二与门第一输入端，反相器输出端连接第三与门第二输入端，第一与门输出端和第二与门输出端分别连接第一或门两个输入端，第一或门输出端连接第一缓冲器输入端，第一缓冲器输出端作为一位全加器第一输出端(Co)，第三与门输出端和第四与门输出端分别连接第二或门两个输入端，第二缓冲器输出端作为一位全加器第二输出端(S),其特征在于：所述反相器和缓冲器是权利要求1-6任意一项所述N管可控传输型绝热结构。
CN201811154202.6A 2018-09-30 2018-09-30 N管可控传输型绝热结构及其构成的一位全加器 Pending CN109150162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811154202.6A CN109150162A (zh) 2018-09-30 2018-09-30 N管可控传输型绝热结构及其构成的一位全加器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811154202.6A CN109150162A (zh) 2018-09-30 2018-09-30 N管可控传输型绝热结构及其构成的一位全加器

Publications (1)

Publication Number Publication Date
CN109150162A true CN109150162A (zh) 2019-01-04

Family

ID=64813701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811154202.6A Pending CN109150162A (zh) 2018-09-30 2018-09-30 N管可控传输型绝热结构及其构成的一位全加器

Country Status (1)

Country Link
CN (1) CN109150162A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986476A (en) * 1997-08-08 1999-11-16 Intel Corporation Method and apparatus for implementing a dynamic adiabatic logic family
US6009021A (en) * 1996-12-25 1999-12-28 Sharp Kabushiki Kaisha MOS logic circuit with hold operation
US20100073029A1 (en) * 2008-09-24 2010-03-25 Ci-Tong Hong Complementary Energy Path Adiabatic Logic
US20120200313A1 (en) * 2011-02-08 2012-08-09 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Apparatus for clocked power logic against power analysis attack
CN106452427A (zh) * 2016-09-21 2017-02-22 宁波大学 一种采用钟控传输门自举绝热电路及四级反相器/缓冲器
CN106452426A (zh) * 2016-09-21 2017-02-22 宁波大学 一种n管反馈型自举绝热电路及四级反相器/缓冲器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009021A (en) * 1996-12-25 1999-12-28 Sharp Kabushiki Kaisha MOS logic circuit with hold operation
US5986476A (en) * 1997-08-08 1999-11-16 Intel Corporation Method and apparatus for implementing a dynamic adiabatic logic family
US20100073029A1 (en) * 2008-09-24 2010-03-25 Ci-Tong Hong Complementary Energy Path Adiabatic Logic
US20120200313A1 (en) * 2011-02-08 2012-08-09 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Apparatus for clocked power logic against power analysis attack
CN106452427A (zh) * 2016-09-21 2017-02-22 宁波大学 一种采用钟控传输门自举绝热电路及四级反相器/缓冲器
CN106452426A (zh) * 2016-09-21 2017-02-22 宁波大学 一种n管反馈型自举绝热电路及四级反相器/缓冲器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
余峰: "低功耗自举绝热CMOS电路设计", 《中国优秀博硕士学位论文全文数据库信息科技辑》 *

Similar Documents

Publication Publication Date Title
CN104714589B (zh) 一种cmos片上直流负电压产生电路
CN102148614B (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN101356732A (zh) 脉冲发生器和使用了它的电子设备及脉冲发生方法
CN105529909A (zh) 功率管栅驱动电路及分段驱动方法
CN105720956B (zh) 一种基于FinFET器件的双时钟控制触发器
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
Li et al. Clocked CMOS adiabatic logic with low-power dissipation
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
Anuar et al. 4-bit ripple carry adder using two phase clocked adiabatic static CMOS logic
CN102386908B (zh) 一种绝热多米诺电路及绝热多米诺三值与门电路
CN109150162A (zh) N管可控传输型绝热结构及其构成的一位全加器
Pindoo et al. Power dissipation reduction using adiabatic logic techniques for CMOS inverter circuit
CN101529723B (zh) 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器
CN101977050B (zh) 一种新型绝热逻辑门电路
WO2014012005A1 (en) Adiabatic logic family
Luo et al. Single-phase adiabatic flip-flops and sequential circuits using improved CAL circuits
CN209545548U (zh) 一种信号传输电路
CN204633750U (zh) 自适应启动的环形振荡器
Anuar et al. Adiabatic logic versus CMOS for low power applications
Chanda et al. Ultra low-power sequential circuit implementation by a Quasi-Static Single phase Adiabatic Dynamic Logic (SPADL)
CN103152031B (zh) 无时钟状态回归骨牌逻辑门及相关的集成电路与估算方法
Bindal Adiabatic logic circuit design
CN1953325A (zh) 条件放电且脉冲驱动的cmos电平转换半动态触发器
Willingham et al. Asynchronous, quasi-adiabatic (Asynchrobatic) logic for low-power very wide data width applications
Arora et al. Adiabatic and Standard CMOS Interfaces at 90nm Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104

RJ01 Rejection of invention patent application after publication