CN109145511A - 一种mos管的栅极的交互式打孔方法 - Google Patents
一种mos管的栅极的交互式打孔方法 Download PDFInfo
- Publication number
- CN109145511A CN109145511A CN201811135670.9A CN201811135670A CN109145511A CN 109145511 A CN109145511 A CN 109145511A CN 201811135670 A CN201811135670 A CN 201811135670A CN 109145511 A CN109145511 A CN 109145511A
- Authority
- CN
- China
- Prior art keywords
- metal
- polysilicon
- contact hole
- interactive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Abstract
本发明公开一种MOS管的栅极的交互式打孔方法,利用EDA工具下的程序接口语言,构建一个配置交互式界面窗口的MOS管的栅极的交互式打孔函数。通过配置实现所述交互式打孔函数所在的脚本文件自动加载流程。在任意版图中执行所述脚本文件后,选定的一个或多个MOS管的输出指令信号,通过一个界面触发信号生成所述交互式界面窗口,实现对不同类型MOS管的多晶硅栅的打孔方向进行设置,并在界面功能控件信号的触发作用下,将所有选中的MOS管的多晶硅栅都按设置的方向进行了打孔操作。相对于现有技术,真正做到一个触发信号解决所有MOS管的多晶硅栅引出信号线的人工操作重复繁琐的问题。
Description
技术领域
本发明涉及集成电路版图自动化设计领域,尤其涉及一种MOS管的栅极的交互式打孔方法。
背景技术
半导体器件是多层层次堆叠的结构,其中不同金属层之间通过通孔层(VIAlayer)来建立电连接,而器件层则通过接触孔层(CONTACT layer)与最底层的金属层来建立电连接。这种结构要求所述的通孔或者接触孔与规定的电路良好对准以保证接触,并且通孔或者接触孔图案不能超出布线金属层覆盖范围。
随着集成电路集成度和规模的不断提高,版图趋向面积越来越小,器件越来越多的方向发展。MOS管作为集成电路构造的主力军,却不受版图设计者所喜爱。原因在于,面对版图中成千上万的MOS管,版图设计者必须不厌其烦地对每一个MOS管进行重复操作。譬如说MOS管的栅极打孔出线的操作,为了将MOS管的栅极引出,版图设计者必须手工计算确定打孔的个数。设计者通过调用金属多晶硅连接器件输入相应的打孔数,并在通过测量后的合适位置进行放置,最后补全多晶硅栅层次,其中,金属多晶硅连接器件位于与通孔层结构相似的接触孔层。因此,针对每一个MOS管,版图设计者都需要进行计算、测量、调用金属多晶硅连接器件、配置金属多晶硅连接器件的打孔数、补全多晶硅栅次几个重复、繁琐的操作,大大拉低了版图设计的效率,影响版图完成的进度,从而影响芯片交付的时间。
发明内容
本发明技术方案提出一种MOS管的栅极的交互式打孔方法,其技术方案如下:
一种MOS管的栅极的交互式打孔方法,该交互式打孔方法应用于待处理的版图单元中已选定的MOS管器件,该交互式打孔方法包括以下步骤:步骤1:当检测到界面触发信号时,生成一个交互式界面窗口以配置不同类型的MOS管的栅极的打孔方向信息;步骤2:当检测到所述交互式界面窗口的确认功能控件触发信号时,调用EDA工具中提供的相关程序接口函数,获取所述版图单元对应的工艺库的信息,包括第一预设金属层M1、多晶硅层POLY及接触孔CONTACT的层次规则信息;步骤3:配置已选定的MOS管器件的有源区DIFF的边界到达多晶硅层POLY的接触孔CONTACT的距离L7,同时配置扩宽后的第一预设金属层M1的宽度L5以实现第一预设金属层M1在扩宽后兼容其上一层金属走线;步骤4:根据步骤2中获取的所述层次规则信息,确定已选定的MOS管器件中多晶硅栅极GATE的尺寸大小信息及坐标信息;步骤5:根据步骤2中所述层次规则信息及步骤4中已选定的MOS管器件中多晶硅栅极GATE的尺寸大小信息,计算金属多晶硅连接器件POLY_M1中的接触孔CONTACT的个数;然后结合步骤4中得到的所述MOS管器件中多晶硅栅极GATE的尺寸大小信息及其坐标信息,以及步骤3中得到的所述MOS管器件的有源区DIFF的边界到达多晶硅层POLY的接触孔CONTACT的距离,确定金属多晶硅连接器件POLY_M1的位置信息,进而计算金属多晶硅连接器件POLY_M1中为覆盖接触孔CONTACT而扩宽的第一预设金属层M1的坐标信息和多晶硅栅极GATE的边界坐标信息;步骤6:调用EDA工具内置的打孔函数,并结合步骤4中得到的所述打孔方向信息、步骤5中得到的所述金属多晶硅连接器件POLY_M1的位置信息和接触孔CONTACT的个数、以及所述层次规则信息,对选定的不同类型的MOS管的多晶硅栅极GATE进行打孔操作;其中,所述打孔函数用于执行工艺库自带的金属多晶硅连接器件POLY_M1的打孔操作;步骤7:调用EDA工具内置的图形生成函数,并结合步骤5中得到扩宽的第一预设金属层M1的坐标信息及扩宽的第一预设金属层M1的宽度,控制第一预设金属层M1扩宽覆盖步骤6中打出的接触孔CONTACT;然后根据步骤5中得到的多晶硅栅极GATE的边界坐标信息,控制多晶硅层POLY补全覆盖金属多晶硅连接器件POLY_M1;其中,金属多晶硅连接器件POLY_M1和预设第一金属层M1为所述工艺库中自带的器件,预设第一金属层M1为金属多晶硅连接器件POLY_M1的金属层METAL1。
进一步地,所述层次规则信息是基于工艺库中自带的金属多晶硅连接器件POLY_M1所配置的,其包括:第一预设金属层M1包围接触孔CONTACT的最小包围间距L6、多晶硅层POLY包围接触孔CONTACT的最小包围间距L3、接触孔CONTACT的最小宽度L4以及其最小间距L2。
进一步地,上述步骤中所执行的操作方法构建成脚本文件中的一个交互式打孔函数。
进一步地,还包括,在检测到所述界面触发信号之前,配置所述交互式打孔函数所在的脚本文件自动加载。
进一步地,所述步骤2中,所述已选定的MOS管器件的有源区DIFF的边界到达多晶硅层POLY的接触孔CONTACT的距离L7、及扩宽的第一预设金属层M1’的宽度L5可以根据实际工艺需求而修改,并均满足特定的工艺库中预设尺寸范围和/或预设几何规则。
进一步地,所述步骤5中,金属多晶硅连接器件POLY_M1的接触孔个数为第一长度加上第二长度再减去第三长度的差值与第四长度的比值向下取整;若计算得到的比值小于2,则将打孔数重新配置为2;其中,第一长度为所述已选定的MOS管器件的尺寸大小信息中的多晶硅栅极GATE的长度L1;所述第二长度为接触孔CONTACT的最小间距L2;所述第三长度为多晶硅层POLY包围接触孔CONTACT的最小包围间距L3乘以2的结果;所述第四长度为接触孔CONTACT的最小宽度L4与接触孔CONTACT的最小间距L2的和。
进一步地,所述步骤5中,多晶硅栅极GATE的中心位置与扩宽的第一预设金属层M1’的中心位置保持一致。
进一步地,所述确认功能控件触发信号启动编译器执行所述步骤6中调用的所述打孔函数和所述步骤7中调用的所述图形生成函数。
该交互式打孔方法采用一个触发信号的方式触发交互式界面窗口来实现MOS管的栅极的自动打孔,达到不同类型器件打孔方向按照实际需求方向进行打孔操作的目的,从而一次性解决实际版图操作中,PMOS管的打孔方向与NMOS管的打孔方向通常不一致的问题。同时本技术方案通过计算获得接触孔的打孔数目的最大值,从而保证在MOS管器件多晶硅栅极打孔的高冗余性、高可靠性、高均匀性以及较低的寄生电阻特性。
本技术方案不仅可以一次性完成所有选中的MOS管的多晶硅栅极GATE特定方向的打孔行为,而且还在传统的打孔操作基础上扩展了第一预设金属层M1的宽度,且第一预设金属层M1的中心位置与金属多晶硅连接器件POLY_M1的中心位置保持一致,使得MOS管的栅极端能通过任意底层金属层引出,且不违反物理设计规则,保证出线的灵活性、均匀性。
附图说明
图1为本发明实施例提供的一种MOS管的栅极的交互式打孔方法流程图;
图2为本发明实施例提供的一种用于确定不同类型MOS管的栅极的打孔方向的交互式界面窗口的示意图;
图3为本发明实施例提供的基于所述交互式打孔方法的补全覆盖后的金属多晶硅连接器件POLY_M1的版图示意图;
图4为本发明实施例提供的NMOS管的栅极基于所述交互式打孔方法前后的版图设计示意图,左侧为打孔前的版图示意图,右侧为打孔后的版图示意图;
图5为本发明实施例提供的PMOS管的栅极基于所述交互式打孔方法前后的版图设计示意图,左侧为打孔前的版图示意图,右侧为打孔后的版图示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行详细描述。应当理解,下面所描述的具体实施例仅用于解释本发明,并不用于限定本发明。
本发明实施例提供一种MOS管的栅极的交互式打孔方法,由于该交互式打孔方法应用于待处理的版图单元中已选定的MOS管器件,所以先根据外界的鼠标设备输入在计算机系统中产生的输出指令信号,从而实现计算机系统在EDA工具的当前版图界面中选定一个或多个待处理的MOS管器件。其中,所述当前版图界面是包括PMOS管或NMOS管的任意版图界面。需要说明的是,下面提及的金属多晶硅连接器件POLY_M1为工艺库中自带的。
如图1所示,所述交互式打孔方法具体包括:
步骤S101:当计算机系统检测到界面触发信号时,在EDA工具的当前版图界面中生成一个交互式界面窗口,用来配置不同类型的MOS管的多晶硅栅极GATE的打孔方向信息。如图2所示,本发明实施例的交互式界面窗口mosGateContact中,配置有用于调节不同类型的MOS管的多晶硅栅极GATE的打孔方向的功能控件。当调节PMOS管打孔方向指示框pmosConDire对应的功能按键控件为down时,PMOS管的栅极打孔方向为PMOS管的多晶硅栅极GATE所对应版图的下方;当NMOS管打孔方向调节指示框nmosConDire对应的功能控件为up时,调整NMOS管的栅极打孔方向为NMOS管的多晶硅栅极GATE所对应版图的上方。
步骤S102:当检测到交互式界面窗口mosGateContact中的OK键或apply键控件的对应的确认功能控件触发信号时,调用EDA工具中提供的相关程序接口函数,获取所述版图单元对应的工艺库的信息,包括第一预设金属层、多晶硅及接触孔的层次规则信息;如图3所示,所述层次规则信息包括:基于工艺库中自带的金属多晶硅连接器件POLY_M1所配置的第一预设金属层M1包围接触孔CONTACT的最小包围间距L6、多晶硅层POLY包围接触孔CONTACT的最小包围间距L3、接触孔CONTACT的最小宽度L4以及其最小间距L2;所述层次规则信息是直接从版图库对应的工艺库中读取得到,并不需要额外配置。
需要说明的是,多晶硅层POLY是金属多晶硅连接器件POLY_M1或MOS管器件的其中一种物理层,多晶硅栅极GATE可以作为MOS管器件的栅极。
步骤S103:如图4或图5所示,配置已选定的MOS管器件的有源区DIFF的边界到达多晶硅栅极GATE的接触孔CONTACT的距离L7,同时配置扩宽后的第一预设金属层M1’的宽度L5以实现第一预设金属层M1扩宽后兼容其上一层金属走线,并保证扩宽后的第一预设金属层M1’出线不违反物理设计规则。由于所述已选定MOS管器件有源区DIFF的边界到达多晶硅层POLY的接触孔CONTACT的距离L7,以及扩宽后的第一预设金属层M1’的宽度L5都是预定义的信息,使得所述交互式打孔方法适用于不同工艺的版图中,从而提高所述交互式打孔方法的通用性。前述预定义的信息均满足特定的工艺库中预设尺寸范围和/或预设几何规则。
步骤S104:根据步骤S102中获取的所述层次规则信息中各物理层次包围接触孔的最小包围间距进行数据推算及坐标数据转换,从而确定已选定的MOS管器件中多晶硅栅极GATE的尺寸大小信息以及坐标信息,包括多晶硅栅极GATE的长度和多晶硅栅极GATE的宽度。
步骤S105:根据第一预设金属层M1包围接触孔CONTACT的最小包围间距L7、多晶硅层POLY包围接触孔CONTACT的最小包围间距L3、接触孔CONTACT的最小宽度L4、接触孔CONTACT之间的最小间距L2,以及步骤S104中所述已选定的MOS管器件中多晶硅栅极GATE的尺寸大小信息,计算确定金属多晶硅连接器件POLY_M1中的接触孔个数;然后结合步骤S104中得到的所述已选定的MOS管中多晶硅栅极GATE的尺寸大小信息及其坐标信息,以及步骤S103中得到的所述MOS管器件的有源区DIFF的边界到达多晶硅层POLY的接触孔CONTACT的距离L7,计算金属多晶硅连接器件POLY_M1被调用时所设置的位置信息,包括其边界坐标信息。基于金属多晶硅连接器件POLY_M1的位置信息,进一步计算确定金属多晶硅连接器件POLY_M1中第一预设金属层M1扩宽得到的第一预设金属层M1’所达到的坐标信息;同时根据金属多晶硅连接器件POLY_M1的位置信息,确定后续步骤中所述已选定的MOS管器件的多晶硅栅层POLY补全覆盖金属多晶硅连接器件POLY_M1后,MOS管器件的多晶硅栅极GATE的边界坐标信息。
具体地,金属多晶硅连接器件POLY_M1的接触孔个数为第一长度加上第二长度再减去第三长度的差值与第四长度的比值向下取整;若计算得到的比值小于2,则将打孔数重新配置为2。如图3所示,第一长度为所述已选定的MOS管器件的尺寸大小信息中的多晶硅栅极GATE的长度L1,所述第二长度为接触孔CONTACT的最小间距L2;所述第三长度为多晶硅层POLY包围接触孔CONTACT的最小包围间距L3乘以2的结果,所述第四长度为接触孔CONTACT的最小宽度L4与接触孔CONTACT的最小间距L2的和,则金属多晶硅连接器件POLY_M1的接触孔个数为:
步骤S106:调用EDA工具内置的打孔函数,所述打孔函数指定用于处理工艺库自带的金属多晶硅连接器件POLY_M1的打孔操作;然后将步骤S105中配置的所述打孔方向信息、步骤S105中计算得到的金属多晶硅连接器件POLY_M1的位置信息和金属多晶硅连接器件POLY_M1的接触孔个数、接触孔CONTACT的最小宽度L4以及其最小间距L2作为参数传入所述打孔函数,从而完成对选定的不同类型的MOS管的多晶硅栅极GATE上进行间隔打孔操作。
步骤S107:基于金属多晶硅连接器件POLY_M1的位置信息,调用EDA工具内置的图形生成函数,并结合步骤S105中计算得到的扩宽后的第一预设金属层M1’的坐标信息、以及步骤S102中配置的扩宽后的第一预设金属层M1’的宽度L5,控制所第一预设金属层M1扩宽覆盖步骤S106中打下的接触孔CONTACT;然后根据步骤S105计算得到的补全金属多晶硅连接器件POLY_M1后的多晶硅层POLY’ 所达到的边界坐标信息,控制多晶硅层POLY补全覆盖金属多晶硅连接器件POLY_M1,使得MOS管的多晶硅栅极GATE通过金属多晶硅连接器件POLY_M1建立栅极与第一预设金属层M1的连接关系。前述交互式打孔方法保证了MOS管的多晶硅栅极GATE通过扩宽的第一预设金属层M1’引出的信号线的均匀性,同时兼容了通过其上层金属层引出多晶硅栅极GATE信号的方式,灵活性较高,提高了版图设计效率,缩短版图绘制时间,以保证芯片能按时交付。
优选地,所述确认功能控件触发信号启动编译器执行所述打孔函数和所述图形生成函数,从而调整多晶硅栅极GATE的中心位置与扩宽的第一预设金属层M1’的中心位置保持一致,使得MOS管的多晶硅栅极GATE通过接触孔CONTACT更加有效地从扩宽的第一预设金属层M1’引出信号线。之所以调整多晶硅栅极GATE的中心位置与扩宽的第一预设金属层M1’的中心位置保持一致,其原因在于保证信号由第一预设金属层M1传入MOS管器件的多晶硅层POLY的均匀性。
需要说明的是,结合图4和图5可知,所述打孔操作及图层生成操作生成的金属多晶硅连接器件M1、扩宽的第一预设金属层M1’图层以及补全金属多晶硅连接器件M1的多晶硅层POLY’图层均满足特定工艺库中预设尺寸范围和/或预设几何设计规则。
作为本发明实施例,上述步骤中所执行的操作方法构建成脚本文件中的一个交互式打孔函数。在检测到所述界面触发信号之前,配置所述交互式打孔函数所在的脚本文件自动加载,使得当检测到所述界面触发信号后,所述交互式打孔函数开始执行。然后,计算机系统会自动解析出定义的器件类型、尺寸大小,以及金属多晶硅连接器件POLY_M1的层次规则信息,并自动产生一个交互式界面窗口以配置不同类型的MOS管的栅极的打孔方向信息,其中交互式界面窗口由所述脚本文件中对应的界面控件函数执行而生成,同时自动建立不同类型MOS管与工艺库的索引,在后续启动编译器执行所述打孔函数和所述图形生成函数时,即可根据索引找到需要调用的参数。
作为本发明实施例,如图4所示,被选中的没进行打孔操作的是左侧的第一NMOS管的版图示意图,第一NMOS管的版图示意图包括源极S的扩散区DIFF内的金属层METAL1及其对应的接触孔CONTACT、漏极D的扩散区内的金属层METAL1及其对应的接触孔CONTACT,还有多晶硅栅极GATE的多晶硅层POLY。在本发明实施例中,由于所述步骤S104调节NMOS管打孔方向指示框nmosConDire对应的功能按键控件为up,所以第一NMOS管的栅极打孔方向为第一NMOS管的多晶硅栅极GATE的正上方,则产生图4右侧的完成打孔操作以及图层生成操作后得到的版图示意图,即第二NMOS管的版图示意图。所述快捷键启动执行所述脚本文件后,会生成第二NMOS管中的金属多晶硅连接器件POLY_M1。如图4所示,第二NMOS管的多晶硅层POLY比第一NMOS管的延伸长度大,其具体的延伸目的位置由所述已选定MOS管器件有源区DIFF的边界到达多晶硅层POLY’的接触孔CONTACT的距离L7确定。具体地,如图4所示,在第二NMOS管的多晶硅栅极GATE的正上方延伸方向上,第二NMOS管的多晶硅栅极GATE内部的粗线方框内为调用工艺库自带的金属多晶硅连接器件POLY_M1;金属多晶硅连接器件POLY_M1内包括扩宽的第一预设金属层M1’,用来覆盖金属多晶硅连接器件POLY_M1经过执行所述打孔函数而得到的接触孔CONTACT,其中,扩宽的第一预设金属层M1’ 是金属多晶硅连接器件POLY_M1中的第一预设金属层M1执行所述图形生成函数后生成的;另外,与第二NMOS管的多晶硅栅极GATE边界重合的较大的粗线方框内为补全金属多晶硅连接器件POLY_M1的多晶硅层POLY’图层,其中,多晶硅层POLY’是第二NMOS管的多晶硅栅GATE执行所述图形生成函数后生成的。
作为本发明的另一实施例,如图5所示,被选中的没进行打孔操作的是左侧的第一PMOS管的版图示意图,第一PMOS管的版图示意图包括源极S的扩散区DIFF内的金属层METAL1及其对应的接触孔CONTACT、漏极D的扩散区内的金属层METAL1及其对应的接触孔CONTACT,还有多晶硅栅极GATE的多晶硅层POLY。在本发明实施例中,由于所述步骤S104调节PMOS管打孔方向指示框pmosConDire对应的功能按键控件为down,所以第一PMOS管的栅极打孔方向为第一PMOS管的多晶硅栅GATE的正下方,则产生图5右侧的完成打孔操作以及图层生成操作后得到的版图示意图,即第二PMOS管的版图示意图。所述快捷键启动执行所述脚本文件后,会形成第二PMOS管中的金属多晶硅连接器件POLY_M1。如图5所示,第二PMOS管的多晶硅层POLY比第一PMOS管的延伸长度大,其具体的延伸目的位置由所述已选定MOS管器件有源区DIFF的边界到达多晶硅层POLY’的接触孔CONTACT的距离L7确定。具体地,如图5所示,在第二PMOS管的多晶硅栅极GATE的正下方延伸方向上,第二PMOS管的多晶硅栅极GATE内部的粗线方框内为调用工艺库自带的金属多晶硅连接器件POLY_M1;金属多晶硅连接器件POLY_M1内包括扩宽的第一预设金属层M1’,用来覆盖金属多晶硅连接器件POLY_M1经过执行所述打孔函数而得到的接触孔CONTACT,其中,扩宽的第一预设金属层M1’ 是金属多晶硅连接器件POLY_M1中的第一预设金属层M1执行所述图形生成函数后生成的。与第二PMOS管的多晶硅栅极GATE边界重合的较大的粗线方框内为补全金属多晶硅连接器POLY_M1的多晶硅层POLY’图层,其中,多晶硅层POLY’是第二PMOS管的多晶硅栅极GATE执行所述图形生成函数后生成的。
需要说明的是,第一预设金属层M1和扩宽的第一预设金属层M1’都属于金属层METAL1这一物理层次。
前述实施例通过执行所述脚本文件,并配合所述交互式界面窗口的配置作用,按照定义的工艺规则信息对MOS管的金属层进行打孔。通过计算确定金属多晶硅连接器件POLY_M1中的接触孔个数、以及扩宽后的第一预设金属层M1’的坐标信息、以及多晶硅层POLY补全金属多晶硅连接器件POLY_M1后MOS管器件多晶硅栅极GATE的边界坐标信息,可以准确获得接触孔CONTACT的打孔数目的最大值,从而保证在MOS管器件多晶硅栅极GATE打孔的高冗余性、高可靠性、高均匀性以及较低的寄生电阻特性,也避免接触孔CONTACT之间出现互连线设计规则违规,从而提高打孔操作的准确度和均匀性,提高芯片的良品率和性能。
以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种MOS管的栅极的交互式打孔方法,该交互式打孔方法应用于待处理的版图单元中已选定的MOS管器件,该交互式打孔方法包括以下步骤:
步骤1:当检测到界面触发信号时,生成一个交互式界面窗口以配置不同类型的MOS管的栅极的打孔方向信息;
步骤2:当检测到所述交互式界面窗口的确认功能控件触发信号时,调用EDA工具中提供的相关程序接口函数,获取所述版图单元对应的工艺库的信息,包括第一预设金属层、多晶硅层及接触孔的层次规则信息;
步骤3:配置已选定的MOS管器件的有源区的边界到达所述多晶硅层的接触孔的距离,同时配置扩宽后的所述第一预设金属层的宽度以实现所述第一预设金属层在扩宽后兼容其上一层金属走线;
步骤4:根据步骤2中获取的所述层次规则信息,确定已选定的MOS管器件中多晶硅栅极的尺寸大小信息及坐标信息;
步骤5:根据步骤2中所述层次规则信息及步骤4中已选定的MOS管器件中所述多晶硅栅极的尺寸大小信息,计算金属多晶硅连接器件中的接触孔个数;然后结合步骤2中得到的所述MOS管器件中所述多晶硅栅极的尺寸大小信息及其坐标信息,以及步骤3中得到的所述MOS管器件的有源区的边界到达所述多晶硅层的接触孔的距离,确定所述金属多晶硅连接器件的位置信息,进而计算所述金属多晶硅连接器件中为覆盖接触孔而扩宽的所述第一预设金属层的坐标信息和所述多晶硅栅极的边界坐标信息;
步骤6:调用EDA工具内置的打孔函数,并结合步骤1中得到的所述打孔方向信息、步骤5中得到的所述金属多晶硅连接器件的位置信息和所述接触孔个数、以及所述层次规则信息,对选定的不同类型的MOS管的所述多晶硅栅极进行打孔操作;其中,所述打孔函数用于执行工艺库自带的金属多晶硅连接器件的打孔操作;
步骤7:调用EDA工具内置的图形生成函数,并结合步骤5中得到扩宽的所述第一预设金属层的坐标信息及扩宽的所述第一预设金属层的宽度,控制所述第一预设金属层扩宽覆盖步骤6中打出的接触孔;然后根据步骤5中得到的所述多晶硅栅极的边界坐标信息,控制所述多晶硅层补全覆盖所述金属多晶硅连接器件;
其中,所述金属多晶硅连接器件为所述工艺库中自带的器件,而所述预设第一金属层为所述金属多晶硅连接器件的金属层。
2.根据权利要求1所述交互式打孔方法,其特征在于,所述层次规则信息是基于工艺库中自带的金属多晶硅连接器件所配置的,其包括:所述第一预设金属层包围接触孔的最小包围间距、多晶硅层包围接触孔的最小包围间距、接触孔的最小宽度以及其最小间距。
3.根据权利要求1和权利要求2任一项所述交互式打孔方法,其特征在于,上述步骤中所执行的操作方法构建成脚本文件中的一个交互式打孔函数。
4.根据权利要求3所述交互式打孔方法,其特征在于,还包括,在检测到所述界面触发信号之前,配置所述交互式打孔函数所在的脚本文件自动加载。
5.根据权利要求1所述交互式打孔方法,其特征在于,所述步骤3中,所述已选定的MOS管器件的有源区的边界到达所述多晶硅层的接触孔的距离、及所述扩宽的所述第一预设金属层的宽度可以根据实际工艺需求而修改,并均满足特定的工艺库中预设尺寸范围和/或预设几何规则。
6.根据权利要求1和权利要求2任一所述交互式打孔方法,其特征在于,所述步骤5中,所述金属多晶硅连接器件的接触孔个数为第一长度加上第二长度再减去第三长度的差值与第四长度的比值向下取整;若计算得到的比值小于2,则将打孔数重新配置为2;
其中,第一长度为所述已选定的MOS管器件的尺寸大小信息中的所述多晶硅栅极的长度;所述第二长度为所述接触孔的最小间距;所述第三长度为所述多晶硅层包围接触孔的最小包围间距乘以2的结果;所述第四长度为所述接触孔的最小宽度与所述接触孔的最小间距的和。
7.根据权利要求1所述交互式打孔方法,其特征在于,所述步骤5中,所述多晶硅栅极的中心位置与所述扩宽的所述第一预设金属层的中心位置保持一致。
8.根据权利要求1所述交互式打孔方法,其特征在于,所述确认功能控件触发信号启动编译器执行所述步骤6中调用的所述打孔函数和所述步骤7中调用的所述图形生成函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811135670.9A CN109145511B (zh) | 2018-09-28 | 2018-09-28 | 一种mos管的栅极的交互式打孔方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811135670.9A CN109145511B (zh) | 2018-09-28 | 2018-09-28 | 一种mos管的栅极的交互式打孔方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109145511A true CN109145511A (zh) | 2019-01-04 |
CN109145511B CN109145511B (zh) | 2022-11-15 |
Family
ID=64812908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811135670.9A Active CN109145511B (zh) | 2018-09-28 | 2018-09-28 | 一种mos管的栅极的交互式打孔方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109145511B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113020657A (zh) * | 2021-03-19 | 2021-06-25 | 重庆运城制版有限公司 | 短版镗孔加工装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266798A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 半導体集積回路の設計方法 |
JPH08278985A (ja) * | 1995-04-04 | 1996-10-22 | Mitsubishi Electric Corp | コンパクション装置 |
CN1310883A (zh) * | 1999-04-28 | 2001-08-29 | 高等技术学院 | 掩模可配置的智能功率电路-应用和g s-nmos器件 |
US6389583B1 (en) * | 1999-01-25 | 2002-05-14 | Sanyo Electric Co., Ltd. | Semiconductor device and method for pattern layout for the same using total size of transistors |
CN101794777A (zh) * | 2009-01-22 | 2010-08-04 | 台湾积体电路制造股份有限公司 | 用于可编程晶体管阵列的电路和方法 |
US20120241986A1 (en) * | 2011-03-23 | 2012-09-27 | Synopsys, Inc. | Pin Routing in Standard Cells |
US20180090514A1 (en) * | 2016-09-26 | 2018-03-29 | International Business Machines Corporation | Programmable integrated circuit standard cell |
-
2018
- 2018-09-28 CN CN201811135670.9A patent/CN109145511B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266798A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 半導体集積回路の設計方法 |
JPH08278985A (ja) * | 1995-04-04 | 1996-10-22 | Mitsubishi Electric Corp | コンパクション装置 |
US6389583B1 (en) * | 1999-01-25 | 2002-05-14 | Sanyo Electric Co., Ltd. | Semiconductor device and method for pattern layout for the same using total size of transistors |
CN1310883A (zh) * | 1999-04-28 | 2001-08-29 | 高等技术学院 | 掩模可配置的智能功率电路-应用和g s-nmos器件 |
CN101794777A (zh) * | 2009-01-22 | 2010-08-04 | 台湾积体电路制造股份有限公司 | 用于可编程晶体管阵列的电路和方法 |
US20120241986A1 (en) * | 2011-03-23 | 2012-09-27 | Synopsys, Inc. | Pin Routing in Standard Cells |
US20180090514A1 (en) * | 2016-09-26 | 2018-03-29 | International Business Machines Corporation | Programmable integrated circuit standard cell |
Non-Patent Citations (1)
Title |
---|
孙秋冬等: "晶体管放大特性的交互设计", 《计算机仿真》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113020657A (zh) * | 2021-03-19 | 2021-06-25 | 重庆运城制版有限公司 | 短版镗孔加工装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109145511B (zh) | 2022-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170091367A1 (en) | Alternative hierarchical views of a circuit design | |
US6378115B1 (en) | LSI manufacturing method and recording medium for storing layout software | |
CN110968983B (zh) | 一种交互式布线方法 | |
CN111428435B (zh) | 一种集成电路版图功耗优化方法及装置 | |
US20120232855A1 (en) | Method for the construction of vertical power transistors with differing powers by combination of pre-defined part pieces | |
CN109145511A (zh) | 一种mos管的栅极的交互式打孔方法 | |
CN102841953A (zh) | 一种基于宏设计集成电路版图的方法 | |
JP2007286691A (ja) | 集積回路設計装置 | |
CN108363845A (zh) | 电网愈合技术 | |
US20080059934A1 (en) | Apparatus and method for designing semiconductor devices | |
US8319775B2 (en) | Method and apparatus for shaping a linear segment | |
CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
CN108828382A (zh) | 多芯片集成测试方法 | |
CN109492273A (zh) | 一种基于通孔的自动打孔方法 | |
JP2004258869A (ja) | 実装回路設計方法、実装回路設計システムおよび実装回路設計プログラム | |
CN101539956A (zh) | 信号线布设系统及方法 | |
US20050071797A1 (en) | Automatic layout system, layout model generation system, layout model verification system, and layout model | |
US6885046B2 (en) | Semiconductor integrated circuit configured to supply sufficient internal current | |
CN101271481B (zh) | 通孔组件辅助布设系统及方法 | |
CN112100975A (zh) | 一种版图设计的金属层自动连接方法 | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
CN109992808A (zh) | 一种快速生成参数化单元的方法 | |
CN111737946B (zh) | 一种依据轨道的交互式布线方法 | |
JPH0465428B2 (zh) | ||
JP2004165453A (ja) | 半導体集積回路、電源配線方法、及びコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |