CN109104195B - 一种数模转换电路、其使用方法及显示装置 - Google Patents

Abstract

本发明公开了一种数模转换电路、其使用方法及显示装置，数模转换电路包括：第一电阻串，2^m个第一选通器，第一电压选择器，第二电阻串，第二电压选择器和第二选通器；通过2^m个第一选通器、第一电压选择器和第二电压选择器的相互配合工作，使第二电阻串整体串接至第一电阻串进行进一步分压，可以在保证占用芯片面积较小的情况下，降低第二电阻串对第一电阻串的负载效应，提高DAC的精度，并且避免引入其他电路而影响DAC的精度，有利于提高产品的竞争力。

Description

一种数模转换电路、其使用方法及显示装置

技术领域

本发明涉及集成电路技术领域，尤指一种数模转换电路、其使用方法及显示装置。

背景技术

数模转换电路(DAC，Digital to analog converter)作为数字和模拟电路接口必不可少，已经越来越多的应用于信号采集、数字通讯、自动控制等技术中。DAC的性能(面积、功耗、精度等)直接影响到整个系统的品质和性能。

目前，DAC中需要的开关数目较多，导致其结构复杂，占用芯片的面积比较大，功耗也比较高，不利于提高产品的竞争力。

发明内容

本发明实施例提供了一种数模转换电路、其使用方法及显示装置，用以解决现有技术中存在的DAC占用芯片的面积较大且功耗较高的问题。

本发明实施例提供了一种数模转换电路，包括：第一电阻串，2^m个第一选通器，第一电压选择器，第二电阻串，第二电压选择器和第二选通器；其中，

所述第一电阻串包括：串联于高电压参考信号端和低电压参考信号端之间的2^m对串联的第一电阻和第一开关，各所述第一电阻的阻值相同，各所述第一开关初始状态为导通；2^m个所述第一电阻构成2^m+1个第一分压端，且2^m+1个所述第一分压端与所述第一电压选择器的2^m+1个输入输出端一一对应，其中2^m个第一分压端通过所述2^m个第一选通器与2^m个输入输出端一一对应耦接，一个所述第一分压端直接与一个所述输入输出端耦接；

所述2^m个第一选通器用于在接收第一控制信号时，选择导通所述2^m个输入输出端与对应的2^m个所述第一开关的控制端；在接收第二控制信号时，选择导通2^m个所述输入输出端与对应的2^m个所述第一分压端；

所述第二电阻串包括：串联于所述第一电压选择器的高电压端和所述第二选通器之间的2ⁿ个第二电阻，所述第二电阻的阻值之和等于所述第一电阻的阻值；2ⁿ个所述第二电阻构成2ⁿ个第二分压端；

所述第二选通器用于在接收所述第一控制信号时，选择导通所述第一电压选择器的低电压端接地；在接收所述第二控制信号时，选择导通所述第一电压选择器的低电压端与所述第二电阻串；

所述第一电压选择器用于在所述低电压端接地时，根据接收到的m位数字信号，选择断开的所述第一开关；在所述低电压端连接所述第二电阻串时，根据接收到的m位数字信号，选择将所述第二电阻串代替与断开的所述第一开关成对的所述第一电阻，串接至所述第一电阻串；

所述第二电压选择器用于根据接收到的n位数字信号，选择一路所述第二分压端的电压信号输出。

可选地，在本发明实施例提供的数模转换电路中，所述第一电压选择器包括：具有m位二进制数字信号的第一开关树，第一开关树具有

个第二开关；所述m位数字信号的输入顺序为倒序，所述第一开关树的2^m+1个输入输出端分别与所述2^m+1个第一分压端按照设定规律耦接，以使所述第一电压选择器的高电压端和低电压端分别输出在所述第一分压端为相邻的电压。

可选地，在本发明实施例提供的数模转换电路中，所述第二电压选择器包括：具有n位二进制数字信号的第二开关树，第二开关树具有

个第三开关；所述n位数字信号的输入顺序为正序，所述第二开关树的2ⁿ个输入端分别与所述2ⁿ个第二分压端按照输入电压线性的顺序一一对应耦接。

可选地，在本发明实施例提供的数模转换电路中，所述m＝n，且所述第二电阻的阻值为第一电阻的1/2^m。

可选地，在本发明实施例提供的数模转换电路中，所述2^m个第一选通器的控制端与控制信号端耦接，所述2^m个第一选通器的第一端与对应的所述2^m个第一分压端耦接，所述2^m个第一选通器的第二端与对应的所述2^m个第一开关的控制端耦接，所述2^m个第一选通器的第三端与所述2^m个输入输出端耦接；

所述第二选通器的控制端与所述控制信号端耦接，所述第二选通器的第一端与所述第二电阻串耦接，所述第二选通器的第二端接地，所述第二选通器的第三端与所述低电压端耦接。

可选地，在本发明实施例提供的数模转换电路中，所述第一选通器和所述第二选通器包括：第一薄膜晶体管、第二薄膜晶体管和反相器；

所述反相器的输入端和所述第二薄膜晶体管的栅极均作为控制端，所述反相器的输出端与第一薄膜晶体管的栅极耦接；

所述第一薄膜晶体管的源极和第二薄膜晶体管的漏极相连且作为第三端；

所述第一薄膜晶体管的漏极作为第二端，所述第二薄膜晶体管的源极作为第一端。

可选地，在本发明实施例提供的数模转换电路中，还包括：与所述第二电压选择器的电压输出端连接的缓存器。

可选地，在本发明实施例提供的数模转换电路中，还包括：连接于所述输入输出端与对应的所述第一开关的控制端之间的锁存器。

另一方面，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种数模转换电路。

另一方面，本发明实施例还提供了一种本发明实施例提供的上述任一种数模转换电路的驱动方法包括：预译码阶段和译码阶段；

在所述预译码阶段，所述第一电压选择器根据接收到的m位数字信号，选择断开的所述第一开关；

在所述译码阶段，所述第一电压选择器根据接收到的m位数字信号，选择将所述第二电阻串代替与断开的所述第一开关成对的所述第一电阻串接至所述第一电阻串；选择一路所述第二分压端的电压信号输出。

本发明有益效果如下：

本发明实施例提供了一种数模转换电路、其使用方法及显示装置，数模转换电路包括：第一电阻串，2^m个第一选通器，第一电压选择器，第二电阻串，第二电压选择器和第二选通器；第一电阻串包括串联于高电压参考信号端和低电压参考信号端之间的2^m对串联的第一电阻和第一开关；第一电阻串中的2^m个第一电阻构成2^m+1个第一分压端；2^m个第一选通器在接收第一控制信号时，选择导通2^m个输入输出端与对应的2^m个第一开关的控制端，同时第二选通器选择导通第一电压选择器的低电压端接地，使第一电压选择器根据接收到的m位数字信号，选择断开的第一开关；2^m个第一选通器在接收第二控制信号时，选择导通2^m个输入输出端与对应的2^m个第一分压端，同时第二选通器选择导通第一电压选择器的低电压端与第二电阻串，使第一电压选择器根据接收到的m位数字信号，选择将第二电阻串代替与断开的第一开关成对的第一电阻，串接至第一电阻串，第二电压选择器根据接收到的n位数字信号，选择一路第二分压端的电压信号输出。由于采用第二电阻串整体串接至第一电阻串进行进一步分压，可以在保证占用芯片面积较小的情况下，降低第二电阻串对第一电阻串的负载效应，提高DAC的精度，并且避免引入其他电路而影响DAC的精度，有利于提高产品的竞争力。

附图说明

图1为现有技术中电阻串分压式DAC的结构示意图；

图2a和图2b分别为现有技术中两级电阻串DAC的结构示意图；

图3为本发明实施例提供的数模转换电路的具体结构示意图；

图4为本发明实施例提供的数模转换电路中的第一电压选择器的具体结构示意图；

图5为本发明实施例提供的数模转换电路中的第一电压选择器的另一种具体结构示意图；

图6为本发明实施例提供的数模转换电路中的第二电压选择器的具体结构示意图；

图7为本发明实施例提供的数模转换电路中的第一(第二)选通器的具体结构示意图；

图8为本发明实施例提供的数模转换电路中的锁存器的具体示意图；

图9为本发明实施例提供的数模转换电路的使用方法的流程图。

具体实施方式

电阻串分压式DAC具有结构简单，毛刺小，线性度好等优点，其结构如图1所示，随着精度的提高，其电压选择开关阵列呈指数增加，芯片面积也随之极具增加，因此传统结构的DAC不适合高精度应用场合。

为了解决上述问题，提出了一种典型的两级电阻串DAC，如图2a所示，分为两级，通常将第一级采用全局电阻串结构01，通过电压选择器从全局电阻串01选择两个相邻的电压，然后第二级通过通道电阻串02分压将第一级得到的相邻电压再进行精确分压，得到最终的模拟电压。其中，为了减小第二级通道电阻串02对第一级全局电阻串01的负载效应，该结构在两级电阻串之间插入两个单位增益缓冲器03。另一种典型的两级电阻串DAC，如图2b所示，也采用两级电阻串结构，第一级实现相邻电压的选择，第二级通过电阻串实现精确分压，与图2a结构不同的是，该结构DAC在第二级通道电阻串02上下两端插入了两个相同大小的电流源04。

上述两种两级电阻串DAC与传统的单级电阻串DAC相比，减小了开关数目，进而降低了芯片面积，但是也存在一些不足，如对于图2a所示的两级DAC中，由于在两级电阻串中间插入两个单位增益缓冲器03，使得电路功耗增加，同时由于工艺的失配，单位增益缓冲器03会存在失调电压，进而使得DAC也产生误差。对于图2b中两级结构DAC，电流源04的实现是通过MOS管构成的电流镜结构的电流源，考虑MOS沟道长度调制效应，电流源04的大小会受到第一级全局电阻串01输出电压的影响，使整个DAC的精度降低。

基于上述分析，传统的电阻串分压式DAC随精度提高，面积指数增加，不适合高精度应用。与电阻串分压式DAC相比，相同精度的两级电阻串DAC的面积虽然大大降低，但是两级电阻串DAC中为了减小第二级通道电阻串02对一级全局电阻串01的负载效应而引入的隔离电路会影响DAC精度，因此，如何进一步优化DAC结构，使其在降低面积的同时尽可能提高精度，是亟待解决的问题。

基于上述问题，本发明实施例提供了一种数模转换电路、其使用方法及显示装置，用以解决DAC占芯片面积大以及精度不高的问题。

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种数模转换电路，如图3所示，包括：第一电阻串10，2^m个第一选通器20，第一电压选择器30，第二电阻串50，第二电压选择器60和第二选通器40；其中，

第一电阻串10包括：串联于高电压参考信号端Vrefh和低电压参考信号端Vrefl之间的2^m(以m＝6为例)对串联的第一电阻Ra和第一开关Sx(x＝0,1……2^m-1，2^m)，各第一电阻Ra的阻值相同，各第一开关Sx初始状态为导通；2^m个第一电阻Ra构成2^m+1个第一分压端Vr(r＝0，1……2^m-1，2^m)，且2^m+1个第一分压端Vr与第一电压选择器30的2^m+1个输入输出端一一对应，其中2^m个第一分压端Vr通过2^m个第一选通器20与2^m个输入输出端一一对应耦接，一个第一分压端Vr直接与一个输入输出端耦接；

2^m个第一选通器20用于在接收第一控制信号时，选择导通2^m个输入输出端与对应的2^m个第一开关Sx的控制端；在接收第二控制信号时，选择导通2^m个输入输出端与对应的2^m个第一分压端Vr；

第二电阻串50包括：串联于第一电压选择器30的高电压端VH和第二选通器40之间的2ⁿ(以n＝6为例)个第二电阻Rb，第二电阻Rb的阻值之和等于第一电阻Ra的阻值；2ⁿ个第二电阻Rb构成2ⁿ个第二分压端；

第二选通器40用于在接收第一控制信号时，选择导通第一电压选择器30的低电压端VL接地GND；在接收第二控制信号时，选择导通第一电压选择器30的低电压端VL与第二电阻串50；

第一电压选择器30用于在低电压端VL接地GND时，根据接收到的m位数字信号，选择断开的第一开关Sx；在低电压端VL连接第二电阻串50时，根据接收到的m位数字信号，选择将第二电阻串50代替与断开的第一开关Sx成对的第一电阻Ra，串接至第一电阻串10；

第二电压选择器60用于根据接收到的n位数字信号，选择一路第二分压端的电压信号输出。

具体地，在本发明实施例提供的上述数模转换电路中，通过2^m个第一选通器20、第一电压选择器30和第二电压选择器60的相互配合工作，使第二电阻串50整体串接至第一电阻串10进行进一步分压，可以在保证占用芯片面积较小的情况下，降低第二电阻串50对第一电阻串10的负载效应，提高DAC的精度，并且避免引入其他电路而影响DAC的精度，有利于提高产品的竞争力。

可选地，在本发明实施例提供的上述数模转换电路中，如图4所示(以m＝6为例)，第一电压选择器30可以具体包括：具有m位二进制数字信号的第一开关树，第一开关树具有

个第二开关；m位数字信号的输入顺序为倒序，第一开关树的2^m+1个输入输出端分别与2^m+1个第一分压端Vr按照设定规律耦接，以使第一电压选择器30的高电压端VH和低电压端VL分别输出在第一分压端Vr为相邻的电压。

具体地，当第一开关树中m位数字信号选择正序输入时，为了可以产生相邻的一组灰阶电压输出，需要通过两个第一开关树配合，因此需要

个第二开关。而在本发明实施例提供的上述数模转换电路中，第一开关树中m位数字信号通过倒序输入，可以减少第一开关树中的开关数设置。而当第一开关树中m位数字信号选择倒序输入时，只需

就可以产生相邻的一组灰阶电压输出，相对于第一开关树中m位数字信号选择正序输入时第二开关数减少了

个第二开关，因此第一开关树中m位数字信号选择倒序输入时，可以降低第一开关树占芯片的面积。

具体地，在本发明实施例提供的数模转换电路中，当m＝6时，第一开关树具有138个第二开关，比两个6位正序输入的二进制数字信号的开关树少了

个开关，且m位数字信号的输入顺序为倒序(V63、V31、V47、……V16、V32、V0、V64)，其中VL、VH的公式为：

当6位数字信号(B11、B10、B9、B8、B7、B6)选中VL＝V0,则VH＝V1；当VL＝V63,则VH＝V64，因此可以产生相邻的一组灰阶电压输出。同理，以3位数字信号的开关树为例，如图5所示，当m＝3时，第一开关树具有20个第二开关，比两个3位正序输入的二进制数字信号的开关树少了

个开关，且3位个开关，且3位数字信号的输入顺序为倒序(V7、V0、V5、V1、V6、V2、V4、V0、V8)，当3位数字信号(B2、B1、B0)选中VL＝V0,则VH＝V1；当VL＝V7,则VH＝V8，因此3位二进制数字信号实现一组相邻灰阶电压输出。

可选地，在本发明实施例提供的上述数模转换电路中，如图6所示，第二电压选择器60可以包括：具有n位二进制数字信号的第二开关树，第二开关树具有

个第三开关；n位数字信号的输入顺序为正序，第二开关树的2ⁿ个输入端分别与2ⁿ个第二分压端按照输入电压线性的顺序一一对应耦接。

具体地，在本发明实施例提供的上述数模转换电路中，当n＝m时，有利于减少DAC开关数量的设置，缩小DAC占芯片的面积。当n＝m＝6时，第一电压选择器30的开关数量为138和第二电压选择器60的开关数量为126，第一电压选择器30的开关数量和第二电压选择器60的开关数量总和为264。当n≠m时，以n＝7、m＝5为例，第一电压选择器30的开关数量为72和第二电压选择器60的开关数量为252，第一电压选择器30的开关数量和第二电压选择器60的开关数量总和为324，第二电压选择器60的开关数量比n＝6时增加了60个开关。因此，当n＝m时，有利于减少DAC开关数量的设置，缩小DAC占芯片的面积。

可选地，在本发明实施例提供的上述数模转换电路中，m＝n，且第二电阻Rb的阻值一般为第一电阻Ra的1/2^m。

具体地，第二电阻Rb的阻值为第一电阻Ra的1/2^m，因此，第二电阻串50中的第二电阻Rb阻值总和等于第一电阻Ra的阻值，因此第一电压选择器30的低电压端VL连接第二电阻串50时，第二电阻串50可代替与断开的第一开关Sx成对的第一电阻Ra，串接至第一电阻串10，消除了现有技术中两级电阻串存在的负载效应，降低了第一分压端Vr的电压的损耗，提高了DAC的线性度。

可选地，在本发明实施例提供的上述数模转换电路中，如图3所示，2^m个第一选通器20的控制端与控制信号端SW1耦接，2^m个第一选通器20的第一端b与对应的2^m个第一分压端Vr耦接，2^m个第一选通器20的第二端a与对应的2^m个第一开关Sx的控制端耦接，2^m个第一选通器20的第三端c与2^m个输入输出端耦接；

第二选通器40的控制端与控制信号端SW1耦接，第二选通器40的第一端a与第二电阻串50耦接，第二选通器40的第二端b接地GND，第二选通器40的第三端c与低电压端VL耦接。

具体地，2^m个第一选通器20用于在接收第一控制信号时，选择导通2^m个输入输出端与对应的2^m个第一开关Sx的控制端；在接收第二控制信号时，选择导通2^m个输入输出端与对应的2^m个第一分压端Vr。第二选通器40用于在接收第一控制信号时，选择导通第一电压选择器30的低电压端VL接地GND；在接收第二控制信号时，选择导通第一电压选择器30的低电压端VL与第二电阻串50。

具体地，第一控制信号可以为高电位也可以为低电位，第二控制信号可以为高电位也可以为低电位，在此不限定；当第一控制信号为高电位时，第二控制信号为低电位；当第一控制信号位为低电位时，第二控制信号为高电位信号。

可选地，在本发明实施例提供的上述数模转换电路中，如图7所示，第一选通器20和第二选通器40具体可以包括：第一薄膜晶体管M1、第二薄膜晶体管M2和反相器G；

反相器G的输入端和第二薄膜晶体管M2的栅极均作为控制端，反相器G的输出端与第一薄膜晶体管M1的栅极耦接；

第一薄膜晶体管M1的源极和第二薄膜晶体管M2的漏极相连且作为第三端c；

第一薄膜晶体管M1的漏极作为第二端a，第二薄膜晶体管M2的源极作为第一端b。

具体地，反相器G用于将与控制信号端SW1的信号电位相反的信号输出至第一薄膜晶体管M1的控制端。

具体地，第一薄膜晶体管M1、M2可以为均N型薄膜晶体管，也可以均为P型薄膜晶体管，以简化制备工艺，在此不做限定；当第一晶体管M1为N型薄膜晶体管时，在控反相器G输出高电位时导通，在反相器G输出低电位时截止，当第一晶体管M1为P型薄膜晶体管时，在反相器G输出低电位时导通，在反相器G输出高电位时截止；当第二晶体管M2为N型薄膜晶体管时，在控制信号端SW1加载高电位时导通，在控制信号端SW1加载低电位时截止，当第二晶体管M2为P型薄膜晶体管时，在控制信号端SW1加载低电位时导通，在控制信号端SW1加载高电位时截止。

可选地，在本发明实施例提供的上述数模转换电路中，如图3所示，还可以包括：与第二电压选择器60的电压输出端连接的缓存器70。

具体地，在本发明实施例提供的数模转换电路中，将缓存器70与第二电压选择器60的电压输出端连接，可以提高整个DAC的驱动能力。

可选地，在本发明实施例提供的上述数模转换电路中，如图8所示，还可以包括：连接于输入输出端与对应的第一开关Sx的控制端之间的锁存器L。

具体地，当第一电压选择30根据接收到的m位数字信号，选择断开的第一开关Sx时，可以通过锁存器L保存第一电阻串10中第一开关Sx的通断状态一段时间。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种数模转换电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。该显示装置的实施可以参见上述数模转换电路的实施例，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种数模转换电路的驱动方法，如图9所示，包括：预译码阶段和译码阶段；

S901、在预译码阶段，第一电压选择器根据接收到的m位数字信号，选择断开的第一开关；

S902、在译码阶段，第一电压选择器根据接收到的m位数字信号，选择将第二电阻串代替与断开的第一开关成对的第一电阻串接至第一电阻串；选择一路第二分压端的电压信号输出。即第一电压选择器根据m位数字信号可以选择出第一电压选择器30的低电压端VL和高电位端VH的具体点位，同时第二电压选择器根据n位数字信号，将低电压端VL和高电位端VH进一步细分选择出确定的电压信号。

本发明实施例提供了一种数模转换电路、其使用方法及显示装置，数模转换电路包括：第一电阻串，2^m个第一选通器，第一电压选择器，第二电阻串，第二电压选择器和第二选通器；第一电阻串包括串联于高电压参考信号端和低电压参考信号端之间的2^m对串联的第一电阻和第一开关；第一电阻串中的2^m个第一电阻构成2^m+1个第一分压端；2^m个第一选通器在接收第一控制信号时，选择导通2^m个输入输出端与对应的2^m个第一开关的控制端，同时第二选通器选择导通第一电压选择器的低电压端接地，使第一电压选择器根据接收到的m位数字信号，选择断开的第一开关；2^m个第一选通器在接收第二控制信号时，选择导通2^m个输入输出端与对应的2^m个第一分压端，同时第二选通器选择导通第一电压选择器的低电压端与第二电阻串，使第一电压选择器根据接收到的m位数字信号，选择将第二电阻串代替与断开的第一开关成对的第一电阻，串接至第一电阻串，第二电压选择器根据接收到的n位数字信号，选择一路第二分压端的电压信号输出。由于采用第二电阻串整体串接至第一电阻串进行进一步分压，可以在保证占用芯片面积较小的情况下，降低第二电阻串对第一电阻串的负载效应，提高DAC的精度，并且避免引入其他电路而影响DAC的精度，有利于提高产品的竞争力。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种数模转换电路，其特征在于，包括：第一电阻串，2^m个第一选通器，第一电压选择器，第二电阻串，第二电压选择器和第二选通器；其中，

所述第一电阻串包括：串联于高电压参考信号端和低电压参考信号端之间的2^m对串联的第一电阻和第一开关，各所述第一电阻的阻值相同，各所述第一开关初始状态为导通；2^m个所述第一电阻构成2^m+1个第一分压端，且2^m+1个所述第一分压端与所述第一电压选择器的2^m+1个输入端一一对应，其中2^m个第一分压端通过所述2^m个第一选通器与2^m个输入端一一对应耦接，一个所述第一分压端直接与一个所述输入端耦接；

所述2^m个第一选通器用于在接收第一控制信号时，选择导通所述2^m个输入端与对应的2^m个所述第一开关的控制端；在接收第二控制信号时，选择导通2^m个所述输入端与对应的2^m个所述第一分压端；

所述第二电阻串包括：串联于所述第一电压选择器的高电压端和所述第二选通器之间的2ⁿ个第二电阻，所述第二电阻的阻值之和等于所述第一电阻的阻值；2ⁿ个所述第二电阻构成2ⁿ个第二分压端；

所述第二选通器用于在接收所述第一控制信号时，选择导通所述第一电压选择器的低电压端接地；在接收所述第二控制信号时，选择导通所述第一电压选择器的低电压端与所述第二电阻串；

所述第一电压选择器用于在所述低电压端接地时，根据接收到的m位数字信号，选择断开的所述第一开关；在所述低电压端连接所述第二电阻串时，根据接收到的m位数字信号，选择将所述第二电阻串代替与断开的所述第一开关成对的所述第一电阻，串接至所述第一电阻串；

所述第二电压选择器用于根据接收到的n位数字信号，选择一路所述第二分压端的电压信号输出；

其中，m为自然数，n为正整数。

2.如权利要求1所述的数模转换电路，其特征在于，所述第一电压选择器包括：具有m位二进制数字信号的第一开关树，第一开关树具有

个第二开关；所述m位数字信号的输入顺序为倒序，所述第一开关树的2^m+1个输入端分别与所述2^m+1个第一分压端按照设定规律耦接，以使所述第一电压选择器的高电压端和低电压端分别输出在所述第一分压端为相邻的电压。

3.如权利要求1所述的数模转换电路，其特征在于，所述第二电压选择器包括：具有n位二进制数字信号的第二开关树，第二开关树具有

个第三开关；所述n位数字信号的输入顺序为正序，所述第二开关树的2ⁿ个输入端分别与所述2ⁿ个第二分压端按照输入电压线性的顺序一一对应耦接。

4.如权利要求1所述的数模转换电路，其特征在于，所述m＝n，且所述第二电阻的阻值为第一电阻的1/2^m。

5.如权利要求1所述的数模转换电路，其特征在于，所述2^m个第一选通器的控制端与控制信号端耦接，所述2^m个第一选通器的第一端与对应的所述2^m个第一分压端耦接，所述2^m个第一选通器的第二端与对应的所述2^m个第一开关的控制端耦接，所述2^m个第一选通器的第三端与所述2^m个输入端耦接；

所述第二选通器的控制端与所述控制信号端耦接，所述第二选通器的第一端与所述第二电阻串耦接，所述第二选通器的第二端接地，所述第二选通器的第三端与所述低电压端耦接。

6.如权利要求5所述的数模转换电路，其特征在于，所述第一选通器和所述第二选通器包括：第一薄膜晶体管、第二薄膜晶体管和反相器；

所述反相器的输入端和所述第二薄膜晶体管的栅极均作为控制端，所述反相器的输出端与第一薄膜晶体管的栅极耦接；

所述第一薄膜晶体管的源极和第二薄膜晶体管的漏极相连且作为第三端；

所述第一薄膜晶体管的漏极作为第二端，所述第二薄膜晶体管的源极作为第一端。

7.如权利要求1所述的数模转换电路，其特征在于，还包括：与所述第二电压选择器的电压输出端连接的缓存器。

8.如权利要求1所述的数模转换电路，其特征在于，还包括：连接于所述输入端与对应的所述第一开关的控制端之间的锁存器。

9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的数模转换电路。

10.一种如权利要求1-8任一项所述的数模转换电路的使用方法，其特征在于，包括：预译码阶段和译码阶段；

在所述预译码阶段，所述第一电压选择器根据接收到的m位数字信号，选择断开的所述第一开关；

在所述译码阶段，所述第一电压选择器根据接收到的m位数字信号，选择将所述第二电阻串代替与断开的所述第一开关成对的所述第一电阻串接至所述第一电阻串；所述第二电压选择器根据接收到的n位数字信号，选择一路所述第二分压端的电压信号输出。

Images