CN109037167A - 半导体装置封装及其制造方法 - Google Patents

Abstract

本发明揭示一种半导体装置封装，其包含衬底、至少一个组件、封装本体、电磁干扰EMI屏蔽及导电柱。组件位于所述衬底的表面上。封装本体包封所述至少一个组件。电磁干扰EMI屏蔽适形地形成在所述封装本体上。导电柱贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

Description

半导体装置封装及其制造方法

技术领域

本发明大体来说涉及半导体装置封装及其制造方法。更特定来说，本发明涉及具有电磁干扰屏蔽的半导体装置封装及其制造方法。

背景技术

半导体装置已渐进地变得较复杂，至少部分地由对增强处理速度及较小大小的需求促进。虽然增强处理速度及较小大小的益处明显，但半导体装置的这些特性也可形成挑战。特定来说，越高的时钟速度可涉及信号层级间越频繁的转变，此继而可以更高频率或更短波长导致较高位准的电磁发射。电磁发射可从源半导体装置辐射，且可入射于相邻半导体装置上。如果到达相邻半导体装置的电磁辐射的位准足够高，那么这些辐射可不利地影响相邻半导体装置的操作。此现象有时被称作电磁干扰(EMI)。

减少EMI的一种方式为屏蔽内半导体装置封装的源半导体装置或源半导体装置。特定来说，可通过包含经电接地且被固定到封装的外部的导电外壳或壳体来实现屏蔽。在来自封装内部的电磁发射击中外壳的内表面时，这些发射的至少一部分可电短路，借此减少可通过外壳的发射位准(且不利地影响在外壳的外部的半导体装置)。同样地，在电磁发射击中外壳的外表面时，可发生类似电短路以减少半导体装置上外壳内的EMI。

发明内容

在一或多个实施例中，一种半导体装置封装，其包含衬底、至少一个组件、封装本体、电磁干扰EMI屏蔽及导电柱。组件位于所述衬底的表面上。封装本体包封所述至少一个组件。电磁干扰EMI屏蔽适形地形成在所述封装本体上。导电柱贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

在一或多个实施例中，一种于半导体装置封装内形成导电柱的方法包括：(a)测量或仿真所述半导体装置封装内的共振频率；(b)测量或仿真所述半导体装置封装内电场的分布情况；及(c)将所述导电柱形成于所述半导体装置封装内电场最强的区域或邻近电场最强的区域。

附图说明

图1说明根据本发明的实施例的通信模块的布局图。

图1A说明根据本发明的实施例的半导体装置封装。

图2说明根据本发明的实施例的半导体装置封装。

图3A及3B标绘根据本发明的实施例的半导体装置封装的频率响应。

图4A及4B标绘根据本发明的实施例的半导体装置封装的频率响应。

图5说明根据本发明的实施例的形成导电柱的流程。

图6A、6B、6C、6D及6E说明根据本发明的实施例的形成导电柱的流程。

贯穿图式及详细描述使用共同参考编号来指示相同或类似组件。本发明从结合附图进行的以下详细描述将更显而易见。

具体实施方式

如本文中所使用，除非上下文另有明确指示，否则单数术语“一个(a)”、“一个(an)”和“所述”可包含复数对象。

如本文中所使用，相对术语，例如，“内”、“内部”、“外”、“外部”、“顶部”、“底部”、“前”、“后”、“上部”、“向上”、“下部”、“向下”、“垂直”、“垂直地”、“侧向”、“侧向地”、“在…上面”及“在…下面”是指一组组件相对于彼此的定向；此定向是根据图式，而非制造或使用期间所需要。

图1说明根据本发明的实施例的通信模块1的布局图。通信模块1可为(例如但不限于)用于无线通信的前端模块(FEM)，其可应用于采取多输入及多输出(MEVIO)技术的系统中。通信模块1包含衬底10，集成电路(IC)11，射频(RF)模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17(表示一或多个有源或无源组件)。IC 11，RF模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17经安置在衬底10的表面101上。图1中所展示的布置是出于论述目的而说明，且本发明囊括其它布置。

在一或多个实施例中，衬底10具有大约14.7毫米(mm)×大约14.7mm的尺寸。在其它实施例中，衬底10的尺寸可不同。

IC 11为例如微控制器单元(MCU)或RF控制器的控制装置。

在一或多个实施例中，RF模块121、122、123、124是通过硬件及/或软件设置来设计或配置以在相同频带内操作。在其它实施例中，RF模块121、122、123、124可为通过硬件及/或软件设置来设计或配置以在两个或多于两个频带中操作。举例来说，RF模块121及122可在5千兆赫(GHz)频带(例如，大约5.180GHz到大约5.825GHz)中操作而RF模块123及124可在2.4GHz频带(例如，大约2.412GHz到大约2.472GHz)中操作。

功率放大器131及132可分别接收并放大来自RF模块121及122的信号。功率放大器133及134可分别接收并放大来自RF模块123及124的信号。

封装本体(图1中未展示)可经形成在衬底10上以包封IC 11，RF模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17。

图1A说明根据根据本发明的一或多个实施例的半导体装置封装l'的透视图。半导体装置封装1'包含如参考图1所说明及描述的通信模块1，位于衬底10上的封装本体(图1A中未单独指示)及适形地形成在封装本体上的EMI屏蔽19'。EMI屏蔽19'具有顶部部分195、侧部191、侧部192、侧部193及侧部194。

半导体装置封装1'的电路可以操作频率(或工作频率)f1(例如在2.4GHz频带或5GHz频带或其它频带(例如，高于5GHz频带)中)操作。

包封且封围封装本体的EMI屏蔽19'可在一或多个实施例中充当具有共振频率frs1的共振器，使得噪音(不需要的电能、磁能或电磁能)可被共振到增加噪音对封装本体内的半导体装置的影响且因此可使信号质量(尤其针对具有接近共振频率frsl的频率的信号)退化的位准。换句话说，举例来说，如果共振频率frs1接近于操作频率fl，那么可产生信号退化。信号质量的退化可导致信号中所含有的信息的损失，或操作能力的速度降低。

为解决此问题，本发明的一或多个实施例并有战略地定位在EMI屏蔽中的一或多个开口以使EMI屏蔽的共振频率移位远离预期操作频率。

图2说明根据本发明的一或多个实施例的半导体装置封装2的横截面视图。半导体装置封装2包含衬底10、IC 11、RF模块121、功率放大器131、电子组件17、封装本体18、EMI屏蔽19及至少一个导电柱20a、20b。预期，半导体装置封装2还可包含RF模块122、123、124，功率放大器132、133、134，天线开关模块14，滤波器15，及/或如图1中所展示的双工器16，或其它组件。

衬底10包含顶部表面101及与顶部表面101相对的底部表面102。衬底10还包含在顶部表面101与底部表面102之间延伸的侧向表面103。侧向表面103为基本上平面且相对于顶部表面101或底部表面102具有基本上正交定向(或基本上90°定向)。

衬底10为(例如)印刷电路板(PCB)，例如，纸基铜箔层压板、复合铜箔层压板，或聚合物浸渍玻璃纤维基铜箔层压板。IC 11、RF模块121、功率放大器131及电子组件17经安装在衬底10的顶部表面101上。衬底10可具有电互连件(未展示)，例如重新分布层(RDL)，用于实现IC 11、RF模块121、功率放大器131及电子组件17之间的电连接。

IC 11为接合到衬底10的倒装型裸片(例如，通过焊料凸块111接合到衬底10上的接合垫的裸片)。替代地(或另外)，IC 11可通过导线附接于衬垫10上(例如，到垫)。

半导体装置封装2包含安置在衬底10的底部表面102上用于外部连接(例如，输入/输出(I/O)、功率或接地连接)的电触点104。电触点104中的一些通过衬底10中所包含的电互连件(图2中未展示)中的至少一些而电连接到IC 11、RF模块121、功率放大器131及电子组件17。电触点104中的至少一者为接地电触点，且电连接到衬底10中所包含的电互连件中的至少一者。

半导体装置封装2中的电路(例如，包含IC 11、RF模块121、功率放大器131、电子组件17及/或其它电路的电路)可以操作频率(或工作频率)f2操作，所述操作频率(或工作频率)f2可(例如)处于2.4GHz频带或5GHz频带或其它频带中。

封装本体18经安置在衬底10的顶部表面101上且覆盖IC 11、RF模块121、功率放大器131及电子组件17以提供机械稳定性以及抵抗氧化、湿度及其它环境条件的保护。封装本体18可包含(例如)其中分散有填充物的环氧树脂。

EMI屏蔽19适形地形成在封装本体18上。EMI屏蔽19例如通过穿塑孔(TMV，图2中未展示)电连接到衬底10的接地层(图2中未展示)。当从半导体装置封装2的内部辐射的电磁发射到达EMI屏蔽19的内表面时，这些发射的至少一部分可高效地接地，借此减少可通过EMI屏蔽19且不利地影响相邻半导体装置的发射位准。同样地，当在半导体装置封装2外部的电磁发射到达EMI屏蔽19的外部表面时，电磁发射可高效地接地，借此减少可通过EMI屏蔽19且不利地影响半导体装置封装2内的IC 11、RF模块121、功率放大器131或电子组件17的发射位准。

EMI屏蔽19可提供不同于操作频率f2的共振频率frs2。EMI屏蔽19可提供接近于操作频率f2的倍数但不同于操作频率f2的倍数的共振频率frs2。共振频率frs2还由于结构差异而不同于图1A中所展示的EMI屏蔽19'的共振频率frs1。

半导体装置封装2可经安置于PCB上且经由电触点104电连接到所述PCB。如先前所描述，电触点104中的至少一者为接地电触点，且所述接地电触点可电连接到由PCB提供的接地电压。

导电柱20a、20b贯穿封装本体18以将EMI屏蔽19电连接至衬底的接地电触点。导电柱20a、20b是由金属、金属合金或另一适合导电材料形成。导电柱20a、20b可改变EMI屏蔽19内电磁波的场型、频率及/或振幅，进而将EMI屏蔽19内的共振频率frs2移出一选定频带(如半导体装置封装2中的电路操作频率的二倍频带或其他倍数的频带)。例如，导电柱20a、20b可提高EMI屏蔽19内的共振频率frs2，使其超过半导体装置封装2中的电路操作频率的二倍频带。举例而言，所述操作频率f2可(例如)处于2.4GHz频带或5GHz频带，则其二倍频为4.8GHz频带或10GHz频带。导电柱20a、20b可提高EMI屏蔽19内的共振频率frs2，使其移出4.8GHz频带或10GHz频带外。如此可避免噪音(不需要的电能、磁能或电磁能)被共振到半导体装置封装2的操作频率而影响信号质量，进而产生信号退化。

在部分实施例中，导电柱的数量可依需求而改变。例如，半导体装置封装可具有大于或等于1个的导电柱。在部分实施例中，导电柱的数量可依据EMI屏蔽19内的共振频率frs2的偏移量或改变量来决定。例如，若导电柱的数量不足以使EMI屏蔽19内的共振频率frs2移出半导体装置封装2中的电路操作频率的二倍频带外或移出其他所关心的频带(如操作频率之其他倍频)外，则增加导电柱数量直至EMI屏蔽19内共振频率移出半导体装置封装2中的电路操作频率的二倍频带外或移出其他所关心的频带外。根据本揭露的部分实施例，导导电柱的数量可依操作频率或波长来调整。根据本揭露的部分实施例，导电柱的数量可为任何正整数(如1-10个)。若导电柱的数量为2个以上(如2-4个)，则导电柱间的间距约为八分之一共振波长到二分之一个共振波长。

在部分实施例中，导电柱20a、20b的位置可依需求而改变。在部分实施例中，导电柱20a、20b位于半导体装置封装2中电场最强区域或邻近电场最强区域。例如，若半导体装置封装2中电场最强的区域没有安置任何电子装置(如IC 11、RF模块121、功率放大器131或电子组件17)，则导电柱20a、20b可位于所述电场最强的区域。若半导体装置封装2中电场最强的区域为电子装置(如IC 11、RF模块121、功率放大器131或电子组件17)安置处，则导电柱20a、20b位于邻近所述电子装置的区域。

图3A及3B标绘根据本发明的实施例的不同半导体装置封装的频率响应。图3A的虚线31表示未加导电柱20a、20b的半导体装置封装2的频率响应，图3A的实线32表示加入两个导电柱20a、20b的半导体装置封装2的频率响应。将图3A的虚线31及实线32进行比较，共振频率从大约10.5GHz移位到大约11GHz。可知当加入导电柱20a、20b时，可改变EMI屏蔽19内的共振频率frs2。

。图3B的虚线31表示未加导电柱20a、20b的半导体装置封装2的频率响应，图3B的实线33表示除了两个导电柱20a、20b，又额外加入三个导电柱(共五个导电柱)的半导体装置封装的频率响应。将图3B的虚线31及实线33进行比较，共振频率从大约10.5GHz移位到大约12.25GHz，其已经移出半导体装置封装2中的电路操作频率的二倍频带(如12GHz)外或移出其他所关心的频带外。由图3B可知增加导电柱的数量可增加EMI屏蔽19内的共振频率frs2的偏移量。

图4A及4B标绘根据本发明的实施例的不同半导体装置封装的频率响应。图4A的虚线41表示未加导电柱20a、20b的半导体装置封装2的频率响应，图4A的实线42表示将导电柱20a、20b置于半导体装置封装2的第一位置的频率响应。将图3A的虚线31及实线32进行比较，共振频率从大约10.5GHz移位到大约11.3GHz。

图4B的虚线41表示未加导电柱20a、20b的半导体装置封装2的频率响应，图4B的实线43表示将导电柱20a、20b置于半导体装置封装2的第二位置的频率响应，其中第二位置较第一位置靠近电场最强区域。将图4B的虚线41及实线43进行比较，共振频率从大约10.5GHz移位到大约11.6GHz。将图4B与图4A进行比较，可知将导电柱20a、20b放置于靠近最强电场的区域可增加EMI屏蔽19内的共振频率frs2的偏移量。

图5及6A-6E说明根据本发明的实施例于半导体装置封装中形成导电柱的流程图。所述导电柱贯穿半导体装置封装的封装本体18以将EMI屏蔽电连接至衬底的接地电触点。在部分实施例中，导电柱可为如图2的导电柱20a及20b。

步骤S51为测得半导体装置封装具有不希望得到的共振频率。根据本揭露的部分实施例，可藉由测量或仿真半导体装置封装内的频率响应来判定是否具有不希望得到的共振频率。如图6A所示，一共振频率(圆圈标示处)出现于半导体装置封装中的电路操作频率的二倍频带(如大约10GHz至大约11.6GHz)内。因此，可判定半导体装置封装具有不希望得到的共振频率。

步骤S52为测量或仿真半导体装置封装内的电场的场型，并判定何处为电场最强的区域。如图6B所示的电场场型图，标示6A及6B的区域为半导体装置封装内的电场最强处。

步骤S53为决定导电柱放置的位置。在部分实施例中，导电柱可放置于半导体装置封装中电场最强区域(即图6B的6A、6B处)或邻近电场最强区域。根据本揭露的部分实施例，若半导体装置封装中电场最强的区域没有安置任何电子装置，则导电柱可位于所述电场最强的区域。若半导体装置封装中电场最强的区域为电子装置安置处，则将导电柱放置于邻近所述电子装置的区域。

步骤S54为测量或仿真已放置导电柱的半导体装置封装是否仍具有不希望得到的共振频率。如图6C所示，相较于图6A的共振频率，图6C的共振频率(圆圈标示处)已向高频处移动，但仍位于半导体装置封装中的电路操作频率的二倍频带内。因此，可判定半导体装置封装仍具有不希望得到的共振频率。因此，再次回到步骤S52，测量或仿真半导体装置封装内的电场的场型，并判定何处为新的电场最强的区域。如图6D所示的电场场型图，于6A、6B处加入导电柱后，电场最强处已移至6C处。因此，在步骤S53决定将导电柱放置于图6D的6C处或者邻近6C处的区域。

在S54中，再次测量或仿真已放置导电柱的半导体装置封装是否仍具有不希望得到的共振频率。如图6E所示，相较于图6C的共振频率，图6E的共振频率(圆圈标示处)已向高频处移动，且已移出半导体装置封装中的电路操作频率的二倍频带外或移出其他所关心的频带外。因此，可判定半导体装置封装不具有不希望得到的共振频率。

根据本揭露图5及6A-6E的实施例，于半导体装置封装形成导电柱可改变半导体装置封装内的电磁波场型、频率及/或振幅，进而将半导体装置封装内的共振频率移出半导体装置封装中的电路操作频率的二倍频带外或移出其他所关心的频带外。如此可避免噪音(不需要的电能、磁能或电磁能)被共振到半导体装置封装的操作频率而影响信号质量，进而产生信号退化。

在部分实施例中，可藉由改变半导体装置封装内的电子装置的结构来改变共振频率。然而，此举必须重新设计电子装置，其必然增加制程复杂度及制造成本。根据本揭露图5及6A-6E的方法，可在不改变半导体装置封装内的电子装置的结构的情况下大幅改善共振频率对电子装置的影响。如此不仅可简化半导体装置封装的制程，更可降低半导体装置封装的制造成本。

如本文中所使用，术语“基本上”、“基本”、“大约”及"约"被用于描述及考虑小变化。在结合事件或情形使用时，所述术语可是指其中确切地发生事件或情形的例项以及其中近似地发生事件或情形的例项。举例来说，当结合数值使用时，所述术语可是指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。

提及两个组件的术语“基本上正交”可是指两个组件之间小于或等于90°的±10°的变化范围，例如小于或等于±5°、小于或等于±3°、小于或等于±2°，或小于或等于±1°。

提及两个或多于两个组件的术语“处于基本上相同高程”可是指组件中的每一者距特征或表面的距离，其中相对于两个或多于两个组件的距离的差小于或等于任一组件的距离的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。

如果表面上的最高点的高度与表面上的最低点的高度之间的差小于0.5μm、大于1μm、大于2μm或大于5μm，那么表面可被认为基本上平面。

如本文中所使用，术语“导电”、“导电”及“导电性”是指传输电流的能力。导电材料通常指示几乎不展现对电流的流动的阻碍的那些材料。导电性的一个度量为西门子/米(S/m)。通常，导电材料为具有大于大约10⁴S/m的导电性的材料，例如至少10⁵S/m或至少10⁶S/m。材料的导电性可有时随温度变化。除非另一规定，否则材料的导电性是在室温下进行测量。

如本文中所使用，术语“连接”、“经连接”及“连接”是指操作耦合或链接。经连接组件可为直接或间接(例如，通过另一组件组)彼此耦合。

另外，数量、比率及其它数值有时在本文中以范围格式呈现。应理解，此范围格式是出于便利及简洁起见而使用且应灵活地理解为包含明确规定为范围的限制的数值，而且还包含所述范围内囊括的所有个别数值或子范围，犹如每一数值及子范围是明确规定的。

虽然已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不背离如随附权利要求书所界定的本发明的真实精神及范围的情况下，可做出各种改变且可替代等效物。说明可不必按比例绘制。由于制造过程及容限，因此本发明中的精巧呈现与实际设备之间可存在差异。可存在本发明的未具体说明的其它实施例。说明书及图式应视为说明性而非限制性。可进行修改以使特定情况、材料、物质组合物、方法或过程适应本发明的目的、精神及范围。所有此些修改意欲属于随附的权利要求书的范围内。虽然已参考以特定次序执行的特定操作来描述本文中所揭示的方法，但应理解，可在不背离本发明的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非本文中特别指明，否则操作的次序及分组并非本发明的限制。

Claims (17)

1.一种半导体装置封装，其包括：

衬底；

至少一个组件，其位于所述衬底的表面上；

封装本体，其包封所述至少一个组件；

电磁干扰EMI屏蔽，其适形地形成在所述封装本体上；及

导电柱，其贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

2.根据权利要求1所述的半导体装置封装，其中所述导电柱安置于所述半导体装置封装内电场最强的区域。

3.根据权利要求1所述的半导体装置封装，其中所述导电柱安置于所述半导体装置封装内电场最强的区域的邻近处。

4.根据权利要求1所述的半导体装置封装，其中所述导电柱安置于所述组件的邻近处。

5.根据权利要求1所述的半导体装置封装，其中所述导电柱经安置以将所述半导体装置封装内的共振频率移至所述半导体装置封装的操作频率或其倍频外。

6.根据权利要求1所述的半导体装置封装，进一步包括复数个导电柱，其彼此分离并分别贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

7.根据权利要求5所述的半导体装置封装，其中所述导电柱的数量经选择以将所述半导体装置封装内的共振频率移至所述半导体装置封装的操作频率或其倍频外。

8.根据权利要求5所述的半导体装置封装，其中所述导电柱的数量为2-4个。

9.根据权利要求8所述的半导体装置封装，其中所述导电柱间的间距约为八分之一个共振波长到二分之一个共振波长。

10.一种于半导体装置封装内形成导电柱的方法，其包括：

(a)测量或仿真所述半导体装置封装内的共振频率；

(b)测量或仿真所述半导体装置封装内电场的分布情况；及

(c)将所述导电柱形成于所述半导体装置封装内电场最强的区域或邻近电场最强的区域。

11.根据权利要求10所述的方法，其中所述半导体装置封装包括衬底、位于所述衬底的表面上的组件、包封所述组件及导电柱的封装本体及适形地形成在所述封装本体上的电磁干扰EMI屏蔽，其中所述导电柱将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

12.根据权利要求11所述的方法，其中操作(c)进一步包含判定所述半导体装置封装内电场最强的区域是否已安置所述组件。

13.根据权利要求12所述的方法，其中若所述半导体装置封装内电场最强的区域未安置所述组件，则将所述导电柱形成于所述半导体装置封装内电场最强的区域。

14.根据权利要求12所述的方法，其中若所述半导体装置封装内电场最强的区域已安置所述组件，则将所述导电柱形成于邻近电场最强的区域。

15.根据权利要求10所述的方法，其中操作(a)进一步包括判定所述半导体装置封装内的共振频率是否位于所述半导体装置封装内的操作频率或倍频内。

16.根据权利要求10所述的方法，其中于操作(c)完成后，进一步包括判定所述半导体装置封装内的共振频率是否位于所述半导体装置封装内的操作频率或倍频内。

17.根据权利要求16所述的方法，其进一步包括若所述半导体装置封装内的共振频率位于所述半导体装置封装内的操作频率或倍频内，则重复操作(b)及(c)直至所述半导体装置封装内的共振频率移出所述半导体装置封装内的操作频率或倍频外。