CN109004915B - 双向开关电路以及开关装置 - Google Patents

双向开关电路以及开关装置 Download PDF

Info

Publication number
CN109004915B
CN109004915B CN201810577368.2A CN201810577368A CN109004915B CN 109004915 B CN109004915 B CN 109004915B CN 201810577368 A CN201810577368 A CN 201810577368A CN 109004915 B CN109004915 B CN 109004915B
Authority
CN
China
Prior art keywords
fet
group
fets
capacitance
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810577368.2A
Other languages
English (en)
Other versions
CN109004915A (zh
Inventor
关健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109004915A publication Critical patent/CN109004915A/zh
Application granted granted Critical
Publication of CN109004915B publication Critical patent/CN109004915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

本发明提供一种双向开关电路，具备：FET群，包含串联连接的L级(L为3以上的整数)的FET，控制FET群的一端与另一端之间的双向的信号的导通；以及多个电容元件，FET群包含最靠近一端的第一FET和最靠近另一端的第二FET，多个电容元件具备：第一电容元件组，包含从第一FET起依次与各FET并联连接的M级(M为1以上且小于L的整数)的电容元件；以及第二电容元件组，包含从第二FET起依次与各FET并联连接的N级(N为1以上且L‑M以下的整数)的电容元件，在第一电容元件组包含的电容元件中，越是靠近一端的电容元件，其电容值越大，在第二电容元件组包含的电容元件中，越是靠近另一端的电容元件，其电容值越大。

Description

双向开关电路以及开关装置
技术领域
本发明涉及双向开关电路以及开关装置。
背景技术
在搭载于便携式电话等移动体通信机的开关电路中，例如使用场效应晶体管(FET：Field-Effect Transistor)。在由FET构成的开关电路中，为了应对比较高的输入电压，已知有通过将多个FET进行多级连接而使开关电路的耐电压提高的结构。在该结构中，在各FET的源极-漏极间施加根据进行了多级连接的FET的级数进行了分压的电压，因此能够得到与该FET的级数相应的输入允许电压。
在此，因为各FET包含寄生电容，所以由于该寄生电容的影响，供给到输入端子的信号的电压不被均等地分压，产生施加在各FET的源极-漏极间的电压从输出端子侧到输入端子侧逐渐变大的现象。在该情况下，有可能在与输入端子比较近的FET的源极-漏极间施加超过耐电压的电压而使该FET被击穿。因此，为了防止开关电路中的由输入电压的增大造成的FET的击穿，优选消除源极-漏极间电压的不均匀。
例如，在专利文献1中公开了如下的结构，即，通过追加设置横跨从最靠近一个端子的FET起连续的几个FET而并联连接的电容元件，从而谋求各FET的源极-漏极间电压的均等的分配。在该结构中，最靠近一个端子的FET的源极(即，基于输入信号的电压振幅比较大的端子)与各FET的漏极直接连接，由此各FET的漏极电压被拉高，可谋求源极-漏极间电压的不均匀的消除。此外，在该结构中，从另一个端子也同样地追加设置横跨连续的几个FET而并联连接的电容元件。由此，无论在从一个或另一个中的哪一个端子供给信号的情况下，都能够谋求源极-漏极间电压的不均匀的消除。
在先技术文献
专利文献
专利文献1：美国专利第9106227号说明书
根据专利文献1公开的结构，追加设置的电容元件从最靠近一个或另一个端子的FET起进行连接，因此存在该电容元件的电容值变得比较大、开关电路的断开时的插入损耗、隔离度等特性劣化的问题。
发明内容
发明要解决的课题
本发明是鉴于这样的情形而完成的，其目的在于，提供一种在抑制特性劣化的同时提高耐电压的双向开关电路。
用于解决课题的技术方案
为了达成这样的目的，本发明的一个侧面涉及的双向开关电路具备：FET群，是包含串联连接的L级(L为3以上的整数)的FET的FET群，对FET群的一端与另一端之间的双向的信号的导通进行控制；以及多个电容元件，FET群包含最靠近一端的第一FET和最靠近另一端的第二FET，多个电容元件具备：第一电容元件组，包含从第一FET起依次与各FET并联连接的M级(M为1以上且小于L的整数)的电容元件；以及第二电容元件组，包含从第二FET起依次与各FET并联连接的N级(N为1以上且L-M以下的整数)的电容元件，在第一电容元件组包含的电容元件之中，越是靠近一端的电容元件，其电容值越大，在第二电容元件组包含的电容元件之中，越是靠近另一端的电容元件，其电容值越大。
发明效果
根据本发明，能够提供一种在抑制特性劣化的同时提高耐电压的双向开关电路。
附图说明
图1是示出本发明的一个实施方式涉及的双向开关电路1的结构例的图。
图2是示出图1所示的双向开关电路1的等效电路的图。
图3是概略性地示出本发明的一个实施方式涉及的双向开关电路1的布局的一部分的俯视图。
图4是示出应用本发明的一个实施方式涉及的双向开关电路1的结构的一个例子的图。
图5是示出应用本发明的一个实施方式涉及的双向开关电路1的结构的另一个例子的图。
附图标记说明
1：双向开关电路，10、12、T1～T3、ANT1～ANT3、P1～P4：端子，21～26：FET，31～34、41～46、51～55：电容元件，100、200：开关装置，G1～G3：FET组，F1～F3：叉指，D1：漏极电极，S1：源极电极，b1：过孔，R1～R4：重复区域，SW11～SW13、SW21～SW23、SW31～SW33、SW10、SW20、SW30、SW40～SW43、SW50～SW53：开关电路。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。另外，对同一要素标注同一附图标记，并省略重复的说明。
图1是示出本发明的一个实施方式涉及的双向开关电路1的结构例的图，图2是示出图1所示的双向开关电路1的等效电路的图。使用双向开关电路1的装置没有特别限定，在本说明书中，作为一个例子，设想用于搭载在便携式电话等移动体通信机的功率放大模块的情况而进行说明。更具体地，例如，双向开关电路1可以用作对频率为几GHz左右的无线频率(RF：Radio Frequency)信号的从端子向端子的导通进行控制的开关。特别是，双向开关电路1也可以用作为了像后述的那样允许高的输入电压而设置在从功率放大器到天线之间(即，RF信号被功率放大器放大后的信号路径)的频带切换开关、天线开关等。关于双向开关电路1的应用例的细节，将在后面进行叙述。
如图1所示，双向开关电路1例如具备端子10、12、六级的FET21～26以及四级的电容元件31～34。另外，FET以及电容元件的级数为例示，FET的实际的级数以及电容元件的实际的级数并不限定于此。此外，以下作为FET的一个例子，使用N沟道MOSFET(Metal-oxide-semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)进行说明。另外，在使用了P沟道MOSFET的结构中也能够得到同样的效果，但是因为与使用了N沟道MOSFET的结构相同，所以省略详细的说明。
六级的FET21～26在端子10(一端)与端子12(另一端)之间进行多级连接。具体地，从最靠近端子10的FET21(第一FET)到最靠近端子12的FET26(第二FET)，相邻的FET的漏极与源极连接，六级的FET进行串联连接。该六级的FET构成一个FET群。此外，在以下的说明中，将从最靠近端子10的FET21起数两级的FET21、22称为FET组G1(第一FET组)，将从最靠近端子12的FET26起数两级的FET26、25称为FET组G2(第二FET组)，将连接在FET组G1与FET组G2之间的两级的FET23、24称为FET组G3(第三FET组)。
此外，虽然省略了图示，但是对FET21～26的栅极分别供给控制电压。若全部的FET根据该控制电压而变为接通，则端子10与端子12之间被导通。此时，在从端子10供给输入信号RFin的情况下，经由FET21～26从端子12输出输出信号RFout。在从端子12供给输入信号RFin的情况下，经由FET26～21从端子10输出输出信号RFout。另一方面，若至少一级的FET断开，则端子10与端子12之间不被导通，不输出输出信号。像这样，双向开关电路1例如对端子10与端子12之间的信号的导通进行双向控制。另外，以下以从端子10供给RF信号并从端子12输出该RF信号的情况为例进行说明。
如图2所示，断开时的FET21～26可等效地表示为串联连接的六级的电容元件41～46。此外，各FET的寄生电容可等效地表示为一端与信号路径连接且另一端接地的电容元件51～55。因此，假设在双向开关电路1不具备后述的电容元件31～34的情况下，若向端子10施加电压，则由于电容元件51～55(即，FET21～26的寄生电容)的影响，施加到电容元件41～46(即，FET21～26的源极-漏极间)的电压变得不均衡。具体地，因为从端子10侧观察端子12侧的阻抗越靠近端子10越大，所以越是靠近端子10的FET，在源极-漏极间施加越高的电压。因此，双向开关电路的输入允许电压被最靠近端子10的FET21的耐电压所限制。例如，在一级的FET的耐电压为4V的情况下，如果六级的FET串联连接，则作为整体的理想的允许电压为4×6＝24V。但是，实际上由于源极-漏极间电压的不均衡，允许电压例如停留在16V左右。关于这一点，在双向开关电路1中，通过在一部分的FET的源极-漏极间并联地追加连接电容元件31～34，从而能够抑制靠近供给RF信号的端子的FET的源极-漏极间电压的上升。以下，对电容元件31～34进行详细说明。
电容元件31～34分别并联连接在包含于FET组G1、G2的FET的源极-漏极间。另外，虽然在以下的说明中，为了方便，记载为连接在FET的源极-漏极间的要素为“电容元件”，但是该要素未必一定是“元件”，设包含如后所述地通过电荷的蓄积而具有与“电容元件”同样的功能的其它结构。电容元件31、32(第一电容元件组)分别与FET21、22并联连接，电容元件33、34(第二电容元件组)分别与FET25、26并联连接。通过该电容元件31～34的电容值的调整，能够补偿起因于寄生电容的阻抗的差异。
具体地，例如，电容元件31的电容值比电容元件32的电容值大。由此，在从端子10供给RF信号的情况下，能够抑制靠近端子10的FET21、22的源极-漏极间电压的上升。此外，同样地，电容元件34的电容值比电容元件33的电容值大。由此，在从端子12供给RF信号的情况下，能够抑制靠近端子12的FET26、25的源极-漏极间电压的上升。
在此，若将FET的级数设为L级(L为3以上的整数)，将与FET组G1包含的FET连接的电容元件的级数设为M级(M为1以上且小于L的整数)，将与FET组G2包含的FET连接的电容元件的级数设为N级(N为1以上且L-M以下的整数)，则本实施方式满足M＝N。进而，从端子10侧起数第k个(k为1以上且M以下的任意的整数)电容元件的电容值与从端子12侧起数第k个电容元件的电容值实质上相等。即，从端子10起数第一个电容元件31与从端子12起数第一个电容元件34的电容值、以及从端子10起数第二个电容元件32与从端子12起数第二个电容元件33的电容值分别实质上相等。在此，所谓“实质上相等”，是如下意思，即，并不限于分别从端子10、12起数第k个电容元件的电容值严格相等的情况，例如包含起因于在双向开关电路的制造时可能产生的制造偏差等的误差。具体地，例如，电容元件31、34的电容值可以均为40fF左右，电容元件32、33的电容值可以均为20fF左右。即，各电容元件的电容值被调整为，以从端子10起连接到端子12的多个FET的中央(在图1所示的例子中，是FET23、24间的节点)为基准，朝向端子10侧和端子12侧而成为对称。由此，在双向供给RF信号的情况下，无论是哪一个方向，都能够相等地抑制靠近供给RF信号的端子的FET的源极-漏极间电压的上升，使耐电压提高。
此外，在专利文献1公开的结构(以下，也称为现有例。)中，全部的电容元件从靠近两个端子中的任一个的FET起直接进行连接。因此，追加的电容元件的电容值的总量增加，有可能导致双向开关电路的插入损耗、隔离度等特性的劣化、电路规模的增大。另一方面，在双向开关电路1中，因为各电容元件与各FET并联连接，所以与现有例相比，能够削减追加的电容元件的电容值的总量。因此，根据双向开关电路1，与现有例相比，能够在抑制特性劣化、电路规模的增大的同时使双向的耐电压提高。
另外，如图1所示，双向开关电路1在上述多个FET的中央附近具备未并联连接电容元件的FET组G3。换言之，L＞M+N成立。像这样，可以不对全部的FET并联连接电容元件，只要对从端子10以及端子12起数几个FET连接电容元件即可。此外，未并联连接电容元件的FET不限于两级，也可以是一级或三级以上。或者，也可以对全部的FET都不并联连接电容元件。
此外，FET以及电容元件的级数没有特别限定，只要与FET组G1连接的电容元件越靠近端子10电容值越大且与FET组G2连接的电容元件越靠近端子12电容值越大即可。例如，可以是，与FET组G1连接的电容元件中的从端子10侧起数第k个(k为1以上且M以下的至少一个整数)电容元件的电容值与从端子12侧起数第k个电容元件的电容值实质上相等，其它电容元件的电容值不同于与FET组G2连接的对应的电容元件的电容值。或者，也可以是，与FET组G1连接的全部的电容元件的电容值不同于与FET组G2连接的对应的电容元件的电容值。即，各电容元件的电容值可以调整为，以从端子10连接到端子12的多个FET的中央为基准，朝向端子10侧和端子12侧而成为非对称。
此外，关于进行了多级连接的FET，可以如图1所示地串联连接单独的FET，或者可以利用多栅极FET。
此外，FET21～26不限于MOSFET，例如，也可以是JFET(Junction Field-EffectTransistor，结型场效应晶体管)、MESFET(Metal-semiconductor Field-EffectTransistor，金属半导体场效应晶体管)等FET。
接着，参照图3对双向开关电路1的布局的一个例子进行说明。图3是概略性地示出本发明的一个实施方式涉及的双向开关电路1的布局的一部分的俯视图。另外，在图3中，为了便于说明，对与双向开关电路1对应的要素标注与在上述中使用的附图标记相同的附图标记，并省略说明。此外，图3所示的俯视图示出了形成双向开关电路1的基板的主面的俯视下的双向开关电路1的一部分，FET的级数以及FET的叉指数并不限定于此。
双向开关电路1形成在具有与由正交的X轴和Y轴规定的XY平面平行的主面的基板(未图示)上。双向开关电路1中的FET群由在该基板的主面上且沿着X轴方向依次排列的多个FET21～26构成。此外，FET的各级由沿着Y轴方向排列的多个叉指F1～F3构成。通过形成在FET21～26上的电极，FET21～26串联连接。
具体地，以FET21为例，漏极电极D1在沿着Y轴方向延伸而使得将多个叉指的漏极电连接的同时按每个叉指从端子10侧朝向端子12侧沿着X轴正方向(第一方向)延伸。另一方面，源极电极S1在沿着Y轴方向延伸而使得将多个叉指的源极电连接的同时按每个叉指从端子12侧朝向端子10侧沿着X轴负方向(第一方向的相反方向)延伸。在漏极电极D1以及源极电极S1分别形成有谋求与FET的漏极以及源极的电导通的多个过孔b1。此外，源极电极S1兼作与FET21相邻的FET22的漏极电极。像这样，在FET22～26中也与FET21同样地配置电极。另外，栅极电极(未图示)例如形成在与漏极电极D1以及源极电极S1不同的层。
在FET21中，漏极电极D1以及源极电极S1分别与X轴方向平行地延伸。由此，形成漏极电极D1与源极电极S1在Y轴正方向(第二方向)上相互重叠的区域(以下，也称为“重复区域”。)R1。在该重复区域R1中，在漏极电极D1与源极电极S1之间蓄积电荷，因此具备与电容元件相同的功能。因此，通过该重复区域R1，形成图1所示的电容元件31。另外，在FET22、25、26中也同样地形成漏极电极与源极电极的重复区域R2、R3、R4。
此外，根据重复区域R1～R4的与X轴方向平行的长度，调整电容元件31～34的电容值。即，关于漏极电极和源极电极的重复区域的与X轴方向平行的长度，在FET组G1中，越靠近端子10越长，在FET组G2中，越靠近端子12越长。由此，在FET组G1、G2中，能够使得越是与靠近端子的FET连接的电容元件的电容值越大。此外，从端子10侧起数第一个重复区域R1与从端子12侧起数第一个重复区域R4的长度、以及从端子10侧起数第二个重复区域R2与从端子12侧起数第二个重复区域R3的长度实质上相等。另外，也能够像FET组G3包含的FET23、24那样，通过不形成重复区域，从而设为不在源极-漏极间附加电容元件的结构。
像这样，通过根据漏极电极以及源极电极的与X轴方向平行的长度来调整电容值，从而能够从不具备电容元件31～34的结构比较容易地且在抑制电路面积的增大的同时形成双向开关电路1。
另外，虽然在图3中示出了FET21～26排列为一列的例子，但是FET21～26也可以不一定排列为一列。特别是，在本发明中，因为电容元件31～34形成在各个FET上，所以也可以分开配置FET。即，在本发明中，与现有例相比，各FET21～26的布局的自由度高。
接着，参照图4以及图5对上述的双向开关电路1的应用例进行说明。图4是示出应用本发明的一个实施方式涉及的双向开关电路1的结构的一个例子的图，图5是示出应用本发明的一个实施方式涉及的双向开关电路1的结构的另一个例子的图。
图4示出了双向开关电路1被应用于具备三个输入端子、三个输出端子以及九个路径的三输入三输出(3P3T：3-Pole 3-Throw(三刀三掷))开关的情况下的例子。开关装置100将从发送电路(未图示)供给的发送信号从端子T1～T3分配给任一个端子ANT1～ANT3并使其导通，输出到天线(未图示)。此外，开关装置100将天线接收的接收信号从端子ANT1～ANT3分配给任一个端子T1～T3并使其导通，输出到接收电路(未图示)。像这样，开关装置100设为双向地导通信号。
具体地，开关装置100具备开关电路SW11～SW13、SW21～SW23、SW31～SW33、SW10、SW20、SW30。在开关装置100例如从端子T1向端子ANT1导通发送信号的情况下(参照图4的实线箭头)，仅开关电路SW11接通，其它开关电路断开。此时，因为RF信号欲流入到开关电路SW12、SW13的端子T1侧、开关电路SW21、SW31的端子ANT1侧、以及开关电路SW10的端子T1侧，所以施加比较大的电压(参照图4的圆圈符号)。同样地，在例如从端子T2向端子ANT2导通发送信号的情况下(参照图4的虚线箭头)，因为RF信号欲流入到开关电路SW21、SW23的端子T2侧、开关电路SW12、SW32的端子ANT2侧、以及开关电路SW20的端子T2侧，所以施加比较大的电压。
这样，在断开时，能够从两个端子侧对开关电路SW11～SW13、SW21～SW23、SW31～SW33施加比较大的电压。因此，通过将上述的双向开关电路1的结构应用于该开关电路SW11～SW13、SW21～SW23、SW31～SW33，从而在双向的RF信号的导通中耐电压提高，本发明能够适当地发挥功能。
另外，在开关电路SW10、SW20、SW30中，虽然在一端施加比较大的电压，但是另一端接地。因此，也可以代替上述的双向开关电路1而应用例如双向开关电路1中的与FET并联连接的电容元件的电容值被调整为从一端侧朝向另一端侧减少的开关电路。
此外，端子T1～T3和端子ANT1～ANT3的数量不限于此，可以为一个或两个，也可以为四个以上。此外，虽然在图4中示出了将端子T1～T3中的每一个与端子ANT1～ANT3中的每一个的全部的组合进行了连接的例子，但是也可以不一定连接全部的组合。
图5示出了双向开关电路1被应用于二输入二输出(DPDT：Double-Pole Double-Throw(双刀双掷))开关的情况下的例子。开关装置200发挥功能，使得端子P1-P3间以及端子P2-P4间导通(参照图5的实线箭头)，或者使端子P1-P4间以及端子P2-P3间导通(参照图5的虚线箭头)。
具体地，开关装置200具备开关电路SW40a、SW40b、SW41a、SW41b、SW42a、SW42b、SW43a、SW43b、SW50～SW53。另外，虽然例如开关电路SW40a、SW40b在图5中图示为两个开关电路，但是接通和断开的切换动作相同，能够视作一个开关电路(以下，也将开关电路SW40a、SW40b统称为“开关电路SW40”。)。在其它开关电路SW41、SW42、SW43中也是同样的。
在开关装置200例如使端子P1-P3间以及端子P2-P4间导通的情况下，开关电路SW40、SW41、SW52、SW53接通，其它开关电路断开。此时，因为RF信号欲流入到开关电路SW42的端子P1、P4侧、开关电路SW43的端子P2、P3侧、以及开关电路SW50、SW51的信号路径侧，所以施加比较大的电压(参照图5的圆圈符号)。即，能够从两个端子侧对开关电路SW42、SW43施加比较大的电压。同样地，在开关装置200例如使端子P1-P4间以及端子P2-P3间导通的情况下，能够从两个端子侧对开关电路SW40、SW41施加比较大的电压。因此，通过将上述的双向开关电路1的结构应用于该开关电路SW40～SW43，从而在双向的RF信号的导通中耐电压提高，本发明能够适当地发挥功能。另外，例如，在将双向开关电路1的结构应用于开关电路SW40的情况下，开关电路40a与开关电路40b的连接点相当于上述的FET的中央，各电容元件的电容值以该连接点为基准而成为对称。
另外，在开关电路SW50～SW53中，虽然在一端施加比较大的电压，但是另一端接地。因此，也可以代替上述的双向开关电路1而应用例如双向开关电路1中的与FET并联连接的电容元件的电容值被调整为从信号路径侧朝向接地侧减少的开关电路。
上述的图4以及图5所示的开关装置100、200的结构是例示，应用双向开关电路1的结构并不限定于此。
以上，对本发明的例示性的实施方式进行了说明。双向开关电路1具备串联连接在端子10与端子12之间的FET21～26和与FET21、22、25、26分别并联连接的电容元件31～34，在电容元件31、32之中，越靠近端子10的电容元件的电容值越大，在电容元件33、34之中，越靠近端子12的电容元件的电容值越大。像这样，通过调整电容元件31～34的电容值，从而可补偿起因于FET的寄生电容的阻抗的差异，能够抑制靠近供给RF信号的端子的FET的源极-漏极间电压的上升。因此，根据双向开关电路1，能够提高耐电压。
此外，电容元件的电容值没有特别限定，例如，一个端子侧的电容元件中的至少一个的电容值可以与另一个端子侧的对应的电容元件的电容值相等。
此外，在双向开关电路1中，端子10侧的电容元件31、32的级数与端子12侧的电容元件33、34的级数相等，各电容元件的电容值以FET的中央为基准而成为对称。因此，无论在向哪一个方向供给RF信号的情况下，都能够相等地抑制靠近供给RF信号的端子的FET的源极-漏极间电压的上升，使耐电压提高。
此外，与FET并联连接的电容元件的级数没有特别限定，电容元件的总数可以比FET的总数少，也可以如图1所示，例如在FET的中央附近存在未连接电容元件的FET。
此外，在形成双向开关电路1的基板的主面的俯视下，漏极电极以及源极电极分别与X轴方向平行地延伸，并形成漏极电极与源极电极在Y轴方向上相互重叠的重复区域R1～R4。由此，在漏极电极与源极电极之间蓄积电荷，形成图1所示的电容元件31～34。因此，能够从不具备电容元件31～34的结构比较容易地且在抑制电路面积的增大的同时形成双向开关电路1。
此外，在双向开关电路1中，在重复区域R1～R4之中，越靠近端子10或12的重复区域的与X轴方向平行的长度越长。由此，在FET组G1、G2中，能够增大与靠近端子10、12的FET连接的电容元件的电容值。
此外，在双向开关电路1中，从端子10侧起数第一个重复区域R1与从端子12侧起数第一个重复区域R4的长度、以及从端子10侧起数第二个重复区域R2与从端子12侧起数第二个重复区域R3的长度实质上相等。由此，无论在向哪一个方向供给RF信号的情况下，都能够相等地抑制靠近供给RF信号的端子的FET的源极-漏极间电压的上升，使耐电压提高。
此外，与FET并联连接的电容元件的级数没有特别限定，电容元件的总数可以比FET的总数少，也可以如图3所示，例如存在不具有漏极电极与源极电极相互重叠的区域的FET。
此外，应用双向开关电路1的结构没有特别限定，例如，可以用于三输入三输出的开关装置。
以上说明的各实施方式用于使本发明容易理解，并非用于对本发明进行限定解释。本发明能够在不脱离其主旨的情况下进行变更或改良，并且本发明还包含其等价物。即，只要具备本发明的特征，本领域技术人员对各实施方式适当地施加了设计变更的实施方式也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的各要素及其配置、材料、条件、形状、尺寸等，能够适当地进行变更。此外，关于各实施方式具备的各要素，只要技术上可行，就能够进行组合，将它们进行了组合的实施方式，只要包含本发明的特征，就包含于本发明的范围。

Claims (8)

1.一种双向开关电路，具备：
FET群，是包含串联连接的L级的FET的FET群，对所述FET群的一端与另一端之间的双向的信号的导通进行控制，其中，L为5以上的整数；以及
多个电容元件，
所述FET群包含的L级的FET分别具备：
漏极电极，在形成有双向开关电路的基板的主面的俯视下，向与该主面平行的第一方向延伸；以及
源极电极，在形成有双向开关电路的基板的主面的俯视下，向所述第一方向的相反方向延伸，
所述FET群包含最靠近所述一端的第一FET和最靠近所述另一端的第二FET，
所述多个电容元件具备：
第一电容元件组，包含从所述第一FET起依次与各FET并联连接的M级的电容元件，其中，M为2以上且小于L的整数；以及
第二电容元件组，包含从所述第二FET起依次与各FET并联连接的N级的电容元件，其中，N为2以上且L-M以下的整数，
所述FET群具备：
第一FET组，与所述第一电容元件组对应；以及
第二FET组，与所述第二电容元件组对应，
关于所述源极电极的与所述第一方向平行的长度，在所述第一FET组中，越靠近所述一端越长，在所述第二FET组中，越靠近所述另一端越长，
关于所述漏极电极的与所述第一方向平行的长度，在所述FET各自中相同，
所述漏极电极和所述源极电极具有沿着与所述主面平行且与所述第一方向正交的第二方向重叠的区域，
关于所述重叠的区域的与所述第一方向平行的长度，在所述第一FET组中，越靠近所述一端越长，在所述第二FET组中，越靠近所述另一端越长，
所述电容元件由所述漏极电极和所述源极电极的所述重叠的区域形成。
2.根据权利要求1所述的双向开关电路，其中，
所述第一电容元件组包含的电容元件的级数与所述第二电容元件组包含的电容元件的级数满足M＝N，
所述第一电容元件组中的从所述一端侧起数第k个电容元件的电容值与所述第二电容元件组中的从所述另一端侧起数第k个电容元件的电容值相等，其中，k为1以上且M以下的至少一个整数。
3.根据权利要求1所述的双向开关电路，其中，
所述第一电容元件组包含的电容元件的级数与所述第二电容元件组包含的电容元件的级数满足M＝N，
所述第一电容元件组中的从所述一端侧起数第k个电容元件的电容值与所述第二电容元件组中的从所述另一端侧起数第k个电容元件的电容值相等，其中，k为1以上且M以下的任意的整数。
4.根据权利要求1至3中的任一项所述的双向开关电路，其中，
所述FET群包含的FET的级数与所述第一电容元件组以及所述第二电容元件组包含的电容元件的级数满足L＞M+N。
5.根据权利要求1至3中的任一项所述的双向开关电路，其中，
所述第一电容元件组包含的电容元件的级数与所述第二电容元件组包含的电容元件的级数满足M＝N，
所述第一FET组中的从所述一端侧起数第k个FET的所述重叠的区域的与所述第一方向平行的长度等于所述第二FET组中的从所述另一端侧起数第k个FET的所述重叠的区域的与所述第一方向平行的长度，其中，k为1以上且M以下的任意的整数。
6.根据权利要求5所述的双向开关电路，其中，
所述FET群还具备：第三FET组，连接在所述第一FET组与所述第二FET组之间，
所述第三FET组包含的FET不具有所述重叠的区域。
7.根据权利要求1至3中的任一项所述的双向开关电路，其中，
在所述第一电容元件组中，最靠近所述一端的电容元件的电容值最大，在所述第二电容元件组中，最靠近所述另一端的电容元件的电容值最大。
8.一种开关装置，具备：
三个输入端子；
三个输出端子；以及
九个路径，通过权利要求1至7中的任一项所述的双向开关电路，将所述三个输入端子中的一个与所述三个输出端子中的一个进行电连接。
CN201810577368.2A 2017-06-07 2018-06-06 双向开关电路以及开关装置 Active CN109004915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017112650A JP6757502B2 (ja) 2017-06-07 2017-06-07 双方向スイッチ回路及びスイッチ装置
JP2017-112650 2017-06-07

Publications (2)

Publication Number Publication Date
CN109004915A CN109004915A (zh) 2018-12-14
CN109004915B true CN109004915B (zh) 2022-06-28

Family

ID=64563790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810577368.2A Active CN109004915B (zh) 2017-06-07 2018-06-06 双向开关电路以及开关装置

Country Status (3)

Country Link
US (1) US10404252B2 (zh)
JP (1) JP6757502B2 (zh)
CN (1) CN109004915B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790307B2 (en) * 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure
KR20220001812A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 Rf 스위치
US20230142322A1 (en) * 2021-11-10 2023-05-11 Psemi Corporation Variable width for rf neighboring stacks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337036A (zh) * 1999-11-09 2002-02-20 松下电器产业株式会社 驱动电路及显示装置
CN1707950A (zh) * 2004-06-04 2005-12-14 松下电器产业株式会社 高频开关电路及使用了它的半导体装置
CN102299702A (zh) * 2010-05-25 2011-12-28 瑞萨电子株式会社 半导体器件
CN104426510A (zh) * 2013-08-07 2015-03-18 天工方案公司 场效应晶体管堆栈电压补偿

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024762B2 (ja) 2004-01-16 2007-12-19 ユーディナデバイス株式会社 高周波スイッチ
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP2255443B1 (en) * 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9484973B1 (en) 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
US9825545B2 (en) * 2013-10-29 2017-11-21 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
GB2528894B (en) * 2014-08-01 2017-05-10 Eisergy Ltd Power factor correction stages in power conversion
CN106105005B (zh) * 2014-08-25 2018-07-13 富士电机株式会社 电力变换装置
US10032731B2 (en) * 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
WO2017034929A1 (en) * 2015-08-21 2017-03-02 Skyworks Solutions, Inc. Non-uniform spacing in transistor stacks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337036A (zh) * 1999-11-09 2002-02-20 松下电器产业株式会社 驱动电路及显示装置
CN1707950A (zh) * 2004-06-04 2005-12-14 松下电器产业株式会社 高频开关电路及使用了它的半导体装置
CN102299702A (zh) * 2010-05-25 2011-12-28 瑞萨电子株式会社 半导体器件
CN104426510A (zh) * 2013-08-07 2015-03-18 天工方案公司 场效应晶体管堆栈电压补偿

Also Published As

Publication number Publication date
CN109004915A (zh) 2018-12-14
JP2018207363A (ja) 2018-12-27
US10404252B2 (en) 2019-09-03
JP6757502B2 (ja) 2020-09-23
US20180358964A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
US10505537B2 (en) Radio frequency antenna switch
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
JP5476198B2 (ja) 高周波スイッチ回路
US8288895B2 (en) High-power tunable capacitor
CN109004915B (zh) 双向开关电路以及开关装置
WO2017062085A1 (en) Improved multi-state attenuator
US9900004B2 (en) Radio frequency switching circuit with distributed switches
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
CN107408942B (zh) 具有分布式开关的射频切换电路
TWI528526B (zh) 化合物半導體靜電保護元件
JP2008017416A (ja) 高周波スイッチ装置
JP5997624B2 (ja) 高周波半導体スイッチおよび無線機器
JP2008263523A (ja) 高周波スイッチ回路
JP2009194891A (ja) 高周波スイッチ回路
US20240039570A1 (en) Configurable Wideband Split LNA
US20230216490A1 (en) Switching time reduction of an rf switch
US20120153396A1 (en) Semiconductor device
JP2007259112A (ja) 高周波スイッチ回路および半導体装置
US10340704B2 (en) Switch device with a wide bandwidth
JP2007243410A (ja) 高周波用スイッチ回路及びこれを用いた半導体装置
US20230246639A1 (en) Switching time reduction of an rf switch
US20210203322A1 (en) Optimized gate and/or body bias network of a rf switch fet
JP3891443B2 (ja) 高周波スイッチ回路及び半導体装置
JP2016174240A (ja) 半導体スイッチ
US10951252B2 (en) 5G NR configurable wideband RF front-end LNA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant